JP2586171B2 - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JP2586171B2 JP2586171B2 JP2077674A JP7767490A JP2586171B2 JP 2586171 B2 JP2586171 B2 JP 2586171B2 JP 2077674 A JP2077674 A JP 2077674A JP 7767490 A JP7767490 A JP 7767490A JP 2586171 B2 JP2586171 B2 JP 2586171B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- type field
- drain
- conductivity type
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は高い利得が実現できる差動入出力を有する演
算増幅器に関し、特にその初段増幅部に関する。
算増幅器に関し、特にその初段増幅部に関する。
［従来の技術］ 従来の初段および駆動段より成る差動入出力を有する
演算増幅器において、その初段は、例えば第２図に示す
ように定電流源I21と、定電流源I21にソースが各々接続
され入力段ペアトランジスタを構成するＰチャネル型MO
SトランジスタM21,M22と、Ｐチャネル型MOSトランジス
タM21,M22のドレインにドレインとゲートの共通接続端
子が各々接続されたＮチャネル型MOSトランジスタM23,M
24とによって構成される。第２図に示す従来の差動入出
力を有する演算増幅器の初段の直流利得を解析すると近
似的に次式によって表すことができる。
演算増幅器において、その初段は、例えば第２図に示す
ように定電流源I21と、定電流源I21にソースが各々接続
され入力段ペアトランジスタを構成するＰチャネル型MO
SトランジスタM21,M22と、Ｐチャネル型MOSトランジス
タM21,M22のドレインにドレインとゲートの共通接続端
子が各々接続されたＮチャネル型MOSトランジスタM23,M
24とによって構成される。第２図に示す従来の差動入出
力を有する演算増幅器の初段の直流利得を解析すると近
似的に次式によって表すことができる。
Ｇ＝gm21/gm23 ここで、gm21はM21の相互コンダクタンス、gm23はM23
の相互コンダクタンスを示し、通常gm211.0×10-3、g
m231.0×10-4であるので初段の直流利得Ｇは約20dBと
なる。
の相互コンダクタンスを示し、通常gm211.0×10-3、g
m231.0×10-4であるので初段の直流利得Ｇは約20dBと
なる。
また、従来より、初段の直流利得を改善するために、
例えば第３図に示すように、定電流源I31と、定電流源I
31にソースが各々接続され入力段ペアトランジスタを構
成するＰチャネル型MOSトランジスタM31,M32と、Ｐチャ
ネル型MOSトランジスタM31,M32のドレインに各々ドレイ
ンが接続され基準電圧端子ＶBにゲートが接続されたＮ
チャネル型MOSトランジスタM33,M32とによって構成され
るものがある。第３図に示す従来の差動入出力を有する
演算増幅器の初段の直流利得を同様に解析すると近似的
に次式によって表すことができる。
例えば第３図に示すように、定電流源I31と、定電流源I
31にソースが各々接続され入力段ペアトランジスタを構
成するＰチャネル型MOSトランジスタM31,M32と、Ｐチャ
ネル型MOSトランジスタM31,M32のドレインに各々ドレイ
ンが接続され基準電圧端子ＶBにゲートが接続されたＮ
チャネル型MOSトランジスタM33,M32とによって構成され
るものがある。第３図に示す従来の差動入出力を有する
演算増幅器の初段の直流利得を同様に解析すると近似的
に次式によって表すことができる。
Ｇ＝gm31・rd33 ここで、gm31はM31の相互コンダクタンス、rd33はM33
のドレイン抵抗を示し、通常、gm311.0×10-3、rd
1.0×105であるので初段の直流利得Ｇは約40dBとなる。
のドレイン抵抗を示し、通常、gm311.0×10-3、rd
1.0×105であるので初段の直流利得Ｇは約40dBとなる。
［発明が解決しようとする課題］ 上述した従来の演算増幅器においては、初段の負荷ト
ランジスタの構成で制約を受け、直流利得を大きくする
ことが困難であるという欠点があった。
ランジスタの構成で制約を受け、直流利得を大きくする
ことが困難であるという欠点があった。
本発明は負荷トランジスタによる制約を受けずに高利
得を得ることができる演算増幅器を提供することを目的
とする。
得を得ることができる演算増幅器を提供することを目的
とする。
［課題を解決するための手段］ 本発明の演算増幅器は、少なくとも初段および駆動段
の２段により構成された演算増幅器において、初段部
が、第１の電源端子と、該第１の電源端子に一端が各々
接続された第１および第２の定電流源と、該第１の定電
流源の他端に各々ソースが接続された第１および第２の
第１導電型電界効果トランジスタと、前記第２の定電流
源の他端に各々ソースが接続された第３および第４の第
１導電型電界効果トランジスタと、前記第１の第１導電
型電界効果トランジスタのドレインにドレインおよびゲ
ートが接続され第２の電源端子にソースが接続された第
２の第２導電型電界効果トランジスタと、前記第２の第
１導電型電界効果トランジスタのドレインにドレインお
よびゲートが接続され前記第２の電源端子にソースが接
続された第２の第２導電型電界効果トランジスタと、前
記第３の第１導電型電界効果トランジスタのドレインに
ドレインが接続され前記第１の第２導電型電界効果トラ
ンジスタのドレインとゲートの共通接続端子にゲートが
接続され前記第２の電源端子にソースが接続された第３
の第２導電型電界効果トランジスタと、前記第４の第１
導電型電界効果トランジスタのドレインにドレインが接
続され前記第２の第２導電型電界効果トランジスタのド
レインとゲートの共通接続端子にゲートが接続され前記
第２の電源端子にソースが接続された第４の第２導電型
電界効果トランジスタと、前記第１および第４の第１導
電型電界効果トランジスタのゲートに各々接続された非
反転入力端子と、前記第２および第３の第１導電型電界
効果トランジスタのゲートに各々接続された反転入力端
子とを具備したことを特徴とする。
の２段により構成された演算増幅器において、初段部
が、第１の電源端子と、該第１の電源端子に一端が各々
接続された第１および第２の定電流源と、該第１の定電
流源の他端に各々ソースが接続された第１および第２の
第１導電型電界効果トランジスタと、前記第２の定電流
源の他端に各々ソースが接続された第３および第４の第
１導電型電界効果トランジスタと、前記第１の第１導電
型電界効果トランジスタのドレインにドレインおよびゲ
ートが接続され第２の電源端子にソースが接続された第
２の第２導電型電界効果トランジスタと、前記第２の第
１導電型電界効果トランジスタのドレインにドレインお
よびゲートが接続され前記第２の電源端子にソースが接
続された第２の第２導電型電界効果トランジスタと、前
記第３の第１導電型電界効果トランジスタのドレインに
ドレインが接続され前記第１の第２導電型電界効果トラ
ンジスタのドレインとゲートの共通接続端子にゲートが
接続され前記第２の電源端子にソースが接続された第３
の第２導電型電界効果トランジスタと、前記第４の第１
導電型電界効果トランジスタのドレインにドレインが接
続され前記第２の第２導電型電界効果トランジスタのド
レインとゲートの共通接続端子にゲートが接続され前記
第２の電源端子にソースが接続された第４の第２導電型
電界効果トランジスタと、前記第１および第４の第１導
電型電界効果トランジスタのゲートに各々接続された非
反転入力端子と、前記第２および第３の第１導電型電界
効果トランジスタのゲートに各々接続された反転入力端
子とを具備したことを特徴とする。
［実施例］ 次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す図である。第１図に
おいて、I1,I2は定電流源、M1,M2,M3,M4は入力段ペアト
ランジスタ、M5,M6,M7,M8は負荷トランジスタである。
Ｐチャネル型MOSトランジスタM1,M4のゲートには非反転
入力端子IN+が、Ｐチャネル型MOSトランジスタM2,M3の
ゲートには反転入力端子IN-が接続されている。
おいて、I1,I2は定電流源、M1,M2,M3,M4は入力段ペアト
ランジスタ、M5,M6,M7,M8は負荷トランジスタである。
Ｐチャネル型MOSトランジスタM1,M4のゲートには非反転
入力端子IN+が、Ｐチャネル型MOSトランジスタM2,M3の
ゲートには反転入力端子IN-が接続されている。
次に、第１図を参照して動作を説明する。まず、非反
転入力端子IN+の電位が反転入力端子IN-の電位に比較し
て高くなった場合、Ｐチャネル型MOSトランジスタM1,M4
に流れる電流は、Ｐチャネル型MOSトランジスタM2,M3に
流れる電流に比較して少なくなる。従って、Ｎチャネル
型MOSトランジスタM6,M8の共通ゲート端子の電位は上が
るが、一方前述のようにＮチャネル型MOSトランジスタM
8に流れる電流は減少している（Ｐチャネル型MOSトラン
ジスタM4に流れる電流と同じ）ためそのドレイン電位は
低くなる。従って、この点を初段出力として駆動段の入
力端子にすることによって駆動段出力端子の電位は高く
なる。
転入力端子IN+の電位が反転入力端子IN-の電位に比較し
て高くなった場合、Ｐチャネル型MOSトランジスタM1,M4
に流れる電流は、Ｐチャネル型MOSトランジスタM2,M3に
流れる電流に比較して少なくなる。従って、Ｎチャネル
型MOSトランジスタM6,M8の共通ゲート端子の電位は上が
るが、一方前述のようにＮチャネル型MOSトランジスタM
8に流れる電流は減少している（Ｐチャネル型MOSトラン
ジスタM4に流れる電流と同じ）ためそのドレイン電位は
低くなる。従って、この点を初段出力として駆動段の入
力端子にすることによって駆動段出力端子の電位は高く
なる。
逆に非反転入力端子IN+の電位が反転入力端子IN-の電
位に比較して低くなった場合、Ｐチャネル型MOSトラン
ジスタM1,M4に流れる電流は、Ｐチャネル型MOSトランジ
スタM2,M3に流れる電流に比較して多くなる。従って、
Ｎチャネル型MOSトランジスタM6,M8の共通ゲート端子の
電位は下がるが、一方前述のようにＮチャネル型MOSト
ランジスタM8に流れる電流は増加している（Ｐチャネル
型MOSトランジスタM4に流れる電流と同じ）ためそのド
レイン電位は高くなる。従って、この点を初段出力とし
て駆動段の入力端子にすることによって駆動段出力端子
の電位は低くなる。
位に比較して低くなった場合、Ｐチャネル型MOSトラン
ジスタM1,M4に流れる電流は、Ｐチャネル型MOSトランジ
スタM2,M3に流れる電流に比較して多くなる。従って、
Ｎチャネル型MOSトランジスタM6,M8の共通ゲート端子の
電位は下がるが、一方前述のようにＮチャネル型MOSト
ランジスタM8に流れる電流は増加している（Ｐチャネル
型MOSトランジスタM4に流れる電流と同じ）ためそのド
レイン電位は高くなる。従って、この点を初段出力とし
て駆動段の入力端子にすることによって駆動段出力端子
の電位は低くなる。
尚、トランジスタM1,M3,M5,M7側については、これと
並の動作となる。
並の動作となる。
次に、本発明の差動入出力を有する演算増幅器の初段
の直流利得を同様に解析すると近似的に次式によって表
することができる。
の直流利得を同様に解析すると近似的に次式によって表
することができる。
G1＝２・gm1・rd3 ここで、gm1はM1の相互コンダクタンス、rd3はM3のド
レイン抵抗を示し、通常gm1.0×10-3、rd31.0×105
であるので初段の直流利得G1は約46dBとなる。
レイン抵抗を示し、通常gm1.0×10-3、rd31.0×105
であるので初段の直流利得G1は約46dBとなる。
以上はＰチャネル型MOSトランジスタを入力段として
用いた場合を示したが、第１図において、Ｐチャネル型
MOSトランジスタとＮチャネル型MOSトランジスタを交換
してＮチャネル型MOSトランジスタを入力段として用い
た演算増幅器を構成するようにしてもよい。
用いた場合を示したが、第１図において、Ｐチャネル型
MOSトランジスタとＮチャネル型MOSトランジスタを交換
してＮチャネル型MOSトランジスタを入力段として用い
た演算増幅器を構成するようにしてもよい。
［発明の効果］ 以上説明したように、本発明は初段の負荷トランジス
タの構成による制約を受けずに演算増幅器の直流利得を
高めることができるという効果がある。
タの構成による制約を受けずに演算増幅器の直流利得を
高めることができるという効果がある。
第１図は本発明の第１の実施例の回路図、第２図は従来
例の回路図、第３図は他の従来例の回路図である。 I1……第１の定電流源、 I2……第２の定電流源、 M1〜M4……第１〜第４の第１導電型MOSトランジスタ、 M5〜M8……第１〜第４の第２導電型MOSトランジスタ、 IN+……非反転入力端子、 IN-……反転入力端子。
例の回路図、第３図は他の従来例の回路図である。 I1……第１の定電流源、 I2……第２の定電流源、 M1〜M4……第１〜第４の第１導電型MOSトランジスタ、 M5〜M8……第１〜第４の第２導電型MOSトランジスタ、 IN+……非反転入力端子、 IN-……反転入力端子。
Claims (1)
- 【請求項１】少なくとも初段および駆動段の２段により
構成された演算増幅器において、初段部が、第１の電源
端子と、該第１の電源端子に一端が各々接続された第１
および第２の定電流源と、該第１の定電流源の他端に各
々ソースが接続された第１および第２の第１導電型電界
効果トランジスタと、前記第２の定電流源の他端に各々
ソースが接続された第３および第４の第１導電型電界効
果トランジスタと、前記第１の第１導電型電界効果トラ
ンジスタのドレインにドレインおよびゲートが接続され
第２の電源端子にソースが接続された第２の第２導電型
電界効果トランジスタと、前記第２の第１導電型電界効
果トランジスタのドレインにドレインおよびゲートが接
続され前記第２の電源端子にソースが接続された第２の
第２導電型電界効果トランジスタと、前記第３の第１導
電型電界効果トランジスタのドレインにドレインが接続
され前記第１の第２導電型電界効果トランジスタのドレ
インとゲートの共通接続端子にゲートが接続され前記第
２の電源端子にソースが接続された第３の第２導電型電
界効果トランジスタと、前記第４の第１導電型電界効果
トランジスタのドレインにドレインが接続され前記第２
の第２導電型電界効果トランジスタのドレインとゲート
の共通接続端子にゲートが接続され前記第２の電源端子
にソースが接続された第４の第２導電型電界効果トラン
ジスタと、前記第１および第４の第１導電型電界効果ト
ランジスタのゲートに各々接続された非反転入力端子
と、前記第２および第３の第１導電型電界効果トランジ
スタのゲートに各々接続された反転入力端子とを具備し
たことを特徴とする演算増幅器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2077674A JP2586171B2 (ja) | 1990-03-26 | 1990-03-26 | 演算増幅器 |
| US07/672,346 US5070306A (en) | 1990-03-26 | 1991-03-20 | High-gain differencial amplifier circuit fabricated from field effect transistors |
| EP91302483A EP0449513A1 (en) | 1990-03-26 | 1991-03-21 | High-gain differential amplifier circuit fabricated from field effect transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2077674A JP2586171B2 (ja) | 1990-03-26 | 1990-03-26 | 演算増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03274912A JPH03274912A (ja) | 1991-12-05 |
| JP2586171B2 true JP2586171B2 (ja) | 1997-02-26 |
Family
ID=13640431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2077674A Expired - Fee Related JP2586171B2 (ja) | 1990-03-26 | 1990-03-26 | 演算増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5070306A (ja) |
| EP (1) | EP0449513A1 (ja) |
| JP (1) | JP2586171B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3123094B2 (ja) * | 1991-02-28 | 2001-01-09 | 日本電気株式会社 | 演算増幅器 |
| US5798660A (en) * | 1996-06-13 | 1998-08-25 | Tritech Microelectronics International Pte Ltd. | Cascoded differential pair amplifier with current injection for gain enhancement |
| GB2329775A (en) * | 1997-09-26 | 1999-03-31 | Nec Corp | Operational transconductance amplifier, squarer and hyperbolic sine/cosine circuits using a bypass transistor in a differential stage |
| US6850116B1 (en) * | 2001-11-28 | 2005-02-01 | Cypress Semiconductor Corporation | Accurate, high drive, zero offset voltage buffer |
| US7332953B2 (en) * | 2002-08-08 | 2008-02-19 | Nxp B.V. | Circuit and method for controlling the threshold voltage of transistors |
| DE102009044953B4 (de) * | 2009-09-24 | 2019-12-05 | Robert Bosch Gmbh | Verfahren zum Ansteuern eines elektromagnetischen Verbrauchers sowie entsprechende Schaltung |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4284959A (en) * | 1979-11-13 | 1981-08-18 | Rca Corporation | Folded-cascode amplifier arrangement with cascode load means |
| JPS57203305A (en) * | 1981-06-09 | 1982-12-13 | Nippon Denso Co Ltd | Differential amplifier |
| JPS5870609A (ja) * | 1981-10-23 | 1983-04-27 | Hitachi Ltd | 演算増幅回路 |
| JP2509462Y2 (ja) * | 1985-10-18 | 1996-09-04 | 三洋電機株式会社 | 増幅器 |
| IT1201839B (it) * | 1986-08-08 | 1989-02-02 | Sgs Microelettronica Spa | Amplificatore operazionale di potenza cmos ad uscita interamente differenziale |
| CA1260080A (en) * | 1986-09-10 | 1989-09-26 | Akira Yukawa | Operational amplifier circuit having wide operating range |
| IT1201852B (it) * | 1986-10-21 | 1989-02-02 | Sgs Microelettronica Spa | Amplificatore differenziale utilizzante transistori mos con canale dello stesso tipo |
| US4749955A (en) * | 1986-12-29 | 1988-06-07 | Delco Electronics Corporation | Low voltage comparator circuit |
| EP0308000B1 (en) * | 1987-09-14 | 1991-05-29 | Koninklijke Philips Electronics N.V. | Amplifier arrangement |
| US4904953A (en) * | 1988-04-22 | 1990-02-27 | Triquint Semiconductor, Inc. | Differential amplifier with common-mode bias feedback |
| JPH0682997B2 (ja) * | 1988-06-28 | 1994-10-19 | 日本電気株式会社 | Ｍｏｓ差動増幅回路 |
| JPH0680993B2 (ja) * | 1988-12-21 | 1994-10-12 | 日本電気株式会社 | 差動増幅回路 |
-
1990
- 1990-03-26 JP JP2077674A patent/JP2586171B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-20 US US07/672,346 patent/US5070306A/en not_active Expired - Lifetime
- 1991-03-21 EP EP91302483A patent/EP0449513A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03274912A (ja) | 1991-12-05 |
| EP0449513A1 (en) | 1991-10-02 |
| US5070306A (en) | 1991-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001008301A1 (en) | Low noise differential input, differential output amplifier and method | |
| EP0444466A1 (en) | Balanced microphone preamplifier in CMOS technology | |
| JPH033402B2 (ja) | ||
| EP1279223A2 (en) | Boosted high gain, very wide common mode range, self-biased operational amplifier | |
| JPH0193207A (ja) | 演算増幅器 | |
| JPH1127064A (ja) | Ｃｍｏｓレール−レール間入出力増幅器 | |
| JPH10303664A (ja) | 可変利得増幅器 | |
| JP2586171B2 (ja) | 演算増幅器 | |
| US5043652A (en) | Differential voltage to differential current conversion circuit having linear output | |
| JP2705317B2 (ja) | 演算増幅器 | |
| JP3081210B2 (ja) | 線形利得増幅回路 | |
| JPH0758557A (ja) | 演算増幅器、演算増幅器のｄｃバイアス回路および演算増幅器をバイアスする方法 | |
| JPH0155769B2 (ja) | ||
| JPH0595231A (ja) | 出力回路 | |
| JPH04274606A (ja) | 演算増幅器 | |
| JP3341945B2 (ja) | 演算増幅器 | |
| JP4020220B2 (ja) | プッシュプル増幅回路 | |
| JPH0257721B2 (ja) | ||
| JPH0364109A (ja) | 差動増幅回路 | |
| US6194921B1 (en) | Analog signal amplifier circuit using a differential pair of MOSFETs (insulated-gate field effect transistors) in an input stage | |
| JPH02124609A (ja) | 電流ミラー回路 | |
| JP2504270B2 (ja) | 演算増幅器 | |
| KR930008344Y1 (ko) | 스캐일 팩터를 갖는 트랜스콘덕턴스 증폭기 | |
| JP2528812B2 (ja) | Ｍｏｓ型差動増幅回路 | |
| JPS60160715A (ja) | Ｍｏｓ可変ピ−ククリツプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |