JPH0364109A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH0364109A JPH0364109A JP2107698A JP10769890A JPH0364109A JP H0364109 A JPH0364109 A JP H0364109A JP 2107698 A JP2107698 A JP 2107698A JP 10769890 A JP10769890 A JP 10769890A JP H0364109 A JPH0364109 A JP H0364109A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- amplifier circuit
- pair
- mos
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009434 installation Methods 0.000 abstract description 3
- 230000003321 amplification Effects 0.000 description 19
- 238000003199 nucleic acid amplification method Methods 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45026—One or more current sources are added to the amplifying transistors in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45036—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are single transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45192—Indexing scheme relating to differential amplifiers the differential amplifier contains current mirrors comprising diodes which act as a load for the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45251—Indexing scheme relating to differential amplifiers the dif amp has a cross coupling circuit in the source circuit of the amplifying transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45658—Indexing scheme relating to differential amplifiers the LC comprising two diodes of current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野〉
本発明はＭＯＳ形トランジスタから槽底される差動増幅
回路に係わり、特に相互コンダクタンスを高めた差動増
幅回路に関する。
回路に係わり、特に相互コンダクタンスを高めた差動増
幅回路に関する。
（従来の技術）
従来から、差動増幅段あるいは差動増幅ユニットは、ア
ナログ回路設計の広い範囲で最も頻繁に利用される回路
の一つである。
ナログ回路設計の広い範囲で最も頻繁に利用される回路
の一つである。
−ｉに、バイポーラトランジスタを用いた差動増幅段は
一対のトランジスタから構成され、該トランジスタ群は
それぞれのエミッタ側をノードＮを介してバイアス用の
定電流設定器に接続され、更にこの定電流設定器を介し
て負電圧の電源端子に接続される。
一対のトランジスタから構成され、該トランジスタ群は
それぞれのエミッタ側をノードＮを介してバイアス用の
定電流設定器に接続され、更にこの定電流設定器を介し
て負電圧の電源端子に接続される。
また、ＭＯＳ形トランジスタを用いた差動増幅段が良く
知られている。即ち、この差動増幅段はＭＯＳ型の一対
の電界効果トランジスタがら槽底され、該トランジスタ
群はそれぞれのドレインを前述したノードＮに接続され
る。
知られている。即ち、この差動増幅段はＭＯＳ型の一対
の電界効果トランジスタがら槽底され、該トランジスタ
群はそれぞれのドレインを前述したノードＮに接続され
る。
上述した種類の差動増幅段の槽底は、例えば“Ａｎａｌ
ｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｒ Ａｎａｌｏｇ
Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔｓ”ＪＪｉｌ
ｅｙ＆ ５ｏｎｓ、１９８６に掲載されている。
ｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｒ Ａｎａｌｏｇ
Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔｓ”ＪＪｉｌ
ｅｙ＆ ５ｏｎｓ、１９８６に掲載されている。
このような差動増幅回路においては、差動増幅段へ入力
される電気信号は、一対のトランジスタのそれぞれのベ
ース側、あるいは一対のＭＯ８形トランジスタのそれぞ
れのゲートへ印加される電圧値の差である差動入力電圧
値Ｖｉｎによって示されることは良く知られたことであ
る。
される電気信号は、一対のトランジスタのそれぞれのベ
ース側、あるいは一対のＭＯ８形トランジスタのそれぞ
れのゲートへ印加される電圧値の差である差動入力電圧
値Ｖｉｎによって示されることは良く知られたことであ
る。
差動増幅段から出力される電気信号は、代わって、一対
のバイポーラトランジスタのそれぞれのコレクタ側、あ
るいは一対のＭＯＳトランジスタのそれぞれのドレイン
を介して流れる電流値間の差によって与えられる差動出
力電流値ｌ０１Ｊｔによって示される。
のバイポーラトランジスタのそれぞれのコレクタ側、あ
るいは一対のＭＯＳトランジスタのそれぞれのドレイン
を介して流れる電流値間の差によって与えられる差動出
力電流値ｌ０１Ｊｔによって示される。
差動増幅段の増幅動作を明確にするため、基本的なパラ
メータとしていわゆる相互コンダクタンスｇｍ、即ち、
差動入力電圧値Ｖｉｎの変化量Δ■ｉｎに対する差動出
力電流値ｌ０Ｕｔの変化量Δｌ０ｕｔの比率が用いられ
る。このパラメータは、差動増幅段が駆動した場合、バ
イアスされて割り込む動作点に依存することを示す。
メータとしていわゆる相互コンダクタンスｇｍ、即ち、
差動入力電圧値Ｖｉｎの変化量Δ■ｉｎに対する差動出
力電流値ｌ０Ｕｔの変化量Δｌ０ｕｔの比率が用いられ
る。このパラメータは、差動増幅段が駆動した場合、バ
イアスされて割り込む動作点に依存することを示す。
一般に、ＭＯＳ形トランジスタからなる差動増幅段の相
互コンダクタンスは、与えられる電流及びトランジスタ
の大きさのために、バイポーラトランジスタからなる差
動増幅段の相互コンダクタンスよりもかなり低くなる。
互コンダクタンスは、与えられる電流及びトランジスタ
の大きさのために、バイポーラトランジスタからなる差
動増幅段の相互コンダクタンスよりもかなり低くなる。
換言すれば、異なる製作技術からなるＭＯＳ形トランジ
スタ及びバイポーラトランジスタが等しい相互コンダク
タンスを有するためには、ＭＯＳトランジスタを大きく
して大電流を流すことが必要である。
スタ及びバイポーラトランジスタが等しい相互コンダク
タンスを有するためには、ＭＯＳトランジスタを大きく
して大電流を流すことが必要である。
従って、ＭＯＳ形トランジスタを用い、かつ大きな相互
コンダクタンスからなる差動増幅段を必要とする分野に
適用するには、非常に大きなサイズのＭＯＳ形トランジ
スタが必要であり、がっ該トランジスタに大きな電流を
流さなければならない その結果、差動増幅段が内挿されている集積回路内にお
いて上記差動増幅段が広い領域を占めるため、また多く
の電力が上記差動増幅段で消費されるため、いろいろな
問題が生ずる。
コンダクタンスからなる差動増幅段を必要とする分野に
適用するには、非常に大きなサイズのＭＯＳ形トランジ
スタが必要であり、がっ該トランジスタに大きな電流を
流さなければならない その結果、差動増幅段が内挿されている集積回路内にお
いて上記差動増幅段が広い領域を占めるため、また多く
の電力が上記差動増幅段で消費されるため、いろいろな
問題が生ずる。
このようなＭＯＳ形トランジスタを用いた差動増幅段に
伴う上記欠点は長年知られてきた。
伴う上記欠点は長年知られてきた。
（発明が解決しようとする課題）
上記の如く、ＭＯＳ形トランジスタを用いて大きな相互
コンダクタンスを有する差動増幅段を必要とする場合、
ＭＯＳ形トランジスタが大きくなり、高密度で素子を集
積することができなくなるという問題があった。
コンダクタンスを有する差動増幅段を必要とする場合、
ＭＯＳ形トランジスタが大きくなり、高密度で素子を集
積することができなくなるという問題があった。
また、上記差動増幅段で消費される電力量が大きくなる
ため、不経済なことであり、また発熱量が大きくなり、
高密度に差動増幅段を集積した場合、除熱が大変である
という問題があった。
ため、不経済なことであり、また発熱量が大きくなり、
高密度に差動増幅段を集積した場合、除熱が大変である
という問題があった。
しかしながら、上記問題に対する効果的な解決策はこれ
まで見つかっていない。
まで見つかっていない。
そこで、本発明は上記従来技術の問題点を解消するもの
で、その目的とするところは、ＭＯＳ形トランジスタを
用いても消費される電力量が非常に少なく、かつ必要と
する設置領域が小さく、大きな相互コンダクタンスを有
する差動増幅回路を提供することである。
で、その目的とするところは、ＭＯＳ形トランジスタを
用いても消費される電力量が非常に少なく、かつ必要と
する設置領域が小さく、大きな相互コンダクタンスを有
する差動増幅回路を提供することである。
［発明の構成コ
（課題を解決するための手段）
上記課題を解決するための本発明は、差動増幅段（２）
の相互コンダクタンス＜ｇｍ＞を高めるための差動増幅
回路（１）において、回路、ノート（Ｎ）を介して共に
接続されるそれぞれのソース電極（Ｓ１、Ｓ２＞を有し
、負の値の抵抗器（Ｒ）の機能に特徴的に対応する機能
を行うため前記ソース電極（Ｓ１、Ｓ２＞と前記回路ノ
ード（Ｎ）との間のそれぞれの結合部でそれぞれ結合さ
れる一対の能動素子＜Ｍ３、Ｍ４）から構成される回路
に特徴付けられる一対のＭＯＳ形トランジスタ（Ｍ１、
Ｍ２＞から槽底されたことを特徴とする。
の相互コンダクタンス＜ｇｍ＞を高めるための差動増幅
回路（１）において、回路、ノート（Ｎ）を介して共に
接続されるそれぞれのソース電極（Ｓ１、Ｓ２＞を有し
、負の値の抵抗器（Ｒ）の機能に特徴的に対応する機能
を行うため前記ソース電極（Ｓ１、Ｓ２＞と前記回路ノ
ード（Ｎ）との間のそれぞれの結合部でそれぞれ結合さ
れる一対の能動素子＜Ｍ３、Ｍ４）から構成される回路
に特徴付けられる一対のＭＯＳ形トランジスタ（Ｍ１、
Ｍ２＞から槽底されたことを特徴とする。
（実施例）
以下本発明の実施例を図面を参照して説明する。
第１図に本発明の第１実施例に係わる差動増幅回路を示
す。
す。
図示するように、差動増幅回路は一対のｎチャネルＭＯ
５形トランジスタＭ１、Ｍ２のそれぞれ対応するゲート
電極Ｇ１、Ｇ２にそれぞれ入力される２つの電圧信号の
差である差動入力信号を上記トランジスタＭ１、Ｍ２の
ドレインからソースへそれぞれ流れる２つの電流の値の
差である差動出力電流信号に換えて増幅する差動増幅段
２と、該差動増幅段２から出力される前記差動出力電流
信号の変動を高める能動素子に相当する相互コンダクタ
ンス増加回路１と、上記トランジスタＭ１、Ｍ２のトレ
インの電極Ｄ１、Ｄ２に正電圧Ｖｄの電源端子からの電
荷を供給するためダイオード機能を有するＭＯＳ形トラ
ンジスタＭ７、Ｍ８とを備える。
５形トランジスタＭ１、Ｍ２のそれぞれ対応するゲート
電極Ｇ１、Ｇ２にそれぞれ入力される２つの電圧信号の
差である差動入力信号を上記トランジスタＭ１、Ｍ２の
ドレインからソースへそれぞれ流れる２つの電流の値の
差である差動出力電流信号に換えて増幅する差動増幅段
２と、該差動増幅段２から出力される前記差動出力電流
信号の変動を高める能動素子に相当する相互コンダクタ
ンス増加回路１と、上記トランジスタＭ１、Ｍ２のトレ
インの電極Ｄ１、Ｄ２に正電圧Ｖｄの電源端子からの電
荷を供給するためダイオード機能を有するＭＯＳ形トラ
ンジスタＭ７、Ｍ８とを備える。
相互コンダクタンス増加回路１は、トレイン電極Ｄ３を
ＭＯ５形トランジスタＭ１のソース電極Ｓ１に接続され
たＭＯ５形トランジスタＭ３と、トレイン電極Ｄ４をＭ
ＯＳ形トランジスタＭ２のソース電極Ｓ２に接続された
ＭＯＳ形トランジスタＭ４とから構成される。
ＭＯ５形トランジスタＭ１のソース電極Ｓ１に接続され
たＭＯ５形トランジスタＭ３と、トレイン電極Ｄ４をＭ
ＯＳ形トランジスタＭ２のソース電極Ｓ２に接続された
ＭＯＳ形トランジスタＭ４とから構成される。
ここで、上記ＭＯＳ形トランジスタＭ３のゲート電極Ｇ
３は上記ＭＯＳ形トランジスタＭ４のトレイン電極Ｄ４
に接続され、上記ＭＯＳ形トランジスタＭ４のゲート電
極Ｇ４は上記ＭＯＳ形トランジスタＭ３のドレイン電極
Ｄ３に接続される。
３は上記ＭＯＳ形トランジスタＭ４のトレイン電極Ｄ４
に接続され、上記ＭＯＳ形トランジスタＭ４のゲート電
極Ｇ４は上記ＭＯＳ形トランジスタＭ３のドレイン電極
Ｄ３に接続される。
また、差動増幅回路は、更にＭＯＳ形トランジスタＭ３
、Ｍ４のソース電極Ｓ３、Ｓ４を一点に接続させるノー
ドＮに一端を接続する定電流設定器Ｉｓと、該定電流設
定器Ｉｓの他端に接続する負電圧−Ｖｅの電源端子とを
備える。
、Ｍ４のソース電極Ｓ３、Ｓ４を一点に接続させるノー
ドＮに一端を接続する定電流設定器Ｉｓと、該定電流設
定器Ｉｓの他端に接続する負電圧−Ｖｅの電源端子とを
備える。
ＭＯＳ）ランジスタＭ７、Ｍ８はそのドレイン電極を電
圧Ｖｄの電源端子に接続し、またゲートの電極をソース
の電極に接続してダイオードのごとく用いられる。
圧Ｖｄの電源端子に接続し、またゲートの電極をソース
の電極に接続してダイオードのごとく用いられる。
さらに、完壁を期すため、ＭＯＳ形トランジスタ（Ｍ１
、Ｍ２＞及びＭＯＳ形トランジスタ（Ｍ３、Ｍ４）は全
て同一の長さ（Ｌ）、かつ定数（Ｋ１）によってそれら
の間に比例幅（Ｗ）を有し、同じ電流値でトレインとソ
ースとの間をそれぞれ流れるバイアス電流（Ｉｄｓ）を
有する。
、Ｍ２＞及びＭＯＳ形トランジスタ（Ｍ３、Ｍ４）は全
て同一の長さ（Ｌ）、かつ定数（Ｋ１）によってそれら
の間に比例幅（Ｗ）を有し、同じ電流値でトレインとソ
ースとの間をそれぞれ流れるバイアス電流（Ｉｄｓ）を
有する。
一方、ＭＯＳ形トランジスタＭ１のトレインからソース
へ流れる電流量とＭＯＳ形トランジスタＭ３のドレイン
からソースへ流れる電流量は、トランジスタＭ４のゲー
トへの電流量を無視できるので等しい。
へ流れる電流量とＭＯＳ形トランジスタＭ３のドレイン
からソースへ流れる電流量は、トランジスタＭ４のゲー
トへの電流量を無視できるので等しい。
また、同様にＭＯＳ形トランジスタＭ２のトレインから
ソースへ流れる電流量とＭＯＳ形トランジスタＭ４のド
レインからソースへ流れる電流量は、トランジスタＭ３
のゲートへの電流量を無視できるので等しい。
ソースへ流れる電流量とＭＯＳ形トランジスタＭ４のド
レインからソースへ流れる電流量は、トランジスタＭ３
のゲートへの電流量を無視できるので等しい。
以上の構成において、本発明に係わる第１実施例におけ
る相互コンダクタンスの増幅を定量的に説明する。
る相互コンダクタンスの増幅を定量的に説明する。
増幅段２からの出力電流ｒｏｕｔの値、即ち一対のＭＯ
ＳトランジスタＭｌ−Ｍ２のトレインＤ１、Ｄ２を介し
て流れるそれぞれの電流値の差は以下のように与えられ
る。
ＳトランジスタＭｌ−Ｍ２のトレインＤ１、Ｄ２を介し
て流れるそれぞれの電流値の差は以下のように与えられ
る。
ｌ０１Ｊｔ ＝ｇｍｌ＊Ｖｉｎ／（１−ｇｍｌ＊Ｒ）こ
こで、ｇｍｌはＭＯＳ形トランジスタＭ１、Ｍ２によっ
て形成される差動増幅段の相互コンダクタンスである。
こで、ｇｍｌはＭＯＳ形トランジスタＭ１、Ｍ２によっ
て形成される差動増幅段の相互コンダクタンスである。
−ＲはＭＯ５形トランジスタＭ３、Ｍ４のそれぞれが有
する仮想の抵抗値である。Ｖｉｎは差動入力電圧の値、
即ち一対のＭＯＳ形トランジスタＭ１、Ｍ２のそれぞれ
のゲートへ印加される電圧値の差である。
する仮想の抵抗値である。Ｖｉｎは差動入力電圧の値、
即ち一対のＭＯＳ形トランジスタＭ１、Ｍ２のそれぞれ
のゲートへ印加される電圧値の差である。
抵抗値−Ｒは負であるので、相互コンダクタンス増加回
路１は、該回路１が内挿される差動増幅段２の見掛上の
相互コンダクタンスの値を大きく増加させうる。
路１は、該回路１が内挿される差動増幅段２の見掛上の
相互コンダクタンスの値を大きく増加させうる。
なお、いわゆる低信号方法を適用し、ＭＯＳ形トランジ
スタＭ１、Ｍ２のソース電極Ｓ１、Ｓ２から分析するこ
とにより相互コンダクタンス増加回路１の抵抗値、ある
いはむしろ直流インピーダンスを計算することが可能に
なる。
スタＭ１、Ｍ２のソース電極Ｓ１、Ｓ２から分析するこ
とにより相互コンダクタンス増加回路１の抵抗値、ある
いはむしろ直流インピーダンスを計算することが可能に
なる。
抵抗値−Ｒは−１／ ｇ ｍ ３に等しい。ここで、ｇ
ｍ ３はＭＯＳ形トランジスタＭ３の相互コンダクタ
ンスである。
ｍ ３はＭＯＳ形トランジスタＭ３の相互コンダクタ
ンスである。
前述の出力電流ｌ０１Ｊｔの算出式の−Ｒに上記抵抗値
−１／ ｇ ｍ ３を代入することによって、増幅段２
の相互コンダクタンスｇｍｌの増幅率は比率ｇｍｌ／ｇ
ｍ３に関連付けられる。この比率の値は本実施例の集積
回路において特別な精度で選択されうるものであり、本
実施例では０，９に設定されている。
−１／ ｇ ｍ ３を代入することによって、増幅段２
の相互コンダクタンスｇｍｌの増幅率は比率ｇｍｌ／ｇ
ｍ３に関連付けられる。この比率の値は本実施例の集積
回路において特別な精度で選択されうるものであり、本
実施例では０，９に設定されている。
ここで、ＭＯＳ形トランジスタＭ３、Ｍ４のゲート電極
Ｇ３、Ｇ４が他方のトランジスタに交差して結合されて
いるので、確実に正帰還ループが形成される。それで、
単一体の場合より更に低いループゲインを確保すること
が必要である。
Ｇ３、Ｇ４が他方のトランジスタに交差して結合されて
いるので、確実に正帰還ループが形成される。それで、
単一体の場合より更に低いループゲインを確保すること
が必要である。
このような条件のもとで、上記０．９の値は、相互コン
ダクタンス増加回路１内において雑音となる振動が引き
起こされない程度の増幅率範囲において、差動増幅段２
の相互コンダクタンスを顕著に増加させることができる
。
ダクタンス増加回路１内において雑音となる振動が引き
起こされない程度の増幅率範囲において、差動増幅段２
の相互コンダクタンスを顕著に増加させることができる
。
このようにして、非常に高い精度で、かつ工業的に大量
生産することにより、差動増幅段２の相互コンダクタン
ス要素を決定するため比率ｇｍ３／ ｇ ｍ １の値を
定めることが可能になる。
生産することにより、差動増幅段２の相互コンダクタン
ス要素を決定するため比率ｇｍ３／ ｇ ｍ １の値を
定めることが可能になる。
なお、上述したように、一対のＭＯ８形トランジスタＭ
３、Ｍ４は、数値計算上、あたかも負の抵抗値を有する
仮想の抵抗器の特性に一致した機能を有する。この点に
関して、上記の仮想の抵抗器を用い、第１図に示した差
動増幅回路と同様の機能を有することになる差動増幅回
路を第２図に示す。
３、Ｍ４は、数値計算上、あたかも負の抵抗値を有する
仮想の抵抗器の特性に一致した機能を有する。この点に
関して、上記の仮想の抵抗器を用い、第１図に示した差
動増幅回路と同様の機能を有することになる差動増幅回
路を第２図に示す。
即ち、第２図に示す差動増幅回路は、第１図に示した差
動増幅回路の一対のＭＯＳ形トランジスタＭ３、Ｍ４に
対し、負の抵抗値−Ｒを有する一対の抵抗器−Ｒに置き
換えたものである。
動増幅回路の一対のＭＯＳ形トランジスタＭ３、Ｍ４に
対し、負の抵抗値−Ｒを有する一対の抵抗器−Ｒに置き
換えたものである。
次に、第３図に本発明の第２実施例に係わる差動増幅回
路を示す。
路を示す。
ここで、第３図において第１図に示した第１実施例と同
等の部材には同一の符号を付す。
等の部材には同一の符号を付す。
第２実施例の差動増幅回路は第１実施例の差動増幅回路
に対し、ＭＯＳ形トランジスタＭ３、Ｍ４のドレイン電
ｉＤ３、Ｄ４に電圧−Ｖｅの電源端子に接続する一対の
同一の定電流設定器■１、■１のそれぞれを追加したも
のである。
に対し、ＭＯＳ形トランジスタＭ３、Ｍ４のドレイン電
ｉＤ３、Ｄ４に電圧−Ｖｅの電源端子に接続する一対の
同一の定電流設定器■１、■１のそれぞれを追加したも
のである。
以上の構成を有する第２実施例の差動増幅回路のＭＯＳ
形トランジスタ（Ｍ１、Ｍ２＞及びＭＯ８形トランジス
タ（Ｍ３、Ｍ４）は全て同一の長さ（Ｌ）、かつ定数（
Ｋ１）によってそれらの間に比例幅（Ｗ＞を有し、同じ
電流値でドレインとソースとの間を流れるバイアス電流
（Ｉｄｓ）を有する。
形トランジスタ（Ｍ１、Ｍ２＞及びＭＯ８形トランジス
タ（Ｍ３、Ｍ４）は全て同一の長さ（Ｌ）、かつ定数（
Ｋ１）によってそれらの間に比例幅（Ｗ＞を有し、同じ
電流値でドレインとソースとの間を流れるバイアス電流
（Ｉｄｓ）を有する。
また、上記定電流設定器■１によって生み出される電流
値■１は、 １１＝ （Ｋ３−１） ＊ Ｉ ｓ である。ここで、Ｋ３は定数である。
値■１は、 １１＝ （Ｋ３−１） ＊ Ｉ ｓ である。ここで、Ｋ３は定数である。
第２実施例の差動増幅回路の動作は基本的には第１実施
例の差動増幅回路の動作と同じである。
例の差動増幅回路の動作と同じである。
従って、ＭＯＳ形トランジスタ群からなる差動増幅回路
にＭＯＳ形トランジスタ群からなる相互コンダクタンス
増加回路１を内挿することにより、差動増幅段２の相互
コンダクタンスを見掛上非常に大きくすることができ、
従来の技術的な問題を解決することができる。
にＭＯＳ形トランジスタ群からなる相互コンダクタンス
増加回路１を内挿することにより、差動増幅段２の相互
コンダクタンスを見掛上非常に大きくすることができ、
従来の技術的な問題を解決することができる。
また、第１実施例及び第２実施例に示したＭＯ８Ｏ８シ
トランジス２群なる相互コンダクタンス増加回路１を内
挿された差動増幅回路は、従来の技術を用いて集積口路
に容易に内挿できる。
トランジス２群なる相互コンダクタンス増加回路１を内
挿された差動増幅回路は、従来の技術を用いて集積口路
に容易に内挿できる。
さらに、ＭＯＳ形トランジスタ製作技術を駆使した上記
差動増幅回路を次々に利用することにより、差動増幅回
路は小形化され、かつ消費電力量を大幅に低減すること
ができる。
差動増幅回路を次々に利用することにより、差動増幅回
路は小形化され、かつ消費電力量を大幅に低減すること
ができる。
本発明は、上記実施例に限定されるものではなく、適宜
の設計的変更により、適宜の態様で実施し得るものであ
る。
の設計的変更により、適宜の態様で実施し得るものであ
る。
［発明の効果］
以上説明したように本発明によれば、差動増幅段（２）
の相互コンダクタンス（ｇｍ）を高めるための差動増幅
回路（１）において、回路ノート（Ｎ）を介して共に接
続されるそれぞれのソース電極（Ｓ１、Ｓ２＞を有し、
負の値の抵抗器（Ｒ＞の機能に特徴的に対応する機能を
行うため前記ソース電極（Ｓ１、Ｓ２＞と前記回路ノー
ド（Ｎ）との間のそれぞれの結合部でそれぞれ結合され
る一対の能動素子（Ｍ３、Ｍ４）から１＊戊される回路
に特徴付けられる一対のＭＯＳ形トランジスタ（Ｍ１、
Ｍ２）から構成されたので、ＭＯＳ形トランジスタを用
いた差動増幅回路でも、消費される電力量が非常に少な
く、かつ必要とする設置領域が小さく、大きな相互コン
ダクタンスを有することができる。
の相互コンダクタンス（ｇｍ）を高めるための差動増幅
回路（１）において、回路ノート（Ｎ）を介して共に接
続されるそれぞれのソース電極（Ｓ１、Ｓ２＞を有し、
負の値の抵抗器（Ｒ＞の機能に特徴的に対応する機能を
行うため前記ソース電極（Ｓ１、Ｓ２＞と前記回路ノー
ド（Ｎ）との間のそれぞれの結合部でそれぞれ結合され
る一対の能動素子（Ｍ３、Ｍ４）から１＊戊される回路
に特徴付けられる一対のＭＯＳ形トランジスタ（Ｍ１、
Ｍ２）から構成されたので、ＭＯＳ形トランジスタを用
いた差動増幅回路でも、消費される電力量が非常に少な
く、かつ必要とする設置領域が小さく、大きな相互コン
ダクタンスを有することができる。
第１図は本発明の第１実施例に係わる差動増幅回路図、
第２図は第１図に示した差動増幅回路の相互コンダクタ
ンス増加回路と同様の機能を有する仮想の抵抗器を用い
た場合の回路図、 第３図は本発明の第２実施例に係わる差動増幅回路図で
ある。 １−・・相互コンダクタンス増加回路 ２−・・差動増幅段２ Ｍ１、Ｍ２−・・ｎチャネルＭＯＳ形トランジスタＭ３
、Ｍ４、Ｍ７、Ｍ８・・・ＭＯＳ形トランジスタＩｓ−
・・定電流設定器
ンス増加回路と同様の機能を有する仮想の抵抗器を用い
た場合の回路図、 第３図は本発明の第２実施例に係わる差動増幅回路図で
ある。 １−・・相互コンダクタンス増加回路 ２−・・差動増幅段２ Ｍ１、Ｍ２−・・ｎチャネルＭＯＳ形トランジスタＭ３
、Ｍ４、Ｍ７、Ｍ８・・・ＭＯＳ形トランジスタＩｓ−
・・定電流設定器
Claims (7)
- （１）差動増幅段（２）の相互コンダクタンス（ｇｍ）
を高めるための差動増幅回路（１）において、 回路ノード（Ｎ）を介して共に接続されるそれぞれのソ
ース電極（Ｓ１、Ｓ２）を有し、負の値の抵抗器（Ｒ）
の機能に特徴的に対応する機能を行うため前記ソース電
極（Ｓ１、Ｓ２）と前記回路ノード（Ｎ）との間のそれ
ぞれの結合部でそれぞれ結合される一対の能動素子（Ｍ
３、Ｍ４）から構成される回路に特徴付けられる一対の
ＭＯＳ形トランジスタ（Ｍ１、Ｍ２）から構成されたこ
とを特徴とする差動増幅回路。 - （２）能動素子はＭＯＳ形トランジスタ（Ｍ３、Ｍ４）
であることを特徴とする請求項（１）記載の差動増幅回
路。 - （３）ＭＯＳ形トランジスタ（Ｍ３、Ｍ４）は互いに交
差して結合され、一対のＭＯＳ形トランジスタ（Ｍ１、
Ｍ２）の対応するソース電極（Ｓ１、Ｓ２）にそれぞれ
に導かれるそれぞれのドレイン電極（Ｄ３、Ｄ４）を有
することを特徴とする請求項（２）記載の差動増幅回路
。 - （４）ＭＯＳ形トランジスタ（Ｍ１、Ｍ２）及び能動素
子（Ｍ３、Ｍ４）は全て同一の長さ（Ｌ）、かつ定数（
Ｋ１）によってそれらの間に比例幅（Ｗ）を有し、同じ
電流値でドレインとソースとの間をそれぞれ流れるバイ
アス電流（Ｉｄｓ）を有することを特徴とする請求項（
１）記載の差動増幅回路。 - （５）抵抗器（Ｒ）の絶対値は能動素子（Ｍ３、Ｍ４）
の一方の相互コンダクタンスを反転させたものであるこ
とを特徴とする請求項（１）記載の差動増幅回路。 - （６）ＭＯＳ形トランジスタ（Ｍ１、Ｍ２）の対応する
ソース電極（Ｓ１、Ｓ２）に接続される一端をそれぞれ
有し、一対の同等な電流源（Ｉ１）を更に備えることを
特徴とする請求項（１）記載の差動増幅回路。 - （７）差動増幅段（２）の一対のＭＯＳ形トランジスタ
（Ｍ１、Ｍ２）は、ダイオード形状にあるそれぞれのＭ
ＯＳ形トランジスタ（Ｍ７、Ｍ８）を介して供給電源（
Ｖｄ）に接続されるそれぞれのドレイン電極（Ｄ１、Ｄ
２）を備えることを特徴とする請求項（１）記載の差動
増幅回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT20317-A/89 | 1989-04-28 | ||
| IT8920317A IT1230187B (it) | 1989-04-28 | 1989-04-28 | Dispositivo circuitale per elevare la transconduttanza di uno stadio amplificatore differenziale comprendente transistori mos. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364109A true JPH0364109A (ja) | 1991-03-19 |
Family
ID=11165685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2107698A Pending JPH0364109A (ja) | 1989-04-28 | 1990-04-25 | 差動増幅回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0394703B1 (ja) |
| JP (1) | JPH0364109A (ja) |
| DE (1) | DE69024089T2 (ja) |
| IT (1) | IT1230187B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006031596A (ja) * | 2004-07-21 | 2006-02-02 | Renesas Technology Corp | 電流源回路及び差動増幅器 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3380371B2 (ja) * | 1995-06-22 | 2003-02-24 | 三菱電機株式会社 | 広帯域増幅器 |
| GB9516025D0 (en) * | 1995-08-04 | 1995-10-04 | Philips Electronics Uk Ltd | Amplifier |
| US11368129B2 (en) | 2018-05-10 | 2022-06-21 | Sony Semiconductor Solutions Corporation | Amplifier circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6908784A (ja) * | 1969-06-10 | 1970-12-14 | ||
| JPS62192997A (ja) * | 1986-02-20 | 1987-08-24 | Toshiba Corp | カレントミラ−型センスアンプ |
| US4720685A (en) * | 1986-09-02 | 1988-01-19 | Tektronix, Inc. | FET transconductance amplifier with improved linearity and gain |
| GB2211044A (en) * | 1987-10-08 | 1989-06-21 | Plessey Co Plc | Linear differential amplifier |
-
1989
- 1989-04-28 IT IT8920317A patent/IT1230187B/it active
-
1990
- 1990-03-30 DE DE69024089T patent/DE69024089T2/de not_active Expired - Fee Related
- 1990-03-30 EP EP90106132A patent/EP0394703B1/en not_active Expired - Lifetime
- 1990-04-25 JP JP2107698A patent/JPH0364109A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006031596A (ja) * | 2004-07-21 | 2006-02-02 | Renesas Technology Corp | 電流源回路及び差動増幅器 |
| JP4667781B2 (ja) * | 2004-07-21 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 電流源回路及び差動増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0394703A3 (en) | 1991-02-06 |
| DE69024089D1 (de) | 1996-01-25 |
| DE69024089T2 (de) | 1996-05-09 |
| EP0394703B1 (en) | 1995-12-13 |
| IT8920317A0 (it) | 1989-04-28 |
| IT1230187B (it) | 1991-10-18 |
| EP0394703A2 (en) | 1990-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0137046B1 (ko) | Mos 트랜지스터를 사용하는 2상한 멀티플라이어 및 튜닝 가능한 연산 트랜스컨덕턴스증폭기 | |
| JPH11214935A (ja) | 差動増幅回路 | |
| US5394112A (en) | Differential transconductor with reduced temperature dependence | |
| JP3105535B2 (ja) | 電子コンパレータ回路 | |
| JPH0193207A (ja) | 演算増幅器 | |
| KR0155210B1 (ko) | Mos 4상한 멀티플라이어 | |
| US5179354A (en) | Operational amplifier | |
| JPH0364109A (ja) | 差動増幅回路 | |
| US5136258A (en) | Circuit arrangement for enhancing the transconductance of a differential amplifier stage comprising MOS transistors | |
| JP2586171B2 (ja) | 演算増幅器 | |
| JP4479309B2 (ja) | 基準電流発生回路及び基準電圧発生回路 | |
| JP2904053B2 (ja) | 差動増幅回路 | |
| EP0324205A2 (en) | Amplifier circuit arrangement | |
| JP3655290B2 (ja) | 演算増幅回路 | |
| JPS6221404B2 (ja) | ||
| JPS61131606A (ja) | 差動増幅回路 | |
| JPH077336A (ja) | 差動増幅器 | |
| JP2661530B2 (ja) | 電圧電流変換回路 | |
| Kim et al. | A new floating voltage-controlled CMOS resistor linear over a wide input voltage range | |
| JPH07112136B2 (ja) | 差動入力差動出力型増幅器 | |
| JPH10224169A (ja) | 可変利得増幅器 | |
| JPS6064510A (ja) | 電圧電流変換回路 | |
| JPH03139709A (ja) | 定電流回路 | |
| JPS6130329Y2 (ja) | ||
| JPH0448011Y2 (ja) |