JPS6130329Y2 - - Google Patents
Info
- Publication number
- JPS6130329Y2 JPS6130329Y2 JP1976032301U JP3230176U JPS6130329Y2 JP S6130329 Y2 JPS6130329 Y2 JP S6130329Y2 JP 1976032301 U JP1976032301 U JP 1976032301U JP 3230176 U JP3230176 U JP 3230176U JP S6130329 Y2 JPS6130329 Y2 JP S6130329Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- junction
- drain
- gate
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
この考案は、ICL（インプツトコンデンサレ
ス）増幅器の改良に関する。
ス）増幅器の改良に関する。
ICL増幅器は、入力カツプリングコンデンサを
取り除き、入力信号源と初段のFET（電界効果
トランジスタ）とを直結して、その入力信号を減
衰させることなく且つ忠実に増幅するようにした
ものであるが、ここに使用する接合型FETは、
それを定格電圧の1/2以下で使用するときには問
題は生じないが、それ以上の電圧を印加するとゲ
ートに漏れ電流が増大し始めるようになる。
取り除き、入力信号源と初段のFET（電界効果
トランジスタ）とを直結して、その入力信号を減
衰させることなく且つ忠実に増幅するようにした
ものであるが、ここに使用する接合型FETは、
それを定格電圧の1/2以下で使用するときには問
題は生じないが、それ以上の電圧を印加するとゲ
ートに漏れ電流が増大し始めるようになる。
第１図に定格50Vの接合型FET（2SK−30A）
の漏れ電流特性を示す。これによれば、ソース・
ドレーン間の電圧Ｖを25v以上、即ち、定格電圧
の1/2以上にしたとき、漏れゲート電流が急激に
増加している。またこの傾向はドレーン電流Ｉを
大きくするほど顕著となつている。
の漏れ電流特性を示す。これによれば、ソース・
ドレーン間の電圧Ｖを25v以上、即ち、定格電圧
の1/2以上にしたとき、漏れゲート電流が急激に
増加している。またこの傾向はドレーン電流Ｉを
大きくするほど顕著となつている。
以上のような減少は、その漏れゲート電流が入
力信号に直接流れてしまうことを意味し、例えば
その入力信号源がレコードプレーヤーのカートリ
ツジである場合は、そのカートリツジからの出力
に歪が生じることになり、またその入力信号源を
スイツチ等で切換える場合においては、その切換
時にそのゲートに直流電圧が立つ事によるクリツ
ク音が生じるようになる。即ち、ICL増幅器とし
て利用するには却つて芳しくない結果をもたらす
ようになり、それを防止する為にはカツプリング
コンデンサを接続しなければならない。
力信号に直接流れてしまうことを意味し、例えば
その入力信号源がレコードプレーヤーのカートリ
ツジである場合は、そのカートリツジからの出力
に歪が生じることになり、またその入力信号源を
スイツチ等で切換える場合においては、その切換
時にそのゲートに直流電圧が立つ事によるクリツ
ク音が生じるようになる。即ち、ICL増幅器とし
て利用するには却つて芳しくない結果をもたらす
ようになり、それを防止する為にはカツプリング
コンデンサを接続しなければならない。
そこでこの考案は、使用する初段の接合型
FETを第１図で示した漏れ電流の増加する電圧
以下で差動させるようにして、ICL増幅器の特徴
を充分発揮しうるようにすると共に、漏れ電流も
生じないようにしたICL増幅器を提供しようとす
るものである。
FETを第１図で示した漏れ電流の増加する電圧
以下で差動させるようにして、ICL増幅器の特徴
を充分発揮しうるようにすると共に、漏れ電流も
生じないようにしたICL増幅器を提供しようとす
るものである。
以下、第２図を参照して一実施例を説明する。
Ｑ１は初段の接合型FETで、そのゲートにバイ
アス抵抗Ｒ１を接続し、またそのドレーンには接
合型FETQ３のソースを接続した所謂カスケード
接続の構成として、そのゲート電位は抵抗Ｒ２と
Ｒ３で固定する。抵抗Ｒ４はトランジスタＱ４の
バイアス抵抗であると共にFETQ３の負荷であ
り、抵抗Ｒ５は接合型FETQ１・Ｑ２で成る差動
増幅Ｑ２の共通ソース抵抗である。またこの
FETQ２はNF用として働かせる。その他前記し
たトランジスタＱ４、及び他のトランジスタＱ５
〜７はパワー段のトランジスタである。これらを
含むその他の構成素子は公知の作用をするもので
あるため詳しい説明は省略する。
Ｑ１は初段の接合型FETで、そのゲートにバイ
アス抵抗Ｒ１を接続し、またそのドレーンには接
合型FETQ３のソースを接続した所謂カスケード
接続の構成として、そのゲート電位は抵抗Ｒ２と
Ｒ３で固定する。抵抗Ｒ４はトランジスタＱ４の
バイアス抵抗であると共にFETQ３の負荷であ
り、抵抗Ｒ５は接合型FETQ１・Ｑ２で成る差動
増幅Ｑ２の共通ソース抵抗である。またこの
FETQ２はNF用として働かせる。その他前記し
たトランジスタＱ４、及び他のトランジスタＱ５
〜７はパワー段のトランジスタである。これらを
含むその他の構成素子は公知の作用をするもので
あるため詳しい説明は省略する。
以上において、入力INに交流信号が印加され
ると、接合型FETQ１のドレーン・ソース間電圧
はゲートに印加された交流信号に従つて変動す
る。しかしながら接合型FETQ１のドレーンが接
合型FETQ３のソースに直結されている為、接合
型FETQ１のドレーン電圧は接合型FETQ３のゲ
ート・ソース間電圧のリニア変化内の変動しかお
こり得ず、その値は1v以内であり、接合型
FETQ１のドレーン直流電位も接合型FETQ３の
ゲート電位に対して１〜2v高い電位である事か
ら、電源電圧の絶対値に比較すると接合型FETQ
１のドレーンはほぼ接合型FETQ３のゲート電位
と見なす事ができる。又、接合型FETQ１のソー
ス電位は接合型FETQ２と差動増幅器を構成して
いる為変動しない事から、接合型FETQ１のソー
ス・ドレーン電圧は接合型FETQ３のゲー電位に
より決定され売る。即ち、接合型FETQ３のゲー
ト電圧を接合型FETQ１の漏れゲート電流が急激
に増加する電圧値である定格電圧の1/2以下にす
る事により接合型FETQ１の漏れ電流は直流動作
から見ても急激に増加する領域に入る事はない。
ると、接合型FETQ１のドレーン・ソース間電圧
はゲートに印加された交流信号に従つて変動す
る。しかしながら接合型FETQ１のドレーンが接
合型FETQ３のソースに直結されている為、接合
型FETQ１のドレーン電圧は接合型FETQ３のゲ
ート・ソース間電圧のリニア変化内の変動しかお
こり得ず、その値は1v以内であり、接合型
FETQ１のドレーン直流電位も接合型FETQ３の
ゲート電位に対して１〜2v高い電位である事か
ら、電源電圧の絶対値に比較すると接合型FETQ
１のドレーンはほぼ接合型FETQ３のゲート電位
と見なす事ができる。又、接合型FETQ１のソー
ス電位は接合型FETQ２と差動増幅器を構成して
いる為変動しない事から、接合型FETQ１のソー
ス・ドレーン電圧は接合型FETQ３のゲー電位に
より決定され売る。即ち、接合型FETQ３のゲー
ト電圧を接合型FETQ１の漏れゲート電流が急激
に増加する電圧値である定格電圧の1/2以下にす
る事により接合型FETQ１の漏れ電流は直流動作
から見ても急激に増加する領域に入る事はない。
このため、入力INにカートリツジを直接接続
しても直流電流が流れることないので、そのカー
トリツジの出力信号が歪むおそれはなく、またそ
の入力INにスイツチで切換可能に適宜信号源を
接続しても、その切換えによつてクリツクノイズ
が生ずるおそれもない。従つて極めて高忠実な完
全直流増幅器として使用することが可能となる。
しても直流電流が流れることないので、そのカー
トリツジの出力信号が歪むおそれはなく、またそ
の入力INにスイツチで切換可能に適宜信号源を
接続しても、その切換えによつてクリツクノイズ
が生ずるおそれもない。従つて極めて高忠実な完
全直流増幅器として使用することが可能となる。
なお、以上において接合型FETQ３は必ずしも
これに限られず、通常のNPNあるいはPNPのバ
イポーラトランジスタであつても全く同様の動作
を行なう。この場合、接合型FETQ１のドレイン
にはバイポーラトランジスタのエミツタが接続さ
れるようにする。
これに限られず、通常のNPNあるいはPNPのバ
イポーラトランジスタであつても全く同様の動作
を行なう。この場合、接合型FETQ１のドレイン
にはバイポーラトランジスタのエミツタが接続さ
れるようにする。
第１図は接合型FETの漏れ電流測定方法を示
す図及びその特性図、第２図はこの考案の一実施
例図である。 Ｑ１……接合型FET。
す図及びその特性図、第２図はこの考案の一実施
例図である。 Ｑ１……接合型FET。
Claims (1)
- 初段に差動構成した１対の接合型FETを使用
し、入力コンデンサを取り除いたICL増幅器にお
いて、前記入力と直結している側の接合型FET
のドレインにゲート電圧が固定された別のバイポ
ーラあるいはユニポーラトランジスタのソースあ
るいはエミツタを接続して前記接合型FETのド
レーン電圧をシフトし、かつ該レベルシフトによ
つて得られる前記FETのドレーン・ソース間電
圧が入力信号に対して前記接合型FETの漏れゲ
ート電流が急激に増加する電圧値である定格電圧
の1/2を越えない電圧変化をし、そのゲートに漏
れ電流を流さない値となるように前記バイポーラ
あるいはユニポーラトランジスタのバイアス電圧
を設定したことを特徴とするICL増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976032301U JPS6130329Y2 (ja) | 1976-03-19 | 1976-03-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976032301U JPS6130329Y2 (ja) | 1976-03-19 | 1976-03-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52124645U JPS52124645U (ja) | 1977-09-21 |
| JPS6130329Y2 true JPS6130329Y2 (ja) | 1986-09-05 |
Family
ID=28491758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1976032301U Expired JPS6130329Y2 (ja) | 1976-03-19 | 1976-03-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130329Y2 (ja) |
-
1976
- 1976-03-19 JP JP1976032301U patent/JPS6130329Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52124645U (ja) | 1977-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475343A (en) | Class AB complementary output stage | |
| JPS6119170B2 (ja) | ||
| JPS6119173B2 (ja) | ||
| JPH07114332B2 (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
| US4336503A (en) | Driver circuit having reduced cross-over distortion | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| GB2148641A (en) | A noise-free area efficient cascode circuit | |
| JPS6130329Y2 (ja) | ||
| JPH0626287B2 (ja) | 増幅装置 | |
| JPS6132842B2 (ja) | ||
| JPH04369105A (ja) | 増幅器 | |
| JPH03214808A (ja) | 電圧比較回路 | |
| JP2779388B2 (ja) | 定電圧発生回路 | |
| JPH089933Y2 (ja) | 帰還増幅器 | |
| JPS6016126B2 (ja) | カスコ−ド回路 | |
| JPS5925483B2 (ja) | プツシユプル増幅回路 | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPS6141293Y2 (ja) | ||
| JPS6127927B2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JPS59816Y2 (ja) | 差動増幅回路 | |
| JPH0332095Y2 (ja) | ||
| JPS6123688B2 (ja) | ||
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPH0122256Y2 (ja) |