JPS6119173B2 - - Google Patents
Info
- Publication number
- JPS6119173B2 JPS6119173B2 JP54120259A JP12025979A JPS6119173B2 JP S6119173 B2 JPS6119173 B2 JP S6119173B2 JP 54120259 A JP54120259 A JP 54120259A JP 12025979 A JP12025979 A JP 12025979A JP S6119173 B2 JPS6119173 B2 JP S6119173B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- sepp
- differential amplifier
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 claims 4
- 102100023843 Selenoprotein P Human genes 0.000 claims 4
- 229940119265 sepp Drugs 0.000 claims 4
- 230000003213 activating effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
この発明は、音声信号の電力増幅等に用いられ
る出力段がSEPP（シングル・エンデイツド・プ
ツシユ・プル）回路で構成された増幅器に係り、
特に出力を必要に応じて遮断状態とするためのミ
ユーテイング機能を付加した増幅器に関する。
る出力段がSEPP（シングル・エンデイツド・プ
ツシユ・プル）回路で構成された増幅器に係り、
特に出力を必要に応じて遮断状態とするためのミ
ユーテイング機能を付加した増幅器に関する。
音声信号を増幅する増幅器において、電源スイ
ツチを切ることなく出力を必要に応じて遮断状態
とするためのミユーテイング回路として、従来よ
りFETスイツチを用いたものが知られている。
第１図はその一例で、増幅器Ａの入力側とアース
間にコンデンサＣとFETスイツチＱを直列に接
続し、ミユーテイングスイツチＳを閉じると
FETスイツチＱがゲート信号を与えられてオン
となることにより、増幅器Ａの入力側が交流的に
接地されるようにしたものである。
ツチを切ることなく出力を必要に応じて遮断状態
とするためのミユーテイング回路として、従来よ
りFETスイツチを用いたものが知られている。
第１図はその一例で、増幅器Ａの入力側とアース
間にコンデンサＣとFETスイツチＱを直列に接
続し、ミユーテイングスイツチＳを閉じると
FETスイツチＱがゲート信号を与えられてオン
となることにより、増幅器Ａの入力側が交流的に
接地されるようにしたものである。
FETスイツチＱを用いる理由は、双方向性で
あるため正負いずれの極性の信号成分に対しても
接地状態とできることと、通常のトランジスタの
ように信号レベルの影響を受けないことおよび直
線性が良いこと等である。なお、FETスイツチ
を増幅器Ａの入力側に直列に挿入する場合もあ
る。
あるため正負いずれの極性の信号成分に対しても
接地状態とできることと、通常のトランジスタの
ように信号レベルの影響を受けないことおよび直
線性が良いこと等である。なお、FETスイツチ
を増幅器Ａの入力側に直列に挿入する場合もあ
る。
しかしながら、この構成では、増幅器Ａ自体は
ミユーテイングのオン・オフに関係なく常に能動
状態にあるため、入力信号が出力に漏れ、入出力
間の減衰量を十分大きく取れないという問題があ
つた。
ミユーテイングのオン・オフに関係なく常に能動
状態にあるため、入力信号が出力に漏れ、入出力
間の減衰量を十分大きく取れないという問題があ
つた。
この発明は、上記の問題に基づきなされたもの
で、その目的とするところは、ミユーテイング状
態における入出力端子間の減衰量を大きくできる
増幅器を提供するにある。
で、その目的とするところは、ミユーテイング状
態における入出力端子間の減衰量を大きくできる
増幅器を提供するにある。
以下、この発明を実施例により詳細に説明す
る。
る。
第２図はこの発明の一実施例を示す回路図であ
る。入力端子INへの入力信号ｖiは入力段の差動
増幅回路１０の反転入力端子であるトランジスタ
Q11のベースに抵抗R11を介して加えられる。差動
増幅回路１０の非反転入力端子であるトランジス
タQ12のベースには基準電圧源ＶRが接続されて
いる。トランジスタQ11，Q12のエミツタ共通接
続点は電流源回路２０の第１の定電流回路となる
定電流源トランジスタQ22を介して接地される。
る。入力端子INへの入力信号ｖiは入力段の差動
増幅回路１０の反転入力端子であるトランジスタ
Q11のベースに抵抗R11を介して加えられる。差動
増幅回路１０の非反転入力端子であるトランジス
タQ12のベースには基準電圧源ＶRが接続されて
いる。トランジスタQ11，Q12のエミツタ共通接
続点は電流源回路２０の第１の定電流回路となる
定電流源トランジスタQ22を介して接地される。
差動増幅回路１０の出力端子となるトランジス
タQ12のコレクタは、トランジスタQ31，Q32で構
成されたカレントミラー回路３０の入力端子に接
続され、カレントミラー回路３０の出力端子は後
述する出力段のSEPP回路をバイアスするための
バイアス回路４０に接続されている。
タQ12のコレクタは、トランジスタQ31，Q32で構
成されたカレントミラー回路３０の入力端子に接
続され、カレントミラー回路３０の出力端子は後
述する出力段のSEPP回路をバイアスするための
バイアス回路４０に接続されている。
バイアス回路４０は各々ダイオード接続された
コンプリメンタリ・トランジスタ対Q41，Q42か
らなるものであり、その一端はカレントミラー回
路４０の出力端子に接続されると共に、電源＋Ｖ
とアース間に並列接続されたコンプリメンタリ・
トランジスタ対Q51，Q52およびQ61，Q62からそ
れぞれなる２組のSEPP回路５０，６０の各一方
のベースに共通接続されている。バイアス回路４
０の他端はSEPP回路５０，６０の各他方のベー
スに共通接続されると共に、電流源回路２０の第
２の定電流回路となる定電流源トランジスタQ23
を介して接地されている。SEPP回路５０，６０
のうち一方のSEPP回路５０の出力点ａである
Q51，Q52のエミツタ共通接続点は、差動増幅回
路１０のトランジスタQ11のベースに負帰還用抵
抗R12を介して接続され、他方のSEPP回路６０
の出力点ｂであるQ61，Q62のエミツタ共通接続
点は、出力信号ｖOを取出す出力端子OUTに接続
されている。
コンプリメンタリ・トランジスタ対Q41，Q42か
らなるものであり、その一端はカレントミラー回
路４０の出力端子に接続されると共に、電源＋Ｖ
とアース間に並列接続されたコンプリメンタリ・
トランジスタ対Q51，Q52およびQ61，Q62からそ
れぞれなる２組のSEPP回路５０，６０の各一方
のベースに共通接続されている。バイアス回路４
０の他端はSEPP回路５０，６０の各他方のベー
スに共通接続されると共に、電流源回路２０の第
２の定電流回路となる定電流源トランジスタQ23
を介して接地されている。SEPP回路５０，６０
のうち一方のSEPP回路５０の出力点ａである
Q51，Q52のエミツタ共通接続点は、差動増幅回
路１０のトランジスタQ11のベースに負帰還用抵
抗R12を介して接続され、他方のSEPP回路６０
の出力点ｂであるQ61，Q62のエミツタ共通接続
点は、出力信号ｖOを取出す出力端子OUTに接続
されている。
入力信号ｖiは入力段の差動増幅回路１０で電
流増幅され、この差動増幅回路１０の出力電流は
カレントミラー回路３０で反転された後、バイア
ス回路４０に供給される。この場合、バイアス回
路４０のトランジスタ対Q41，Q42に流れる電流
と同じ電流がSEPP回路５０，６０のトランジス
タ対Q51，Q52およびQ61，Q62に流れるので、
SEPP回路５０，６０の出力点ａ，ｂに増幅され
た信号を得ることができる。
流増幅され、この差動増幅回路１０の出力電流は
カレントミラー回路３０で反転された後、バイア
ス回路４０に供給される。この場合、バイアス回
路４０のトランジスタ対Q41，Q42に流れる電流
と同じ電流がSEPP回路５０，６０のトランジス
タ対Q51，Q52およびQ61，Q62に流れるので、
SEPP回路５０，６０の出力点ａ，ｂに増幅され
た信号を得ることができる。
この発明では、上述の如き入力段が差動増幅器
で構成され出力段がSEPP回路で構成された増幅
器において、定電流トランジスタQ22を遮断して
差動増幅回路１０を非能動状態にするとともに定
電流トランジスタQ23を遮断してSEPP回路のバ
イアス回路４０を遮断状態とすることによつて、
ミユーテイングをかけることを特徴とする。この
ために第２図の例では、電流源回路２０の定電流
源トランジスタQ22，Q23にバイアスを供給する
ところの、電源＋Ｖとアース間に接続された定電
流源Ｉとダイオード接続のトランジスタQ21の直
列回路と直列にミユーテイングスイツチＳを挿入
している。
で構成され出力段がSEPP回路で構成された増幅
器において、定電流トランジスタQ22を遮断して
差動増幅回路１０を非能動状態にするとともに定
電流トランジスタQ23を遮断してSEPP回路のバ
イアス回路４０を遮断状態とすることによつて、
ミユーテイングをかけることを特徴とする。この
ために第２図の例では、電流源回路２０の定電流
源トランジスタQ22，Q23にバイアスを供給する
ところの、電源＋Ｖとアース間に接続された定電
流源Ｉとダイオード接続のトランジスタQ21の直
列回路と直列にミユーテイングスイツチＳを挿入
している。
今、ミユーテイングスイツチＳが閉じていると
きは、増幅器全体は通常の増幅動作を行なうが、
ミユーテイングスイツチＳを開くと、定電流源ト
ランジスタQ22，Q23がオフとなる。Q22のオフに
より差動増幅回路１０は非能動状態となる。ま
た、Q23のオフによりバイアス回路４０は遮断状
態となつてトランジスタ対Q41，Q42に電流が流
れなくなるため、SEPP回路５０，６０もトラン
ジスタ対Q51，Q52およびQ61，Q62に電流が流れ
なくなり、非能動状態となる。従つて、SEPP回
路５０，６０の出力点ａ，ｂには信号が現れなく
なり、ミユーテイング状態となる。
きは、増幅器全体は通常の増幅動作を行なうが、
ミユーテイングスイツチＳを開くと、定電流源ト
ランジスタQ22，Q23がオフとなる。Q22のオフに
より差動増幅回路１０は非能動状態となる。ま
た、Q23のオフによりバイアス回路４０は遮断状
態となつてトランジスタ対Q41，Q42に電流が流
れなくなるため、SEPP回路５０，６０もトラン
ジスタ対Q51，Q52およびQ61，Q62に電流が流れ
なくなり、非能動状態となる。従つて、SEPP回
路５０，６０の出力点ａ，ｂには信号が現れなく
なり、ミユーテイング状態となる。
ところで、SEPP回路５０，６０は上述したよ
うにミユーテイング時においては非能動状態とな
り、その出力点ａ，ｂの電位が直流的に浮いた状
態となるため、出力端子OUTに直流電位の不安
定に起因するいわゆる「ボツ音」と呼ばれるノイ
ズが生じるおそれがある。そこで、この発明では
出力端子OUTに定電圧電源ＶBから抵抗R21，R22
を通して一定の直流電圧を常に与えておくことに
より、ミユーテイング時における上記の如きノイ
ズの発生を防止している。なお、コンデンサＣは
電源ＶBから漏れ出る信号成分を吸収するための
ものである。
うにミユーテイング時においては非能動状態とな
り、その出力点ａ，ｂの電位が直流的に浮いた状
態となるため、出力端子OUTに直流電位の不安
定に起因するいわゆる「ボツ音」と呼ばれるノイ
ズが生じるおそれがある。そこで、この発明では
出力端子OUTに定電圧電源ＶBから抵抗R21，R22
を通して一定の直流電圧を常に与えておくことに
より、ミユーテイング時における上記の如きノイ
ズの発生を防止している。なお、コンデンサＣは
電源ＶBから漏れ出る信号成分を吸収するための
ものである。
一方、第２図においてSEPP回路５０の出力点
ａは負帰還用抵抗R12を介して差動増幅回路１０
の反転入力端子であるトランジスタQ11のベース
に接続されているが、このトランジスタQ11のベ
ースは抵抗R12を介して入力端子INにも接続され
ている。従つて、入力信号Ｖiはミユーテイング
時においてもSEPP回路５０の出力点ａには抵抗
R11，R12を介して漏れ出るので、この出力点ａか
ら出力信号を取出すようにするとミユーテイング
作用が十分に得られないことになる。
ａは負帰還用抵抗R12を介して差動増幅回路１０
の反転入力端子であるトランジスタQ11のベース
に接続されているが、このトランジスタQ11のベ
ースは抵抗R12を介して入力端子INにも接続され
ている。従つて、入力信号Ｖiはミユーテイング
時においてもSEPP回路５０の出力点ａには抵抗
R11，R12を介して漏れ出るので、この出力点ａか
ら出力信号を取出すようにするとミユーテイング
作用が十分に得られないことになる。
しかし、この発明では出力段に２個のSEPP回
路５０，６０を並列に設け、入力段の差動増幅回
路１０に負帰還を施さない方のSEPP回路６０の
出力点ｂを出力端子OUTとしているため、ミユ
ーテイング作用は十分に得られる。すなわち、出
力点ｂから出力点ａを見ると、これらの間にはト
ランジスタQ61とQ51のベースエミツタ接合が互
いに逆極性に接続され、かつトランジスタQ62と
Q52のベースエミツタ接合が互いに逆極性に接続
されている。従つて、出力点ａの電圧がどのよう
に変化しても、出力点ａ，ｂ間には常に少なくと
も１個のダイオードが逆バイアスされた状態で介
在することになるので、入力端子INから出力点
ｂ、つまり出力端子OUTへの信号の漏れを防止
でき、ミユーテイング状態における入出力端子
INとOUT間の減衰量を十分に大きくすることが
できる。
路５０，６０を並列に設け、入力段の差動増幅回
路１０に負帰還を施さない方のSEPP回路６０の
出力点ｂを出力端子OUTとしているため、ミユ
ーテイング作用は十分に得られる。すなわち、出
力点ｂから出力点ａを見ると、これらの間にはト
ランジスタQ61とQ51のベースエミツタ接合が互
いに逆極性に接続され、かつトランジスタQ62と
Q52のベースエミツタ接合が互いに逆極性に接続
されている。従つて、出力点ａの電圧がどのよう
に変化しても、出力点ａ，ｂ間には常に少なくと
も１個のダイオードが逆バイアスされた状態で介
在することになるので、入力端子INから出力点
ｂ、つまり出力端子OUTへの信号の漏れを防止
でき、ミユーテイング状態における入出力端子
INとOUT間の減衰量を十分に大きくすることが
できる。
第３図はこの発明の他の実施例を示したもの
で、第２図の実施例と異なるところは差動増幅回
路１０の非反転入力端子を入力端子INに接続
し、反転入力端子を抵抗R11を介して定電圧電源
ＶBに接続した点にある。この構成の場合、入力
信号ｖiはミユーテイング時にはSEPP回路５０の
出力点ａにも漏れ出ないように思えるが、実際に
は電源回路に他の回路部分から信号電流が流入し
て電源ＶBから抵抗R11，R12を通して出力点ａに
漏れ出るおそれがあり、この出力点ａから出力信
号を取出すようにしたのでは、例えば−80dBと
いうような減衰量のミユーテイング作用は得られ
ない。
で、第２図の実施例と異なるところは差動増幅回
路１０の非反転入力端子を入力端子INに接続
し、反転入力端子を抵抗R11を介して定電圧電源
ＶBに接続した点にある。この構成の場合、入力
信号ｖiはミユーテイング時にはSEPP回路５０の
出力点ａにも漏れ出ないように思えるが、実際に
は電源回路に他の回路部分から信号電流が流入し
て電源ＶBから抵抗R11，R12を通して出力点ａに
漏れ出るおそれがあり、この出力点ａから出力信
号を取出すようにしたのでは、例えば−80dBと
いうような減衰量のミユーテイング作用は得られ
ない。
従つて、この場合にも図示のようにSEPP回路
６０の出力点ｂを出力端子OUTとすることが、
より減衰量の大きいミユーテイング作用を得る上
で有利であり、この発明の有効性が発揮される。
６０の出力点ｂを出力端子OUTとすることが、
より減衰量の大きいミユーテイング作用を得る上
で有利であり、この発明の有効性が発揮される。
第１図は従来のミユーテイング回路を説明する
ための回路図、第２図および第３図はこの発明の
実施例に係る増幅器の回路図である。 １０……差動増幅回路（入力段）、４０……バ
イアス回路、５０，６０……SEPP回路（出力
段）、Ｓ……ミユーテイングスイツチ。
ための回路図、第２図および第３図はこの発明の
実施例に係る増幅器の回路図である。 １０……差動増幅回路（入力段）、４０……バ
イアス回路、５０，６０……SEPP回路（出力
段）、Ｓ……ミユーテイングスイツチ。
Claims (1)
- １ 入力信号を増幅する差動増幅回路と、この差
動増幅回路を能動状態にさせるための第１の定電
流回路と、前記差動増幅回路から出力された信号
を増幅し出力するとともに並列接続された複数の
SEPP回路と、これらSEPP回路の入力端をバイ
アスするバイアス回路と、このバイアス回路に定
電流を供給する第２の定電流回路と、前記第１お
よび第２の定電流回路を遮断する手段と、前記複
数のSEPP回路のうち一部のSEPP回路の出力を
前記差動増幅回路の入力に帰還する手段とを具備
し、他のSEPP回路の出力端から出力信号を取出
すようにしたことを特徴とする増幅器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12025979A JPS5644208A (en) | 1979-09-19 | 1979-09-19 | Amplifier |
| US06/185,798 US4366442A (en) | 1979-09-19 | 1980-09-10 | Amplifier with muting circuit |
| DE8080105467T DE3063687D1 (en) | 1979-09-19 | 1980-09-12 | Amplifier device |
| EP19800105467 EP0025950B1 (en) | 1979-09-19 | 1980-09-12 | Amplifier device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12025979A JPS5644208A (en) | 1979-09-19 | 1979-09-19 | Amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5644208A JPS5644208A (en) | 1981-04-23 |
| JPS6119173B2 true JPS6119173B2 (ja) | 1986-05-16 |
Family
ID=14781766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12025979A Granted JPS5644208A (en) | 1979-09-19 | 1979-09-19 | Amplifier |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4366442A (ja) |
| JP (1) | JPS5644208A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126143U (ja) * | 1987-02-12 | 1988-08-17 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4435684A (en) | 1982-04-09 | 1984-03-06 | National Semiconductor Corporation | Video amplifier mute circuit |
| JPS5913409A (ja) * | 1982-07-14 | 1984-01-24 | Toshiba Corp | 電力増幅回路 |
| US4628539A (en) * | 1985-02-25 | 1986-12-09 | Rca Corporation | Muting circuit |
| US4627101A (en) * | 1985-02-25 | 1986-12-02 | Rca Corporation | Muting circuit |
| US5029005A (en) * | 1990-04-25 | 1991-07-02 | Rca Licensing Corporation | Apparatus for the muting of an audio power amplifier in a standby mode |
| US5255094A (en) * | 1990-10-10 | 1993-10-19 | Thomson Consumer Electronics, S.A. | Muting circuit for eliminating transient signals generated due to power supply turn-on and turn-off |
| US5332928A (en) * | 1992-12-10 | 1994-07-26 | Threepenny Electronics Corporation | Battery drain reducer |
| US5754066A (en) * | 1996-06-19 | 1998-05-19 | Maxim Integrated Products | Output stage for buffering an electrical signal and method for performing the same |
| US5736900A (en) * | 1996-06-19 | 1998-04-07 | Maxim Integrated Products | Method and apparatus for amplifying an electrical signal |
| US5796303A (en) * | 1996-06-26 | 1998-08-18 | Vinn; Charles L. | Popless amplifier |
| US5959475A (en) * | 1998-01-13 | 1999-09-28 | Xerox Corporation | Complementary push-pull CMOS source follower analog video buffer |
| US6163216A (en) * | 1998-12-18 | 2000-12-19 | Texas Instruments Tucson Corporation | Wideband operational amplifier |
| JP4493135B2 (ja) | 2000-01-06 | 2010-06-30 | 勝行 戸津 | ねじとドライバービットの組合せ |
| GB2388483B (en) * | 2002-05-10 | 2005-08-24 | Wolfson Ltd | Audio transient suppression circuits and methods |
| DE102006023710B4 (de) * | 2006-05-19 | 2012-03-29 | Xignal Technologies Ag | Klasse-AB-Verstärkerschaltung mit kombinierter Ruhestrom- und Gleichtaktregelung |
| US7538617B2 (en) * | 2006-05-19 | 2009-05-26 | National Semiconductor Germany Ag | Class AB amplifier circuit with combined quiescent current and common mode control |
| JP5907514B2 (ja) * | 2010-12-23 | 2016-04-26 | マーベル ワールド トレード リミテッド | プロセス変動および電源変調の正確なバイアス追跡 |
| RU2519373C1 (ru) * | 2012-12-13 | 2014-06-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Гибридный дифференциальный усилитель |
| CN104485905A (zh) * | 2014-10-24 | 2015-04-01 | 苏州德鲁森自动化系统有限公司 | 一种高稳定性的放大器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3760288A (en) * | 1971-08-09 | 1973-09-18 | Trw Inc | Operational amplifier |
| JPS5524284B2 (ja) * | 1972-10-04 | 1980-06-27 | ||
| JPS5472941A (en) * | 1977-11-24 | 1979-06-11 | Toko Inc | Transistor amplifier |
| US4176323A (en) * | 1978-06-21 | 1979-11-27 | Harman International Industries, Inc. | Transistorized power amplifier |
-
1979
- 1979-09-19 JP JP12025979A patent/JPS5644208A/ja active Granted
-
1980
- 1980-09-10 US US06/185,798 patent/US4366442A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126143U (ja) * | 1987-02-12 | 1988-08-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4366442A (en) | 1982-12-28 |
| JPS5644208A (en) | 1981-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119173B2 (ja) | ||
| US5475343A (en) | Class AB complementary output stage | |
| JPS6156642B2 (ja) | ||
| JPH0626290B2 (ja) | 差動増幅器 | |
| KR900019342A (ko) | 광대역 ab급 crt캐소드 구동기 | |
| US4355287A (en) | Bridge amplifiers employing complementary field-effect transistors | |
| EP0014095A1 (en) | PNP output short circuit protection | |
| JPS5975708A (ja) | 緩衝増幅器 | |
| JPH0580164B2 (ja) | ||
| JPS60257610A (ja) | 能動負荷回路 | |
| WO2002051001A3 (en) | A bias circuit for a low voltage differential circuit | |
| US4167708A (en) | Transistor amplifier | |
| US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
| US4590438A (en) | Bipolar transistor circuit with FET constant current source | |
| EP0025950A1 (en) | Amplifier device | |
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JPS6123688B2 (ja) | ||
| JPH0440886B2 (ja) | ||
| US4349786A (en) | Complementary differential amplifier circuit having source-follower driving circuits | |
| JPH0520006Y2 (ja) | ||
| KR950010346A (ko) | 증폭기 회로 및 차동 증폭기 | |
| JPS6110340Y2 (ja) | ||
| KR800001108B1 (ko) | 앰프 | |
| JPH04111508A (ja) | 増幅回路 | |
| JPS6029222Y2 (ja) | 増巾器 |