JPH0520006Y2 - - Google Patents

Info

Publication number
JPH0520006Y2
JPH0520006Y2 JP1986072984U JP7298486U JPH0520006Y2 JP H0520006 Y2 JPH0520006 Y2 JP H0520006Y2 JP 1986072984 U JP1986072984 U JP 1986072984U JP 7298486 U JP7298486 U JP 7298486U JP H0520006 Y2 JPH0520006 Y2 JP H0520006Y2
Authority
JP
Japan
Prior art keywords
amplifier circuit
input
resistor
signal
signal transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986072984U
Other languages
English (en)
Other versions
JPS62186515U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986072984U priority Critical patent/JPH0520006Y2/ja
Publication of JPS62186515U publication Critical patent/JPS62186515U/ja
Application granted granted Critical
Publication of JPH0520006Y2 publication Critical patent/JPH0520006Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 [考案の目的] (産業上の利用分野) この考案は、差動回路に入力抵抗及び帰還抵抗
を接続してなる反転増幅回路に係り、特にその信
号伝送遮断状態で入力側から入力抵抗及び帰還抵
抗を介して信号が出力側に漏れることを防止する
ようにしたものに関する。
(従来の技術) 周知のように、例えば音響機器、画像機器及び
通信機器等に使用される反転増幅回路は、第6図
に示すように、2つの電源端子11,12に印加
された直流電圧Vcc,Veeで駆動される差動増幅
回路13に、入力抵抗Ri及び帰還抵抗Rfを接続
してなるもので、入力端子14に接続された信号
源15からの出力信号を反転増幅して出力端子1
6から出力するものである。この場合、入力電圧
Viと出力電圧Voとの関係は、 Vo=−(Rf/Ri)Vi となつている。
ここで、上記差動増幅回路13は、第7図に示
すように、トランジスタQ1〜Q3、カレントミ
ラー回路17及びバイアス電流供給のための定電
流源18,19よりなるもので、定電流源18,
19から出力される動作電流によつて駆動される
ものである。この場合、電源電圧である上記直流
電圧Vcc,Veeを遮断することなく、例えば外部
操作等によつて定電流源18,19から発生され
る動作電流を遮断すると、差動増幅回路13の動
作が停止され入力信号が出力端子16に導かれな
いようになり、システム全体の電源を遮断するこ
となく、反転増幅回路のみを信号伝送遮断状態と
することができるものである。
しかしながら、上記のような従来の反転増幅回
路では、差動増幅回路13の動作を停止させ信号
伝送遮断状態としても、入力信号は抵抗Ri,Rf
を介して出力端子16に漏れるので、出力端子1
6に接続された負荷抵抗Rの両端には、 RVi/(R+Ri+Rf) なる出力電圧が発生してしまい、反転増幅回路が
信号伝送遮断状態であるにもかかわらず信号が出
力されてしまうという問題が生じる。そして、こ
の漏れによる出力電圧の大きさは、Ri=2kΩ,
Rf=30kΩ,R=50kΩの場合、入力電圧に対し
て、−4.3dBにも達し、実用化することができな
くなるものである。
(考案が解決しようとする問題点) 以上のように従来の反転増幅回路では、差動増
幅回路の動作を停止させ信号伝送遮断状態として
も、入力信号が入力抵抗及び帰還抵抗を介して出
力端子側に漏れるという問題を有している。
そこで、この考案は上記事情を考慮してなされ
たもので、簡易な構成でしかも確実に信号伝送を
遮断し得る極めて良好な反転増幅回路を提供する
ことを目的とする。
[考案の構成] (問題点を解決するための手段) すなわち、この考案に係る反転増幅回路は、電
源電圧が印加され、バイアス電流供給のための定
電流源を内蔵した差動回路に、入力抵抗及び帰還
抵抗を接続してなり、電源電圧を遮断することな
く定電流源からのバイアス電流の発生を遮断させ
ることにより、信号の伝送が遮断状態となるもの
を対象としている。そして、入力抵抗及び帰還抵
抗を含む信号伝送経路中に、定電流源からのバイ
アス電流の発生を遮断させることに連動して、入
力側から入力抵抗及び帰還抵抗を介して出力側に
漏れる信号を側路させるスイツチング素子を設け
るようにしたものである。
(作用) そして、上記のような構成によれば、スイツチ
ング素子を付加するという簡易な構成で、システ
ム全体の電源を遮断することなく、所望の反転増
幅回路の信号の伝送のみを確実に遮断することが
できるようになるものである。
(実施例) 以下、この考案の一実施例について図面を参照
して詳細に説明する。第1図において、第6図と
同一部分には同一記号を付して示し、ここでは異
なる部分についてのみ説明する。すなわち、差動
増幅回路13の出力端に、エミツタが接地された
NPN型のトランジスタQ11のコレクタを接続
し、該トランジスタQ11のベースを、差動増幅
回路13の動作電流を遮断することに連動してH
レベルの信号が供給される信号端子20に接続す
るようにしたことが、従来と異なる部分である。
ここで、第2図は、上記差動増幅回路13を具
体的な回路素子で構成した例を示すもので、第7
図と同一部分に同一記号を付して示している。
このような構成によれば、前述したように定電
流源18,19から発生される動作電流を遮断し
て差動増幅回路13の動作を停止させ、信号伝送
遮断状態とした場合、信号端子20にHレベルの
信号が供給されてトランジスタQ11がオン状態
となるので、入力抵抗Ri及び帰還抵抗Rfを介し
て出力端子16側に漏れる信号分を接地端に側路
させることができ、確実な信号伝送の遮断を行な
うことができるようになるものである。
例えば、トランジスタQ11のオン抵抗を20Ω
とすると、Ri=2kΩ,Rf=30kΩの場合、信号の
減衰率は、 20Ω/(20Ω+2kΩ+30kΩ) で表わされ、約−64dBとなつて十分に信号伝送
を遮断することができるものである。また、トラ
ンジスタQ11を接続するだけであるので構成が
簡易であり、オン抵抗が20Ω程度のトランジスタ
Q11は、通常の技術で容易に形成可能であり実
用に適するものである。
ここで、第3図乃至第5図は、それぞれ上記実
施例の変形例を示すものである。まず、第3図に
示すものは、トランジスタQ11を入力抵抗Ri
と差動増幅回路13の反転入力端−との接続点に
接続するようにしたものである。この場合、トラ
ンジスタQ11のオン抵抗を20Ω,Ri=2kΩ,Rf
=30kΩとし、出力端子16に接続された図示し
ない負荷抵抗Rを50kΩとすると、信号の減衰率
は、 [20Ω/(20Ω+2kΩ)]× [50kΩ/(50kΩ+30kΩ)] で表わされ、約−44dBとなるものである。
また、第4図に示すものは、入力抵抗Riを2
つの抵抗Ri1,Ri2に分割し、その接続点にト
ランジスタQ11を接続するようにしたものであ
る。さらに、第5図に示すものは、帰還抵抗Rf
を2つの抵抗Rf1,Rf2に分割し、その接続点
にトランジスタQ11を接続するようにしたもの
である。
そして、第3図乃至第5図に示すような構成に
よつても、上記実施例と同様な効果を得ることが
できる。すなわち、トランジスタQ11を接続す
る場所は、入力抵抗Ri及び帰還抵抗Rfを含む信
号伝達経路上であればよいものである。また、ト
ランジスタQ1としては、1つに限らず複数のト
ランジスタを並列接続するようにしてもよいもの
である。さらに、トランジスタQ11はPNP型
のトランジスタであつてもよいことはもちろんで
ある。
なお、この考案は上記実施例に限定されるもの
ではなく、この外その要旨を逸脱しない範囲で
種々変形して実施することができる。
[考案の効果] したがつて、以上詳述したようにこの考案によ
れば、簡易な構成でしかも確実に信号伝送を遮断
し得る極めて良好な反転増幅回路を提供すること
ができる。
【図面の簡単な説明】
第1図はこの考案に係る反転増幅回路の一実施
例を示すブロツク回路構成図、第2図は同実施例
の差動増幅回路を具体的に示す回路構成図、第3
図乃至第5図はそれぞれ同実施例の変形例を示す
ブロツク回路構成図、第6図及び第7図はそれぞ
れ従来の反転増幅回路を示すブロツク回路構成図
及びその差動増幅回路を具体的に示す回路構成図
である。 11,12……電源端子、13……差動増幅回
路、14……入力端子、15……信号源、16…
…出力端子、17……カレントミラー回路、1
8,19……定電流源、20……信号端子。

Claims (1)

    【実用新案登録請求の範囲】
  1. 電源電圧が印加され、バイアス電流供給のため
    の定電流源を内蔵した差動回路に、入力抵抗及び
    帰還抵抗を接続してなり、前記電源電圧を遮断す
    ることなく前記定電流源からのバイアス電流の発
    生を遮断させることにより、信号の伝送が遮断状
    態となる反転増幅回路において、前記入力抵抗及
    び帰還抵抗を含む信号伝送経路中に、前記定電流
    源からのバイアス電流の発生を遮断させることに
    連動して、入力側から前記入力抵抗及び帰還抵抗
    を介して出力側に漏れる信号を側路させるスイツ
    チング素子を設けるように構成してなることを特
    徴とする反転増幅回路。
JP1986072984U 1986-05-15 1986-05-15 Expired - Lifetime JPH0520006Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986072984U JPH0520006Y2 (ja) 1986-05-15 1986-05-15

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986072984U JPH0520006Y2 (ja) 1986-05-15 1986-05-15

Publications (2)

Publication Number Publication Date
JPS62186515U JPS62186515U (ja) 1987-11-27
JPH0520006Y2 true JPH0520006Y2 (ja) 1993-05-26

Family

ID=30916917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986072984U Expired - Lifetime JPH0520006Y2 (ja) 1986-05-15 1986-05-15

Country Status (1)

Country Link
JP (1) JPH0520006Y2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59148409A (ja) * 1983-02-14 1984-08-25 Hitachi Ltd 増幅器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59148409A (ja) * 1983-02-14 1984-08-25 Hitachi Ltd 増幅器

Also Published As

Publication number Publication date
JPS62186515U (ja) 1987-11-27

Similar Documents

Publication Publication Date Title
JPS6119173B2 (ja)
KR900019342A (ko) 광대역 ab급 crt캐소드 구동기
KR950002524A (ko) 스피커 폰용 전압제어 감쇠기
JPH0520006Y2 (ja)
US6157224A (en) High speed pin driver integrated circuit architecture for commercial automatic test equipment applications
JPH0516691B2 (ja)
US4056783A (en) Linear sound amplifier circuit
JPS6348970Y2 (ja)
JP2722762B2 (ja) 差動増幅器
JPS62104304A (ja) 保護回路
JPH0278317A (ja) 信号切替回路
JPH0239881B2 (ja)
JPS6110340Y2 (ja)
KR790001801B1 (ko) 절환회로(切換回路)
JP2542934Y2 (ja) 保護回路
KR910003396B1 (ko) 의사 스테레오 회로
JPH0543210B2 (ja)
JPH0215380Y2 (ja)
JPH03746Y2 (ja)
JPH0119284B2 (ja)
JPH04157919A (ja) 電流スイッチ形制御回路
JPH0548350A (ja) アラーム機能付き出力バツフア回路
JPH0113228B2 (ja)
JPH03269709A (ja) 基準電圧発生回路
JPH06326525A (ja) 増幅回路