JPH0278317A - 信号切替回路 - Google Patents
信号切替回路Info
- Publication number
- JPH0278317A JPH0278317A JP22861288A JP22861288A JPH0278317A JP H0278317 A JPH0278317 A JP H0278317A JP 22861288 A JP22861288 A JP 22861288A JP 22861288 A JP22861288 A JP 22861288A JP H0278317 A JPH0278317 A JP H0278317A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switch
- transistor
- source
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は信号切替回路に係シ、特に、高精細テルビ、ビ
デオ等に好適でIC化が容易な信号切替回路KyAする
。
デオ等に好適でIC化が容易な信号切替回路KyAする
。
従来の信号切替回路は、特開昭58−79545号公報
に記載のようになっておシ、これを第2図に示す。本回
路は第1の信号源1の信号と第2の信号源5の信号を制
御端8に入力する制御信号によって第1の開閉器200
と第2の開閉器201の導通、遮断で選択的に出力端7
へ出力する構成である。
に記載のようになっておシ、これを第2図に示す。本回
路は第1の信号源1の信号と第2の信号源5の信号を制
御端8に入力する制御信号によって第1の開閉器200
と第2の開閉器201の導通、遮断で選択的に出力端7
へ出力する構成である。
上記従来技術において、前記第1の信号源1、第2の信
号源3の信号周波数が高くなると低周波では無視できた
前記第1の開閉器200の寄生容量210と前記第2の
開閉器201の寄生容量211による信号の漏洩が無視
できなくなる。この信号の漏洩レベルは信号局波数に従
って増加し、出力信号の雑音増加の問題が生ずることが
ある。
号源3の信号周波数が高くなると低周波では無視できた
前記第1の開閉器200の寄生容量210と前記第2の
開閉器201の寄生容量211による信号の漏洩が無視
できなくなる。この信号の漏洩レベルは信号局波数に従
って増加し、出力信号の雑音増加の問題が生ずることが
ある。
本発明の目的は、この信号漏洩を容易に軽減することに
ある。
ある。
上記目的は、能動素子を用いた開閉器において各端子の
電位条件を変化させて寄生容量が小さくなるよう電位を
変え得るように第1図における抵抗100. 101、
切換器5、電流源6を付加することによって達成される
。
電位条件を変化させて寄生容量が小さくなるよう電位を
変え得るように第1図における抵抗100. 101、
切換器5、電流源6を付加することによって達成される
。
第1図により説明を行なう。第1.第2.第5゜第4の
開閉器102. 105. 104. 105は、能動
素子で構成される。例えば制御端子8に入力する制御信
号によシ前記第1.fjIX2の開閉器102. 10
5が導通、前記第3.第4の開閉器104. 105が
遮断している場合、出力端7には第1の信号源1の信号
が出力され、第2の信号源5の信号が第5゜第4の寄生
容量112. 115により漏洩し出力信号に混入する
。ここで第1.第2の抵抗100. 101及び電流源
6が無い場合は、点121の電位は不定となり前記第5
.第4の寄生容量112 、 115はある値を示す。
開閉器102. 105. 104. 105は、能動
素子で構成される。例えば制御端子8に入力する制御信
号によシ前記第1.fjIX2の開閉器102. 10
5が導通、前記第3.第4の開閉器104. 105が
遮断している場合、出力端7には第1の信号源1の信号
が出力され、第2の信号源5の信号が第5゜第4の寄生
容量112. 115により漏洩し出力信号に混入する
。ここで第1.第2の抵抗100. 101及び電流源
6が無い場合は、点121の電位は不定となり前記第5
.第4の寄生容量112 、 115はある値を示す。
そこで前記抵抗100. 101と前記電流源6を付加
した場合、前記抵抗100. 101が十分大きければ
、切換器5がA側になっていると前−配点121の電位
はVOOにまで上昇する。点11と前記点121の電位
差によシ能動素子による前記第5の寄生容量112を減
少させ、点10と前記点121の電位差によジ能動素子
による前記第4の寄生容量113を減少させる。このよ
うにして前記第2の電圧源5の信号漏洩を減少させる。
した場合、前記抵抗100. 101が十分大きければ
、切換器5がA側になっていると前−配点121の電位
はVOOにまで上昇する。点11と前記点121の電位
差によシ能動素子による前記第5の寄生容量112を減
少させ、点10と前記点121の電位差によジ能動素子
による前記第4の寄生容量113を減少させる。このよ
うにして前記第2の電圧源5の信号漏洩を減少させる。
以下、本発明の一実施例を第3図により説明する。本回
路は、第1の定電圧源2によりバイアスされた第1の信
号源1の信号と第2の定電圧源4によりバイアスされた
第2の信号源3の信号はそれぞれ第1の差動対51を構
成する第1のトランジスタ55のベース端と第2の差動
対52t−構成する第4のトランジスタ56のベース端
に入力される。信号切換えの制御信号は、制御端8に入
力され、電流源6と接続した切換器5を制御し前記第1
のトランジスタ55及び第2のトランジスタ54より成
る前記第1の差動対51と第3のトランジスタ55及び
前記第4のトランジスタ56より成る前記第2の差動R
52とを選択的に導通遮断する。いま、前記切−換器5
がA側になっている場合には、前記電流源6により前記
第1の差動対51がバイアスされ、抵抗100が十分大
きければ、前記第1の信号源1の信号が負荷抵抗50に
あられれる。一方、電流によ逆バイアスされていない前
記第2の差動対52は、電流が流れないので、抵抗1o
1により前記第5゜第4のトランジスタ55.56のエ
ミッタがVoo K /<イアスされる。前記第5のト
ランジスタ55のベースは、導通している前記第1の差
動対を介し前記1第1の定電圧源2とほぼ同電位でバイ
アスされも。
路は、第1の定電圧源2によりバイアスされた第1の信
号源1の信号と第2の定電圧源4によりバイアスされた
第2の信号源3の信号はそれぞれ第1の差動対51を構
成する第1のトランジスタ55のベース端と第2の差動
対52t−構成する第4のトランジスタ56のベース端
に入力される。信号切換えの制御信号は、制御端8に入
力され、電流源6と接続した切換器5を制御し前記第1
のトランジスタ55及び第2のトランジスタ54より成
る前記第1の差動対51と第3のトランジスタ55及び
前記第4のトランジスタ56より成る前記第2の差動R
52とを選択的に導通遮断する。いま、前記切−換器5
がA側になっている場合には、前記電流源6により前記
第1の差動対51がバイアスされ、抵抗100が十分大
きければ、前記第1の信号源1の信号が負荷抵抗50に
あられれる。一方、電流によ逆バイアスされていない前
記第2の差動対52は、電流が流れないので、抵抗1o
1により前記第5゜第4のトランジスタ55.56のエ
ミッタがVoo K /<イアスされる。前記第5のト
ランジスタ55のベースは、導通している前記第1の差
動対を介し前記1第1の定電圧源2とほぼ同電位でバイ
アスされも。
また前記第4のトランジスタ56のベースは前記第2の
定電圧源4でバイアスされる。前記第1の定電圧源2と
前記第2の定電圧源4の値は、出力端7の直流電位を変
化させないため同電位を用いる。
定電圧源4でバイアスされる。前記第1の定電圧源2と
前記第2の定電圧源4の値は、出力端7の直流電位を変
化させないため同電位を用いる。
したがって前記第3のトランジスタ55と前記第4のト
ランジスタ56のベース−エミッタ間電圧は同じ値で逆
バイアスされ、寄生容量を決めるベース・エミダタ間接
合の空乏層の幅を拡げる。ゆえに、寄生容量は、前記抵
抗101がなく前記第3.第4さランジスタ55.56
のエミッタがオープンになりている状態に比較して減少
する。前記切換器5がB側に切換りても同様である。こ
のように本実施例では寄生容量による信号漏洩が減少す
る。
ランジスタ56のベース−エミッタ間電圧は同じ値で逆
バイアスされ、寄生容量を決めるベース・エミダタ間接
合の空乏層の幅を拡げる。ゆえに、寄生容量は、前記抵
抗101がなく前記第3.第4さランジスタ55.56
のエミッタがオープンになりている状態に比較して減少
する。前記切換器5がB側に切換りても同様である。こ
のように本実施例では寄生容量による信号漏洩が減少す
る。
第4図に具体的実施例を示す。第3図と同じ構成要素に
は同符号を付しである。制御端は、端そ41、端子42
であり、前記端子A1.42間の電位差により第3の差
動対45を構成する第5のトランジスタ44と第6のト
ランジスタ45を導通、遮断する。
は同符号を付しである。制御端は、端そ41、端子42
であり、前記端子A1.42間の電位差により第3の差
動対45を構成する第5のトランジスタ44と第6のト
ランジスタ45を導通、遮断する。
いま前記端子41の電位が前記端子42の電位より高く
、前記第3の差動対45の第5のトランジスタ44がオ
ン、第6のトランジスタ45がオフした場合について述
べる。電流源6の電流は前記第5のトランジスタ44ヲ
介し第1の差動対31ヲバイアスする。
、前記第3の差動対45の第5のトランジスタ44がオ
ン、第6のトランジスタ45がオフした場合について述
べる。電流源6の電流は前記第5のトランジスタ44ヲ
介し第1の差動対31ヲバイアスする。
抵抗100が十分大きければ抵抗に流れる電流は無視し
得、点10に表われる第1の信号源1の信号演、負荷抵
抗50にあられれ出力端7へ出力される。−方、第2の
差動対52は前記第6のトランジスタ45がオフしてい
ることによ逆バイアスされず、第5゜第4のトランジス
タ55.56Fiオフし、さらに抵抗101によりエミ
ッタ端はVOOにバイアスされる。
得、点10に表われる第1の信号源1の信号演、負荷抵
抗50にあられれ出力端7へ出力される。−方、第2の
差動対52は前記第6のトランジスタ45がオフしてい
ることによ逆バイアスされず、第5゜第4のトランジス
タ55.56Fiオフし、さらに抵抗101によりエミ
ッタ端はVOOにバイアスされる。
)えに前記第3.第4のトランジスタ55.56iベー
ス・エミッタ間が逆バイアスされ、空乏層幅が増加する
。したがってベース・エミッタ間容量が減少するので、
第2の信号源3の信号の漏洩は減少する。また前記端子
41.42の電位が逆転した場合も同様に第1の信号源
1の信号漏洩は減少する。
ス・エミッタ間が逆バイアスされ、空乏層幅が増加する
。したがってベース・エミッタ間容量が減少するので、
第2の信号源3の信号の漏洩は減少する。また前記端子
41.42の電位が逆転した場合も同様に第1の信号源
1の信号漏洩は減少する。
第5図に他の具体的実施例を示す。第3図、第4図と同
じ構成要素には同符号を付しである。本実施例の制御端
は、端子50.51であり、例えば、第1の差動対側を
オン、第2の差動対側をオフする場合、前記制御端50
に電位若しくは流し込む方向の電流を与え、前記制御端
51に接地電位を与えるか電流を与えない。このように
制a’を行なうと、第5のトランジスタ44がオンし、
前記第1の差動対側は電流が流れ、第6のトランジスタ
45がオフするのでζ前記第2の差動対側は電流が流れ
ない。
じ構成要素には同符号を付しである。本実施例の制御端
は、端子50.51であり、例えば、第1の差動対側を
オン、第2の差動対側をオフする場合、前記制御端50
に電位若しくは流し込む方向の電流を与え、前記制御端
51に接地電位を与えるか電流を与えない。このように
制a’を行なうと、第5のトランジスタ44がオンし、
前記第1の差動対側は電流が流れ、第6のトランジスタ
45がオフするのでζ前記第2の差動対側は電流が流れ
ない。
したがって前記第1の差動対31の第1.第2のトラン
ジスタ55.54がオンし、抵抗100は十分大きけれ
ば、無視できるので、第1の信号源1の信号は、出力端
7に出力する。一方、前記第2の差動刹32の第5.第
4のトランジスタ55.56はオフし・、さらに抵抗1
01によりエミヅタ端はVOOにバイアスサれ、ベース
・エミリタ間容量は減少する方向に逆バイアスされる。
ジスタ55.54がオンし、抵抗100は十分大きけれ
ば、無視できるので、第1の信号源1の信号は、出力端
7に出力する。一方、前記第2の差動刹32の第5.第
4のトランジスタ55.56はオフし・、さらに抵抗1
01によりエミヅタ端はVOOにバイアスサれ、ベース
・エミリタ間容量は減少する方向に逆バイアスされる。
ゆえに第2の信号源3の信号漏洩は減少する。
本発明によれば、能動素子を用いた信号切替回路の所望
しない信号の漏洩を減少させることができるので、高周
波、広帯域の信号切替を行える効果がある。
しない信号の漏洩を減少させることができるので、高周
波、広帯域の信号切替を行える効果がある。
第1図は本発明の一実施例のブロック図、第2図は従来
の例を示すブロック図、第S図は本発明の一実施例の回
路図、第4図は本発明の具体的実施例の回路図、第5図
は本発明の他の実施例の回路図である。 1.5・・・信号源、2,4・・・定電圧源、5・・・
切換器、6・・・電流源、7・・・出力端、8・・・制
御端、100゜IQl・・・抵抗。 革 1 図 :jA2 図 英3図
の例を示すブロック図、第S図は本発明の一実施例の回
路図、第4図は本発明の具体的実施例の回路図、第5図
は本発明の他の実施例の回路図である。 1.5・・・信号源、2,4・・・定電圧源、5・・・
切換器、6・・・電流源、7・・・出力端、8・・・制
御端、100゜IQl・・・抵抗。 革 1 図 :jA2 図 英3図
Claims (1)
- 1、入力端子は、入力信号を導通、遮断する能動素子に
よる第1の開閉器に接続し、前記第1の開閉器の他端は
、前記第1の開閉器の導通、遮断に応じ導通、遮断する
能動素子を用いた第2の開閉器に接続した構成の開閉器
群が複数系有り、複数系ある前記第2の開閉器の他端は
他の系と共に出力端へ接続した信号切替回路において、
前記第1の開閉器と前記第2の開閉器の接続端に、他端
を最高電位の電源に接続した抵抗をそれぞれの系に接続
し、さらに制御信号で複数系のうち一系統のみを選択す
る切替器を介して電流源を接続したことを特徴とする信
号切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22861288A JPH0278317A (ja) | 1988-09-14 | 1988-09-14 | 信号切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22861288A JPH0278317A (ja) | 1988-09-14 | 1988-09-14 | 信号切替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0278317A true JPH0278317A (ja) | 1990-03-19 |
Family
ID=16879076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22861288A Pending JPH0278317A (ja) | 1988-09-14 | 1988-09-14 | 信号切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0278317A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02101628U (ja) * | 1989-01-30 | 1990-08-13 | ||
| JPH04313903A (ja) * | 1991-03-29 | 1992-11-05 | Mitsubishi Electric Corp | 差動アンプ切替回路 |
-
1988
- 1988-09-14 JP JP22861288A patent/JPH0278317A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02101628U (ja) * | 1989-01-30 | 1990-08-13 | ||
| JPH04313903A (ja) * | 1991-03-29 | 1992-11-05 | Mitsubishi Electric Corp | 差動アンプ切替回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5477170A (en) | Comparator capable of preventing large noise voltage | |
| US5767721A (en) | Switch circuit for FET devices having negative threshold voltages which utilize a positive voltage only | |
| JPH02222216A (ja) | BiCMOSドライバ回路 | |
| KR100379884B1 (ko) | 3상태비디오버스구동장치및방법 | |
| US5886577A (en) | Apparatus for efficient current amplification | |
| US5053643A (en) | Integrated circuit including output circuit having input logic controlled by output logic | |
| US5066871A (en) | Maximum swing cascode circuit for a bipolar charge pump | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| JPH0278317A (ja) | 信号切替回路 | |
| US4463318A (en) | Power amplifier circuit employing field-effect power transistors | |
| EP0528659B1 (en) | Impedance multiplier | |
| JPH08213893A (ja) | 半導体集積回路 | |
| JP2647737B2 (ja) | スイッチ回路及びこれを用いた信号減衰回路 | |
| KR940006265B1 (ko) | Fm 스테레오 다중복조회로의 매트릭스회로 | |
| JPH0659028B2 (ja) | 論理回路 | |
| EP0427084B1 (en) | Maximum swing cascode circuit for a bipolar charge pump | |
| JPH05335917A (ja) | トランスファーゲート及びこれを用いたダイナミック型分周回路 | |
| US4588902A (en) | Analog switching circuit with Zener diode input clamp | |
| US5349554A (en) | Memory element with bipolar transistors in resettable latch | |
| JP2796374B2 (ja) | 増幅回路 | |
| US6426659B1 (en) | Apparatus for powering down electronic circuits | |
| JP2001244758A (ja) | バッファ回路およびホールド回路 | |
| US6140718A (en) | Complimentary driver circuit with shared voltage breakdown protection | |
| JP2536311B2 (ja) | インタ−フェ−ス回路 |