KR940006265B1 - Fm 스테레오 다중복조회로의 매트릭스회로 - Google Patents

Fm 스테레오 다중복조회로의 매트릭스회로 Download PDF

Info

Publication number
KR940006265B1
KR940006265B1 KR1019900003890A KR900003890A KR940006265B1 KR 940006265 B1 KR940006265 B1 KR 940006265B1 KR 1019900003890 A KR1019900003890 A KR 1019900003890A KR 900003890 A KR900003890 A KR 900003890A KR 940006265 B1 KR940006265 B1 KR 940006265B1
Authority
KR
South Korea
Prior art keywords
resistor
bipolar transistor
collector
output node
emitter
Prior art date
Application number
KR1019900003890A
Other languages
English (en)
Other versions
KR900015435A (ko
Inventor
마사시 이토
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR900015435A publication Critical patent/KR900015435A/ko
Application granted granted Critical
Publication of KR940006265B1 publication Critical patent/KR940006265B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
    • H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
    • H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
    • H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1646—Circuits adapted for the reception of stereophonic signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Stereo-Broadcasting Methods (AREA)

Abstract

내용 없음.

Description

FM 스테레오 다중복조회로의 매트릭스회로
제1도는 본 발명에 따른 FM 스테레오 다중복조회로의 매트릭스회로의 1실시예를 나타낸 회로도.
제2도 내지 제4도는 각각 본 발명의 다른 실시예를 나타낸 회로도.
제5도는 종래의 FM 스테레오 다중복조회로의 매트릭스회로를 나타낸 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
Q1∼Q8 : 트랜지스터 CM1, CM2 : 커런트미러회로
R1∼R3, RA, RB: 저항 V1∼V3: 바이어스전원전압
SD : 스위치 디코더
[산업상의 이용분야]
본 발명은 FM(주파수변조) 스테레오방송을 수신할 수 있는 장치에 이용되는 집적회로화된 FM 스테레오 다중(Multiplex)복조회로의 매트릭스(Matrix)회로에 관한 것으로, 특히 복조된 콤포지트신호(Composite Signal) 전류를 소정의 비율로 분류(分流)시키는 회로에 관한 것이다.
[종래의 기술 및 그 문제점]
종래, FM 스테레오 다중복조회로의 매트릭스회로는 제5도에 나타낸 바와 같이 구성되어 있다. 즉, 이 매트릭스회로에 있어서, 참조부호 Q51 및 Q52는 각각 NPN 트랜지스터이며, 각각의 에미터는 각각 매트릭스저항(R1)을 매개로 일괄접속되고, 이 일괄접속점은 매트릭스저항(R2)을 매개로 접지전위에 접속되어 있다. 또, NPN 트랜지스터(Q51,Q52)는 각각의 베이스가 대응하여 입력노드(50) 및 바이어스전압(V1)에 접속되어 있다. 입력노드(50)로 FM 복조된 콤포지트신호전압(△v1)이 입력되면, 이 입력신호(△v1)이 입력되면, 이 입력신호(△v1)는 NPN 트랜지스터(Q51,Q52)의 각각의 콜렉터전류로서 소정의 비율을 갖도록 분해되고, 그에 따라 분류전류(分流電流 ; △i1,△i2)가 출력된다.
이 매트릭스회로로부터 출력하는 분류전류(△i1,△i2)는, 스위칭 더코더(SD)에 공급되어 여기에서 38KHz의 상보적인 스위칭 펄스신호에 의해 스위칭제어됨으로써, 좌채널신호(Lout) 및 우채널신호(Rout)가 얻어진다.
상기 동작에 있어서, 입력신호(△v1)와 분류전류(△i1,△i2) 및 매트릭스저항(R1,R2) 사이에는 다음식으로 나타낸 바와같은 관계가 있다. 즉,
Figure kpo00001
또, 좌채널신호(Lout) 및 우채널신호(Rout)의 분리(Separation)를 최대로 하기 위해서는,
Figure kpo00002
의 조건을 만족시키도록 R1,R2의 값을 설정하는 것이 알려져 있다.
한편, 상기한 종래의 매트릭스회로는 전압신호(△v1)를 입력으로 하기 때문에, FM 복조된 콤포지트신호가 전류출력인 경우에 이것을 직접 입력할 수 없고, 일단 전류전압 (I/V)변환회로(도시하지 않음)에 의해 전압신호(△v1)로 변환하지 않으면, 입력할 수 없다.
상기한 바와 같이 종래의 매트릭스회로는, FM 복조된 콤포지트신호가 전류출력인 경우에 이것을 직접 입력할 수 없고, 일단 I/V 변환회로에 의해 전압신호(△v1)로 변환하지 않으면, 입력할 수 없으므로, 내부 다이나믹 레인지(dynamic range)의 제약을 받기 쉬워 전원이용 효율을 악화시키고, 더욱이 사용소자수가 증가하는 문제가 있다.
[발명의 목적]
본 발명은 상기한 문제점을 해결하기 위해 발명된 것으로, FM 복조된 콤포지트신호가 전류출력인 경우,이 전류는 전류모드 그대로 입력해도 소정의 비율을 갖도록 분류하여 스위칭 디코더에 공급할 수 있는 FM 스테레오 다중복조회로의 매트릭스회로를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위해 본 발명의 FM 스테레오 다중복조회로의 매트릭스회로는, FM 복조된 콤포지트신호의 전류 또는 이 콤포지트신호가 처리된 전류가 일단 측에 공급되는 제1저항과, 이 제1저항의 타단측에 에미터가 접속되고 베이스에 소정의 전원전위가 공급되는 NPN 트랜지스터, 상기 전류가 일단측에 공급되고, 타단측이 저임피던스원에 접속된 제2저항, 이 제2저항에 흐르는 전류를 취출하여 상기 NPN 트랜지스터의 콜렉터전류와는 서로 역상으로 되도록 출력하는 트랜지스터회로를 구비한 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 발명의 FM 스테레오 다중복조회로의 매트릭스회로에 의하면, 입력전류원으로부터 본 제1저항 및 제2저항의 각 타단은 각각 저임피던스이므로, 입력전류는 제1저항, 제2저항의 저항비에만 의존하는 비율로 분류된다. 그리고, 제1저항에 흐르는 분류전류는 NPN 트랜지스터를 매개로 취출되고, 제2저항에 흐르는 분류전류는 트랜지스터회로를 매개로 NPN 트랜지스터의 콜렉터전류와는 서로 역상으로 되도록 취출된다.
따라서, 매트릭스회로로부터 서로 역상의 분류전류를 출력하여 스위칭 디코더에 공급할 수 있게 된다.
[실시예]
이하, 예시도면을 참조하여 본 발명의 1실시예를 상세히 설명한다.
제1도는 IC내에 형성된 FM 스테레오 다중복조회로의 매트릭스회로를 나타낸 것으로, 여기에서 참조부호 1은 FM 복조된 콤포지트신호 전류출력을 나타내는 전류원이고, 이 전류원(1)의 출력단에는 제1매트릭스저항(RA)을 매개로 NPN 트랜지스터(Q1)의 에미터가 접속되어 있고, 제2매트릭스저항(RB)을 매개로 PNP 트랜지스터(Q2)위 에미터가 접속되어 있다. 이 PNP 트랜지스터(Q2)의 콜렉터와 접지전위 사이에는 콜렉터·베이스가 상호접속된 NPN 트랜지스터(Q3)의 콜렉터·에미터간이 접속되어 있고, 이 NPN 트랜지스터(Q3)의 베이스에는 NPN 트랜지스터(Q4)의 베이스가 접속되어 있으며, 이 NPN 트랜지스터(Q4)의 에미터는 접지전위에 접속되어 있고, 이들 NPN 트랜지스터(Q3,Q4)는 커런트미러회로(Current Mirror Circuit ; CM1)를 형성하고 있다.
그리고, NPN 트랜지스터(Q1)의 베이스에는 바이어스전원전압(V2)이 공급되고, 또 PNP 트랜지스터(Q2)의베이스에는 바이어스전원전압(V3; ＜V2)이 공급되고 있으며, NPN 트랜지스터(Q1)의 콜렉터전류 및 NPN 트랜지스터(Q4)의 콜렉터전류는 스위칭 디코더(SD)에 공급된다.
상기 매트릭스회로에 있어서는, 전류원(1)으로부터 본 매트릭스저항(RA,RB)의 각 타단은 각각 저임피던스이므로, 전류원(1)으로부터의 입력전류(△i1n)는 매트릭스저항(RA,RB)의 저항비에만 의존하는 비율로 매트릭스저항(RA,RB)으로 분류된다. 상기 매트릭스저항(RA)에 흐르는 분류전류(△iA)는 NPN 트랜지스터(Q1)를 매개로 취출되고, 매트릭스저항(RB)에 흐르는 분류전류(△iB)는 PNP 트랜지스터(Q2) 및 커런트미러회로(CM1)을 매개로 NPN 트랜지스터(Q1)의 콜렉터전류와는 서로 역상을 되도록 취출된다.
이와 같이, 매트릭스회로로부터 출력하는 서로 역상의 분류전류(△iA,△iB)는, 스위칭 디코더(SD)에 공급되어 여기에서 38KHz의 상보적인 스위칭 펄스신호에 의해 스위칭 제어됨으로써, 좌채널신호(Lout) 및 우채널신호(Rout)가 얻어진다. 이 경우, 좌채널신호(Lout) 및 우채널신호(Rout)의 분리가 최대로 되도록, 매트릭스저항(RA,RB)의 저항비가 설정되어 있다.
이어서, 상기 매트릭스회로의 동작을 상세히 설명한다.
NPN 트랜지스터(Q1)의 에미터 및 PMP 트랜지스터(Q2)의 에미터는 각각 저임피던스이고, 설명의 간단화를 위해 각각의 에미터저항(re)의 변화를 무시하면,
△iA-△iB-△i1n=0 …………………………………………………………(2)
RA·△iA+RB·△iB=0 ………………………………………………………(3)
으로 되고, (3)식을 (2)식에 대입하여 △iB를 소거하면,
Figure kpo00003
로 된다. 그리고, (3)식을 (2)식에 대입하여 △iA를 소거하면,
Figure kpo00004
로 되고,
△iB/△iA=-RA/RB
로 된다. 이와 같이, 출력전류(△iA,△iB)의 비는 매트릭스저항(RA,RB)의 비로 결정되고, 서로 역상의 전류는 얻을 수 있다.
이들 전류(△iA,△iB)가 스위칭 디코더(SD)에 공급되어, 여기에서 38KHz의 상보적인 스위칭 펄스신호에 의해 제어됨으로써, 좌채널신호(Lout) 및 우채널신호(Rout)가 얻어지는데, 좌채널시호(Lout) 및 우채널신호(Rout)의 분리가 최대로 되는 조건은,
RA/RB=π-2/π+2
이다.
상술한 매트릭스회로에 의하면, FM 복조된 콤포지트신호 전류출력을 직접 입력할 수 있고, 이 입력전류를 매트릭스저항(RA,RB)의 저항비에만 의존하는 비율로 분류하여 스위칭 디코더(SD)에 공급할 수 있게 된다.
그런데, FM 스테레오 다중복조회로의 매트릭스회로에 있어서, 신호가 약하게 입력될 때의 스테레오 잡음을 저감하기 위해 필터링이라든가 톤콘트롤(Tone Control)등의 처리의 필요성이 생긴 경우, 좌채널신호(Lout) 및 우채널신호(Rout)의 분리후에 처리를 행하는 것에서는 2계통의 처리신호가 필요하기 때문에 소자수가 증가한다. 그래서, 스위칭 디코더(SD) 및 매트릭스회로보다도 전단측에서 처리를 행하는 쪽이 소자수를 적게 할 수 있다. 이러한 경우, 전류모드 그대로에서 상기 필터링 등의 처리를 실시하는 쪽이 내부 다이나믹 레인지의 제약을 받기 어려워 전원이용 효율도 좋다. 이때, 필터링 등의 처리의 출력도 전류모드 그대로이므로, 본 발명과 같이 매트릭스회로에 전류를 직접 입력할 수 있음은 물론이다.
제2도 내지 제4도는 각각 본 발명에 따른 FM 스테레오 다중복조회로의 매트릭스회로의 다른 실시예를 나타내고 있다. 즉, 제2도의 매트릭스회로는 제1도의 매트릭스회로와 비교하여 PNP 트랜지스터(Q2)가 생략되어 있는 점이 다르고, 그 이외는 동일하므로 제1도와 동일한 참조부호를 붙이고 있다.
또, 제3도의 매트릭스회로는 제1도의 매트릭스회로와 비교하여 PNP 트랜지스터(Q2)가 생략되고, 저항(RB,RB-2)이 커런트미러회로(CM1)의 NPN 트랜지스터(Q3,Q4) 각각의 에미터측에 삽입되어 있는 점이 다르고, 그 이외는 동일하므로 제1도와 동일한 참조부호를 붙이고 있다.
제2도 및 제3도의 매트릭스회로에 있어서도 전류원(1)으로부터 본 매트릭스저항(RA,RB,RB-2)의 각 타단은 각각 저임피던스이므로, 제1도의 매트릭스회로와 동일한 효과를 얻을 수 있다.
제4도의 매트릭스회로는 제1도의 매트릭스회로와 비교하여, 1) NPN 트랜지스터(Q1)의 콜렉터측에 저항(R3)이 접속되고, 이 저항(R3)의 양단간에 PNP 트랜지스터(Q5)의 에미터·베이스간이 접속되어 있으며, 이 PNP 트랜지스터(Q5)의 콜렉터가 NPN 트랜지스터(Q1)의 에미터에 접속되어 있는 점, 2) 매트릭스저항(RB)의 타단이 접지전원에 접속되고, PNP 트랜지스터(Q2) 및 커런트미러회로(CM1)가 생략되어 있는 점, 3) 콜렉터·베이스가 상호접속되어 있는 NPN 트랜지스터(Q6) 및 NPN 트랜지스터(Q7)로 이루어진 커런트미러회로(CM2)와, 이 NPN 트랜지스터(Q6,Q7)의 각 콜렉터측에 각각 접속되어 있는 정전류원(I1,I2), NPN 트랜지스터(Q6)의 에미터와 접지전위 사이에 삽입되어 있는 저항(RB-2), NPN 트랜지스터(Q7)의 콜렉터와 NPN 트랜지스터(Q6)의 에미터 사이에 베이스·에미터간이 접속되어 있는 NPN 트랜지스터(Q8)가 부가접속되고, 이 NPN 트랜지스터(Q8)의 콜렉터로부터 한쪽의 분류전류(△iB)가 출력되는 점이 다르고, 그 이외는 동일하므로 제1도와 동일한 참조부호를 붙이고 있다.
제4도의 매트릭스회로에 있어서는, 저항(R3) 및 PNP 트랜지스터(Q5)에 의해 NPN 트랜지스터(Q1)의 에미터측에 부궤환을 걸고 있으므로, 매트릭스저항(RA)의 타단의 임피던스가 더욱 저하되고 있고, 또 매트릭스저항(RB)의 타단도 접지되어 있으므로 그 임피던스가 더욱 저하되고 있다. 따라서, 분류비의 정밀도가 더 한층 향상되고, 또한 분류경로에서 에미터저항(re)에 의해 비선형요소가 제거되어 왜곡(Distortion)의 발생이 억제되고 있다.
즉, 커런트미러회로(CM2)의 NPN 트랜지스터(Q6) 및 NPN 트랜지스터(Q7)에는 각각 정전류밖에 흐르지 않으므로, NPN 트랜지스터(Q7)의 에미터에 생기는 전압[즉, 분류전류(△iB)에 의해 생기는 △iB·RB의 전압강하]은 그대로 NPN 트랜지스터(Q6)의 에미터에 투영되어
△iB·RB/RB-2=△iB(RB=RB-2)
인 전류가 NPN 트랜지스터(Q8)를 거쳐 출력된다.
또, NPN 트랜지스터(Q1)의 에미터는, 저항(R3) 및 PNP 트랜지스터(Q5)에 의해 부궤환이 걸려 상당히 저임피던스로 되어 있으므로, NPN 트랜지스터(Q1)의 에미터로부터 접지전위까지의 분류경로는 매트릭스저항(RA,RB)만으로 되어 비선형효소를 포함하지 않게 된다.
또, 커런트미러회로(CM2)의 NPN 트랜지스터(Q6) 및 NPN 트랜지스터(Q7)에는 각각 정전류만이 흐르고, 분류전류가 흐르지 않아 신호의 전달경로에도 비선형요소가 포함되지 않으므로, 왜곡의 발생이 적어진다.
한편, 본 발명의 특허청구의 범위의 각 구성요건에 병기한 참조부호는 본 발명의 이해를 용이하게 하기 위한 것으로, 본 발명의 기술적 범위를 도면에 도시된 실시예에 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상에서 설명한 바와 같이 본 발명의 FM 스테레오 다중복조회로의 매트릭스회로에 의하면, FM 복조된 콤포지트신호 전류출력을 전류모드 그대로 입력할 수 있고, 이 입력전류를 매트릭스저항의 저항비에만 의존하는 비율로 분류하여 스위칭 디코더에 공급할 수 있다. 따라서, FM 복조된 콤포지트신호 전류출력을 일단 I/V 변환회로에 의해 전압신호로 변환할 필요가 없게 되어, 종래의 매트릭스회로에 비해 내부 다이나믹 레인지의 제약을 받기 어려워 전원이용 효율이 향상되고, 사용소자수를 삭감할 수 있게 된다.

Claims (4)

  1. 제1출력노드(51)와, 제2출력노드(52), FM 복조된 콤포지트신호의 전류 또는 이 콤포지트신호가 처리된 전류(△i1n)가 입력되는 일단과 상기 제2출력노드(51)에 접속된 타단을 갖춘 제1저항(RA), 상기 제1저항(RA)의 일단에 접속된 일단을 갖춘 제2저항(RB), 상기 제2저항(RB)의 타단에 콜렉터가 접속되고 접지전위에 에미터가 접속되며 상기 콜렉터에 베이스가 접속된 제1의 바이폴라 트랜지스터(Q3) 및, 상기 제2출력노드(52)에 콜렉터가 접속되고 접지전위에 에미터가 접속되며 상기 제1의 바이폴라 트랜지스터(Q3)의 베이스에 베이스가 접속된 제2의 바이폴라 트랜지스터(Q4)를 구비하여 구성된 것을 특징으로 하는 FM 스테레오 다중복조회로의 매트릭스회로.
  2. 제1항에 있어서, 상기 제1의 바이폴라 트랜지스터(Q3)의 콜렉터가 제3의 바이폴라 트랜지스터(Q2)를 매개로 상기 제2저항(RB)의 타단에 접속되어 있고, 이 제3의 바이폴라 트랜지스터(Q2)는 상기 제2저항(RB)의 타단에 접속된 에미터와 제1의 소정전위(V3)에 접속된 베이스 및 상기 제1의 바이폴라 트랜지스터(Q3)의 콜렉터에 접속된 콜렉터를 갖추고 있으며, 상기 제1저항(RA)이 제4의 바이폴라 트랜지스터(Q1)를 매개로 상기 제1출력노드(51)에 접속되어 있고, 이 제4의 바이폴라 트랜지스터(Q1)는 상기 제1출력노드(51)에 접속된 콜렉터와 제2의 소정전위(V2)에 접속된 베이스 및 상기 제1저항(RA)의 타단에 접속된 에미터를 갖추고 있는 것을 특징으로 하는 FM 스테레오 다중복조회로의 매트릭스회로.
  3. 제1출력노드(51)와, 제2출력노드(52), FM 복조된 콤포지트신호의 전류 또는 이 콤포지트신호가 처리된 전류(△i1n)가 입력되는 일단과, 상기 제1출력노드(51)에 접속된 타단을 갖춘 제1저항(RA), 상기 제1저항(RA)가 일단에 콜렉터가 접속되고 접지전위에 에미터가 접속되며 상기 콜렉터에 베이스가 접속된 제1의 바이폴라 트랜지스터(Q3), 상기 제2출력노드(52)에 콜렉터가 접속되고 접지전위에 에미터가 접속되며 상기 제1의 바이폴라 트랜지스터(Q3)의 베이스에 베이스가 접속된 제2의 바이폴라 트랜지스터(Q4), 상기 제1의 바이폴라 트랜지스터(Q3)의 에미터와 접지전위 사이에 접속된 제2저항(RB), 상기 제2의 바이폴라 트랜지스터(Q4)에 에미터와 접지전위 사이에 접속되고, 상기 제2저항(RB)과 같은 저항치를 갖는 제3저항(RB-2) 및, 상기 제1저항(RA)의 타단을 상기 제1출력노드(51)에 접속하도록 설치되며, 상기 제1출력노드(51)에 콜렉터가 접속되고, 제1의 소정전위(V2)에 베이스가 접속되며 상기 제1저항(RA)의 타단에 에미터가 접속된 제3의 바이폴라 트랜지스터(Q1)를 구비하여 구성된 것을 특징으로 하는 FM 스테레오 다중복조회로의 매트릭스회로.
  4. 제1출력노드(51)와, 제2출력노드(52), FM 복조된 콤포지트신호의 전류 또는 이 콤포지트신호가 처리된 전류(△i1n)가 입력되는 일단과 상기 제1출력노드(51)에 접속된 타단을 갖춘 제1저항(RA), 상기 제1저항(RA)의 일단에 접속된 일단과 접지전위에 접속된 타단을 갖춘 제2저항(RB), 상기 제2출력노드(52)에 접속된 일단과 접지전위에 접속된 타단을 갖춘 제3저항(RB-2), 제1의 소정전원전위에 접속된 제1전류원(I1), 제1의 소정전원전위에 접속된 제2전류원(I2), 콜렉터가 상기 제1전류원(I1)에 접속되고, 베이스가 콜렉터에 접속되며 에미터가 상기 제3저항(RB-2)의 일단에 접속된 제1의 바이폴라 트랜지스터(Q6), 콜렉터가 상기 제2전류원(I2)에 접속되고, 베이스가 상기 제1의 바이폴라 트랜지스터(Q6)의 베이스에 접속되며 에미터가 상기 제1저항(RA)의 일단에 접속된 제2의 바이폴라 트랜지스터(Q7), 상기 제2출력노드(52)와 상기 제3저항(RB-2)을 접속하도록 설치되며, 상기 제2출력노드(52)에 접속된 콜렉터와 상기 제2의 바이폴라 트랜지스터(Q7)의 콜렉터에 접속된 베이스 및 상기 제3저항(RB-2)의 일단에 접속된 에미터를 갖춘 제3의 바이폴라 트랜지스터(Q8), 상기 제1저항(RA)의 타단과 상기 제1출력노드(51)를 접속하도록 설치되며, 상기 제1출력노드(51)에 접속된 콜렉터와 제2의 소정전원전위(V2)에 접속된 베이스 및 상기 제1저항(RA)의 타단에 접속된 에미터를 갖춘 제4의 바이폴라 트랜지스터(Q1), 상기 제4의 바이폴라 트랜지스터(Q1)의 콜렉터를 상기 제1출력노드(51)에 접속하도록 설치되며, 상기 제1출력노드(51)에 접속된 에미터와 상기 제4의 바이폴라 트랜지스터(Q1)의 콜렉터에 접속된 베이스 및 상기 제4의 바이폴라 트랜지스터(Q1)의 에미터에 접속된 콜렉터를 갖춘 제5의 바이폴라 트랜지스터(Q5) 및, 상기 제4의 바이폴라 트랜지스터(Q1)의 콜렉터를 상기 제1출력노드(51)에 접속하도록 설치되며, 상기 제5의 바이폴라 트랜지스터(Q5)의 베이스와 에미터 사이에 설치된 제4저항(R3)을 구비하여 구성된 것을 특징으로 하는 FM 스테레오 다중복조회로의 매트릭스회로.
KR1019900003890A 1989-03-22 1990-03-22 Fm 스테레오 다중복조회로의 매트릭스회로 KR940006265B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1069801A JPH0681108B2 (ja) 1989-03-22 1989-03-22 Ｆｍステレオマルチプレックス復調回路のマトリックス回路
JP1-109801 1989-03-22

Publications (2)

Publication Number Publication Date
KR900015435A KR900015435A (ko) 1990-10-27
KR940006265B1 true KR940006265B1 (ko) 1994-07-13

Family

ID=13413211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900003890A KR940006265B1 (ko) 1989-03-22 1990-03-22 Fm 스테레오 다중복조회로의 매트릭스회로

Country Status (5)

Country Link
US (1) US5107134A (ko)
EP (1) EP0388919B1 (ko)
JP (1) JPH0681108B2 (ko)
KR (1) KR940006265B1 (ko)
DE (1) DE69025219T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4335424C2 (de) * 1993-10-18 2000-07-06 Temic Semiconductor Gmbh Stereodekodierschaltung
US5497123A (en) * 1994-12-23 1996-03-05 Motorola, Inc. Amplifier circuit having high linearity for cancelling third order harmonic distortion
US5826182A (en) * 1995-01-25 1998-10-20 Analog Devices, Inc. Double balanced RF mixer with predetermined input impedance
US6122497A (en) 1997-08-21 2000-09-19 Analog Devices, Inc. RF mixer with inductive degeneration
JP4997730B2 (ja) * 2005-08-31 2012-08-08 パナソニック株式会社 可変利得増幅器およびそれを用いた交流電源装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3721766A (en) * 1970-11-16 1973-03-20 Motorola Inc Frequency multiplying circuit utilizing time gates and switching signals of differing phases
JPS5437213Y2 (ko) * 1973-09-13 1979-11-08
US4049977A (en) * 1976-04-08 1977-09-20 Rca Corporation Phase-splitter
US4814724A (en) * 1986-07-15 1989-03-21 Toko Kabushiki Kaisha Gain control circuit of current mirror circuit type
JPH0732328B2 (ja) * 1986-08-28 1995-04-10 沖電気工業株式会社 電流源型出力回路

Also Published As

Publication number Publication date
EP0388919A3 (en) 1991-10-16
EP0388919A2 (en) 1990-09-26
JPH02249328A (ja) 1990-10-05
US5107134A (en) 1992-04-21
EP0388919B1 (en) 1996-02-07
KR900015435A (ko) 1990-10-27
DE69025219T2 (de) 1996-07-18
JPH0681108B2 (ja) 1994-10-12
DE69025219D1 (de) 1996-03-21

Similar Documents

Publication Publication Date Title
US5327098A (en) Programmable gain amplifier circuitry and method for biasing JFET gain switches thereof
US4229705A (en) Differential amplifiers
US4442400A (en) Voltage-to-current converting circuit
JPH0556049B2 (ko)
US6236268B1 (en) High-gain amplifier having a limited output dynamic range
US3887878A (en) Transistor series amplifier
US2998487A (en) Transistor switching arrangements
KR940006265B1 (ko) Fm 스테레오 다중복조회로의 매트릭스회로
JPH03106215A (ja) スイツチングヒステリシスを有するトリガ回路
EP0606766A1 (en) Logic amplifier
US4536665A (en) Circuit for converting two balanced ECL level signals into an inverted TTL level signal
US6255857B1 (en) Signal level shifting circuits
US4418321A (en) Feedback amplifier or threshold value switch for a current feed differential stage
JPS60817B2 (ja) 相補型エミツタ・フオロワ回路
US4049918A (en) MPX stereo signal demodulator
US4446385A (en) Voltage comparator with a wide common mode input voltage range
US3947645A (en) Demultiplexer for FM stereophonic receivers
KR950035121A (ko) 액티브 필터 회로
US4284912A (en) Switching circuits for differential amplifiers
KR100195320B1 (ko) 지연회로
US4816773A (en) Non-inverting repeater circuit for use in semiconductor circuit interconnections
JPS6151447B2 (ko)
EP0786858B1 (en) An amplifier with a low offset
EP0253087B1 (en) A dotting circuit with inhibit function
KR900008521B1 (ko) 이득제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee