KR100195320B1 - 지연회로 - Google Patents

지연회로 Download PDF

Info

Publication number
KR100195320B1
KR100195320B1 KR1019920002591A KR920002591A KR100195320B1 KR 100195320 B1 KR100195320 B1 KR 100195320B1 KR 1019920002591 A KR1019920002591 A KR 1019920002591A KR 920002591 A KR920002591 A KR 920002591A KR 100195320 B1 KR100195320 B1 KR 100195320B1
Authority
KR
South Korea
Prior art keywords
signal
delay
output terminal
capacitance
collector
Prior art date
Application number
KR1019920002591A
Other languages
English (en)
Other versions
KR920017357A (ko
Inventor
다이스께 무라가미
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR920017357A publication Critical patent/KR920017357A/ko
Application granted granted Critical
Publication of KR100195320B1 publication Critical patent/KR100195320B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00052—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter by mixing the outputs of fixed delayed signals with each other or with the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00163—Layout of the delay element using bipolar transistors
    • H03K2005/00169—Layout of the delay element using bipolar transistors using current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00163—Layout of the delay element using bipolar transistors
    • H03K2005/00176—Layout of the delay element using bipolar transistors using differential stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00228—Layout of the delay element having complementary input and output signals

Abstract

피코초오더의 보다 짧은 지연량의 제어에 대응할 수 있으며, 더욱이 직선성에 우수한 지연특성을 가진 지연회로를 제공한다.
지연해야할 입력신호가 공급되는 입력단자와, 지연된 신호를 도출하는 출력단자와, 입력단자와 출력단자간에 삽입된 저항소자와, 단위용량을 C로 할 때, 각각 C,2C,4C,…,2n-1C인 용량을 가지고 각 일단이 저항소자의 출력단에 공통접속된 n개의 용량소자와, 이 n개의 용량소자의 각 타단에 대해 입력신호와 역상(逆相) 또는 동상(同相)의 신호 또는 기준전위레벨을 선택적으로 인가하는 n개의 선택수단을 구비한다.

Description

지연회로
제1도는 본원 발명에 의한 지연회로의 일실시예를 도시한 회로도.
제2도는 제1도의 회로를 간략적으로 표현한 등가회로도.
제3도는 본원 발명의 시뮬레이션 결과를 도시한 지연 특성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 차동증폭기 21∼2n: 선택회로
IN1,IN2: 입력단자 OUT1,OUT2 : 출력단자
Ra,Rb : 저항소자 Ca1∼Can∼Cb1∼Cbn: 용량소자
본원 발명은 지연회로에 관한 것이며, 특히 IC 테스터 등에 사용하기에 적합한 지연특성의 직선성에 우수한 지연회로에 관한 것이다.
이 종류에 지연회로로서, 지연해야할 입력신호가 공급되는 입력단자에 대해 복수단의 지연계를 서로 종속(縱屬) 접속하는 동시에, 차동쌍트랜지스터와 이 차동쌍트랜지스터에 공통전류원으로부터 동작전류를 공급하는 전류스위치를 가진 복수의 차동증폭기를 복수단의 지연계의 각 단간에 접속하고, 이들 복수의 차동증폭기의 전류스위치를 택일적으로 제어하면서 복수의 차동증폭기의 차동쌍트랜지스터의 각 출력으로부터 지연된 신호를 도출하는 구성의 것이 본원 출원인에 의해 일본국 특원평 2(1990)-119792호로서 제안되어 있다.
전술한 구성의 지연회로에서는 복수의 차동증폭기의 어느 전류스위치를 선택한 경우라도 차동증폭기에 의한 지연량이 일정해지므로 지연특성의 직선성이 양호해지며, 또한 단일의 공통전류원을 사용하고 있으므로 소비전력의 저감을 도모한다는 이점도 있으나, 각 지연계가 에미터폴로워회로 및 차동증폭기에 의해 구성되어 있으므로, 단일의 지연계에서의 지연시간을 100psec 정도로밖에 설정할 수 없으므로, 예를 들면 피코초(秒)오더의 보다 짧은 지연량의 제어에는 대응할 수 없다는 결점이 있었다.
그래서, 본원 발명은 피코초오더의 보다 짧은 지연량의 제어에 대응할 수 있으며, 더욱이 직선성에 우수한 지연특성을 가진 지연회로를 제공하는 것을 목적으로 한다.
본원 발명에 의한 지연회로는 지연해야할 입력신호가 공급되는 입력단자와, 지연된 신호를 도출하는 출력단자와, 입력단자와 출력단자간에 삽입된 저항소자와, 단위용량을 C로 할 때, 각각 C,2C,4C,…,2n-1C인 용량을 가지고 각 일단이 저항소자의 출력단에 공통접속된 n개의 용량소자와, 이 n개의 용량소자의 각 타단에 대해 입력신호와 역상(逆相) 또는 동상(同相)의 신호 또는 기준전위레벨을 선택적으로 인가하는 n개의 선택수단을 구비한 구성으로 되어 있다.
본원 발명에 의한 지연회로에 있어서는, 각 일단이 저항소자의 출력단에 공통접속된 n개의 용량소자의 타단에, 입력신호와 역상 또는 동상의 신호를 인가하는가의 여부에 따라, 외관상 용량소자의 용량을 변화시킬 수 있다. 이와 같이 해서, CR 시정수회로의 용량 C을 제어함으로써, 임의의 지연시간을 설정한다. 또한, 단위용량 C으로서, 트랜지스터의 베이스-콜렉터간 결합용량 또는 콜렉터-기판간 접합용량을 사용함으로써, 이 베이스-콜렉터간 결합용량 또는 콜렉터-기판간 접합용량으로 CR 시정수회로의 용량 C을 전환해도 저항소자에는 직류전류가 흐르지 않으므로, 피코초오더로 보다 직선성이 좋은 지연특성을 얻을 수 있다.
다음에, 본원 발명의 실시예에 대하여 도면에 따라 상세히 설명한다.
제1도는 본원 발명에 의한 지연회로의 일실시예를 도시한 회로도이다. 도면에 있어서, 입력단자 IN1,IN2에 공급되는 지연해야 할 입력신호 Vin는 에미터가 공통접속되어 차동증폭기(1)를 구성하는 차동쌍트랜지스터 Q1,Q2의 베이스간에 인가된다. 차동쌍트랜지스터 Q1,Q2의 콜렉터는 각각 저항 R1,R2를 통해 접지되고, 또한 에미터공통접속점은 전류원 I1을 통해 전원 VEE에 접속되어 있다. 차동쌍트랜지스터 Q1,Q2의 콜렉터에는 에미터폴로워의 트랜지스터 Q3,Q4의 베이스가 각각 접속되어 있다. 이들 트랜지스터 Q3,Q4의 콜렉터는 모두 접지되고, 에미터는 전류원 I2,I3을 통해 전원 VEE에 접속되는 동시에, 저항 Ra,Rb을 통해 에미터폴로워의 트랜지스터 Q5,Q6의 베이스에 각각 접속되어 있다. 트랜지스터 Q5,Q6의 콜렉터는 모두 접지되고, 에미터는 전류원 I4,I5를 통해 전원 VEE에 접속되는 동시에, 출력단자 OUT1,OUT2에 각각 접속되어 있다. 이들 출력단자 OUT1,OUT2로부터는 본 지연회로에 의해 지연된 출력신호 VOUT가 도출된다.
입력단자 IN1,IN2와 출력단자 OUT1,OUT2간에 각각 입력된 저항 Ra,Rb의 각 출력단에는 n(n은 임의의 정수) 단(段)의 용량소자 Ca1,Ca2,…,Can, Cb1,Cb1,…,Cbn의 각 일단이 공통으로 접속되어 있으며, 각 단의 용량소자는 단위용량을 C로 할 때, 1단째부터 차례로 C,2C,…,2n-1인 용량을 가지고 있다. 이 단위용량 C로서, 본 예에서는 예를 들면 에미터-베이스간의 단락된 트랜지스터의 베이스-콜렉터간 결합용량 Cjc이 사용되고 있다. 이들 용량소자 Ca1,Ca2,…,Can, Cb1,Cb1,…,Cbn의 각 타단에 대해, 입력신호 Vin와 역상의 신호와 기준전위레벨(본 예에서는 전원 VEE의 전위레벨)을 선택적으로 인가하기 위한 n개의 선택회로(21)∼(2n)가 각 용량소자에 대응하여 설치되어 있다. 이들 선택회로(21)∼(2n)는 입력단자 IN1,IN2간에 병렬로 접속되어 있으며, 외부로부터 콘트롤전압 V1∼Vn이 인가된 선택회로(1개에 한하지 않음)가 활성화상태로 되어 대응하는 용량소자의 타단에 대해 입력신호 Vin와 역상의 신호를 인가하여, 비활성화상태에 있을 때는 기준전위레벨을 인가한다. 여기에, 콘트롤전압 V1∼Vn은 외부에서 설정된 임의의 지연시간에 대응한 디지탈코드신호이다.
n개의 선택회로(21)∼(2n)는 모두 같은 회로구성으로 되어 있으며, 그 하나의 선택회로(21)를 예로 들어 그 구체적인 회로구성에 대해 설명한다.
외부로부터 공급되는 콘트롤전압 V1은 에미터가 공통접속된 차동쌍트랜지스터 Q11,Q21의 한쪽의 트랜지스터 Q11의 베이스입력이 된다. 다른 쪽의 트랜지스터 Q21의 베이스에는 소정 기준전압 VEEF이 인가되어 있다. 차동쌍트랜지스터 Q11,Q21의 에미터공통접속점은 전류원 I11을 통해 전원 VEE에 접속되어 있다. 트랜지스터 Q21의 콜렉터는 접지되고, 트랜지스터 Q11의 콜렉터는 차동쌍트랜지스터 Q31,Q41의 에미터공통접점에 접속되어 있다. 차동쌍트랜지스터 Q31,Q41의 각 베이스는 입력단자 IN1,IN2에 각각 접속되고, 또한 각 콜렉터는 저항 R11,R21을 통해 접지되는 동시에, 에미터폴로워의 트랜지스터 Q51,Q61의 각 베이스에 각각 접속되어 있다. 트랜지스터 Q51,Q61의 각 에미터는 전류원 I21,I31을 통해 전원 VEE에 접속되는 동시에, 본 선택회로(21)의 출력단으로서 선출한 용량소자 Cb1,Ca1의 타단에 접속되어 있다. 이 출력단은 저임피던스이므로, 그 점의 배선이 길어져도, 시정수적으로는 특히 문제로 되는 것은 없다.
제1도의 회로를 간략적으로 표현할 경우의 등가회로를 제2도에 도시한다. 지금, 지연해야할 입력신호 Vin, 본 지연회로에 의해 지연되어 도출되는 출력신호 VOUT, 저항소자 Ra,Rb의 저항치를 R이라 하면, 출력신호 VOUT는
로 표현된다. 여기서, K1,…,Kn은 용량소자 Ca1,…,Can의 타단에 인가하는 신호레벨을 결정하기 위한 계수이며, 임의의 값을 취할 수 있는 것이며, 본 예에서는 0 또는 1을 취하는 것으로 하면, (식 1)을
로 표현할 수 있다. 여기에, N은 0부터 2n-1까지의 정수이다.
또한, 입력신호 Vin에 대한 출력신호 VOUT의 위상을 θ로 하면,
으로 되며,
로 된다. 한편, 지연회로 τd는 τd=-dθ/dω로 표현되므로,
로 되며, (식 4) 및 (식 5)의 각 식으로부터,
로 된다. 여기서, ωCR≪1의 주파수 영역에 있어서는,
로 되며, N을 0부터 2n-1까지 변경시킴으로써, 직선성이 좋은 지연특성이 얻어진다. 이 지연특성의 시뮬레이션 결과를 제3도에 도시한다.
이와 같이, 입력단자 IN1,IN2와 출력단자 OUT1,OUT2간에 각각 삽입된 저항 Ra,Rb의 각 출력단에 C,2C,…,2n-1C인 용량을 가진 n단의 용량소자 Ca1,Ca2,…,Can, Cb1,Cb1,…,Cbn의 각 일단을 공통접속하고, 이들 각 단의 용량소자의 각 타단에 대해 입력신호 Vin와 역상의 신호와 기준전위레벨을 선택적으로 인가함으로써, CR 시정수회로의 시정수를 변화시킬 수 있다. 또한, 단위용량 C으로서, 트랜지스터의 베이스-콜렉터간 결합용량 Cjc을 사용함으로써, 이 베이스-콜렉터간 결합용량 Cjc으로 CR 시정수회로의 용량 C을 전환해도 저항소자 R에는 직류전류가 흐르지 않으며, 더욱이 베이스-콜렉터간 결합용량 Cjc이 10[fF] 정도이므로, 피코초오더로 제3도에 도시한 바와 같은 직선성이 좋은 지연특성을 얻게 된다.
또한, 상기 실시예에서는 n단의 용량소자 Ca1∼Can, Cb1∼Cbn의 각 타단에 인가하는 역상신호의 신호레벨을 입력신호의 그것과 동일(Kn=1)로 한 경우에 대해 설명하였으나, Kn의 값을 임의로 설정함으로써 역상신호의 신호레벨을 변화시키는 것도 가능하며, 이것으로도 지연시간을 작게 하거나, 크게 할 수 있다.
또한, 상기 실시예에 있어서는 n단의 용량소자 Ca1∼Can, Cb1∼Cbn의 각 타단에 입력신호와 역상의 신호를 인가하였다고 하였으나, 동상의 신호를 인가하는 것도 가능하며, 이 경우에는 (식 7)에 있어서 (2n-1)의 항이 없어지게 되며, 또한 Kn=1로 하는 편이 양호한 주파수 특성을 얻게 된다.
또한, 상기 실시예에서는 단위용량 C으로서, 베이스-에미터간이 단락된 트랜지스터의 베이스-콜렉터간 결합용량 Cjc을 사용한다고 하였으나, 콜렉터-에미터간이 단락된 트랜지스터의 콜렉터-기판간 접합용량 Cjs을 사용해도 같은 효과를 얻을 수 있다. 여기에, 트랜지스터의 베이스-에미터간 접합용량 Cje로 하면 콜렉터-기판간 접합용량 Cjs는 Cjs=Cjc+Cje로 표현된다.
이상 설명한 바와 같이, 본원 발명에 의하면, 입력단자와 출력단자간에 삽입된 저항소자의 출력단에, C,2C,…, 2n-1C인 용량을 가진 n단의 용량소자의 각 일단을 공통접속하고, 이들 각 단의 용량소자의 각 타단에 대해 입력신호와 역상(또는 동상)의 신호 또는 기준전위레벨을 선택적으로 인가함으로써, CR 시정수회로의 시정수를 변화시킬수 있으므로, 입력신호를 원하는 지연시간으로 지연시킬 수 있는 효과가 있다.
또한, 단위용량 C으로서, 트랜지스터의 베이스-콜렉터간 결합용량 Cjc 또는 콜렉터-기판간 접합용량 Cjs을 사용함으로써, 이 베이스-콜렉터간 결합용량 Cjc 또는 콜렉터-기판간 접합용량 Cjs으로 CR 시정수회로의 용량 C을 전환해도 저항소자에는 직류전류가 흐르지 않으므로, 피코초오더로, 더욱이 직선성이 좋은 지연특성을 얻는 효과도 있다.

Claims (2)

  1. 지연해야할 입력신호가 공급되는 입력단자와, 지연된 신호를 도출하는 출력단자와, 상기 입력단자와 상기 출력단자간에 삽입된 저항소자와, 단위용량을 C로 할 때, 각각 C,2C,4C,…,2n-1C인 용량을 가지고 각 일단이 상기 저항소자의 출력단에 공통접속된 n개의 용량소자와, 상기 n개의 용량소자의 각 타단에 대해 상기 입력신호와 역상(逆相) 또는 동상(同相)의 신호 또는 기준전위레벨을 선택적으로 인가하는 n개의 선택수단을 구비한 것을 특징으로 하는 지연회로.
  2. 제1항에 있어서, 상기 용량소자의 단위용량 C으로서, 베이스-에미터간 또는 콜렉터-에미터간이 단락된 트랜지스터의 베이스-콜렉터간 결합용량 또는 콜렉터-기판간 접합용량을 사용한 것을 특징으로 하는 지연회로.
KR1019920002591A 1991-02-22 1992-02-21 지연회로 KR100195320B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-50473 1991-02-22
JP05047391A JP3225527B2 (ja) 1991-02-22 1991-02-22 遅延回路

Publications (2)

Publication Number Publication Date
KR920017357A KR920017357A (ko) 1992-09-26
KR100195320B1 true KR100195320B1 (ko) 1999-06-15

Family

ID=12859870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920002591A KR100195320B1 (ko) 1991-02-22 1992-02-21 지연회로

Country Status (3)

Country Link
US (1) US5175454A (ko)
JP (1) JP3225527B2 (ko)
KR (1) KR100195320B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465076A (en) * 1991-10-04 1995-11-07 Nippondenso Co., Ltd. Programmable delay line programmable delay circuit and digital controlled oscillator
US5262690A (en) * 1992-04-29 1993-11-16 International Business Machines Corporation Variable delay clock circuit
US5306971A (en) * 1992-07-23 1994-04-26 Proxim, Inc. Binary controlled digital tapped delay line
JP3550404B2 (ja) * 1992-09-10 2004-08-04 株式会社日立製作所 可変遅延回路及び可変遅延回路を用いたクロック信号供給装置
US6285197B2 (en) 1998-07-31 2001-09-04 Philips Electronics North America Corporation System and method for generating a jittered test signal

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866314A (en) * 1986-07-18 1989-09-12 Tektronix, Inc. Programmable high-speed digital delay circuit
JPH01119114A (ja) * 1987-10-31 1989-05-11 Sony Corp ディレイ回路
US4797586A (en) * 1987-11-25 1989-01-10 Tektronix, Inc. Controllable delay circuit
US5063311A (en) * 1990-06-04 1991-11-05 Motorola, Inc. Programmable time delay circuit for digital logic circuits

Also Published As

Publication number Publication date
JP3225527B2 (ja) 2001-11-05
JPH04268810A (ja) 1992-09-24
US5175454A (en) 1992-12-29
KR920017357A (ko) 1992-09-26

Similar Documents

Publication Publication Date Title
US5327098A (en) Programmable gain amplifier circuitry and method for biasing JFET gain switches thereof
JP2007053794A (ja) 制御可能なフィルタ装置
EP0052117B1 (en) Current mode biquadratic active filter
KR100195320B1 (ko) 지연회로
US4178558A (en) DC Level clamping circuit
JPH0766643A (ja) 電圧−電流変換器
US4625131A (en) Attenuator circuit
JPS60817B2 (ja) 相補型エミツタ・フオロワ回路
US4540896A (en) Variable resistance circuit
US4757275A (en) Wideband closed loop amplifier
US6191635B1 (en) Level shifting circuit having a fixed output common mode level
GB2205210A (en) Amplifier circuit including single capacitor for dc differential-input balance
JPS60254905A (ja) バイポーラ増幅器回路
US4853609A (en) Distortion-free, opposite-phase current source
JPH07321577A (ja) 可変利得増幅回路
EP0324205A2 (en) Amplifier circuit arrangement
JPS6151447B2 (ko)
JPS60236509A (ja) 差動可変増幅回路
JP3455063B2 (ja) 可変利得増幅器
JP2004007706A (ja) 可変電流分割回路
JPS6221057Y2 (ko)
KR940002235Y1 (ko) 고주파용 차동 증폭기
JPS58154911A (ja) 利得制御増幅器
JPH0630426B2 (ja) 利得可変回路
JPH029729B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030121

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee