JP3455063B2 - 可変利得増幅器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は可変利得増幅器に係
り、特に無線通信システムで有用なディジタル制御によ
って利得切り替えを行う機能を有する可変利得増幅器に
関する。

【０００２】

【従来の技術】無線通信システムにおいては、ダイナミ
ックレンジを広くするために可変利得増幅器を用いるこ
とが有効である。例えば、無線受信機においてアンテナ
から入力された受信信号を増幅する際、過大な入力信号
に対しては歪みが生じないように低利得とし、微小な入
力信号に対しては雑音特性を良くするように高利得とす
る可変利得増幅器が使用される。

【０００３】このような可変利得増幅器の例は、IEEE
J.Solid State Circuits, vol.SC-8,p275 “Distortion
in Bipolar Transistor Variable-Gain Amplifier”,W
ILLYM.C.SANSEN, ROBRET G.MEYER 著、に記載されてい
る。この可変利得増幅器は、図１４に示すように入力信
号電圧ＶｉをトランジスタＱ１０１で電流に変換し、こ
の電流をトランジスタＱ１０２，Ｑ１０３に制御電圧Ｖ
ｃで決まる電流分割比に応じて分割することにより、ト
ランジスタＱ１０３のコレクタから出力される出力信号
電圧Ｖｏを可変とした増幅器である。出力信号電圧Ｖｏ
は次式（１）で表され、Ｖｃの値に応じて０からｇｍ・
Ｒ_L ・Ｖｉまで連続的に変化する。

【０００４】 Ｖｏ＝ｇｍ・Ｒ_L ・Ｖｉ／（１＋ｅｘｐ（Ｖｃ−Ｖ_T ）） （１） 但し、ｇｍはトランジスタの相互コンダクタンス、Ｖ_T
は熱電圧、Ｒ_L は負荷抵抗である。

【０００５】この可変利得増幅器は、電流分割比をアナ
ログフィードバックで制御してアナログ的に利得を可変
するＡＧＣ回路などには有用である。しかし、利得制御
をディジタル制御で行う場合には、式（１）で示される
ように出力信号電圧Ｖｏが制御電圧Ｖｃの関数となって
いるため、所望の利得に応じて制御電圧Ｖｃの値を正確
に与えないと高精度の利得制御を行うことができないと
いう困難さがある。

【０００６】この問題を解決するため、所定の利得を持
つ増幅器を複数個用意し、図１５にに示すように各増幅
器Ａ１〜Ａｎを入力側スイッチＳＷｉ１〜ＳＷｉｎおよ
び出力側スイッチＳＷｏ１〜ＳＷｏｎにより選択して利
得を切り替えたり、図１６に示すように各増幅器Ａ１〜
Ａｎを並列に接続し、外部からの制御信号により一つの
増幅器を選択的に能動状態として利得を切り替える方法
がある。

【０００７】図１５に示すような利得切り替えにスイッ
チを利用する方法では、可変利得増幅器全体をＩＣで構
成する場合、ＦＥＴのような素子でスイッチを実現する
必要があり、スイッチの性能によっては可変利得増幅器
全体の性能が劣化したり、利得切り替え精度が低下する
という問題がある。スイッチをＩＣ内に集積しない場合
には、外付け部品のスイッチを用いることになるので、
回路が大型化したり、コストが高くなるという問題が起
こる。

【０００８】一方、図１６に示す方法によれば、利得の
切り替えにスイッチを用いないため図１５に示した方法
の問題点は解消されるが、並列接続された各増幅器の入
力インピーダンスや出力インピーダンスが異なっている
と、利得の切り替え時に信号の大きさが変化してしまう
ため、予定通りの利得が得られなくなる。利得切り替え
精度を十分に確保するためには、どの増幅器を能動状態
としても入力および出力インピーダンスが一定となるよ
うに各増幅器の入力部および出力部の回路を構成しなく
てはならないという問題がある。また、各増幅器の入出
力インピーダンスがそれぞれ等しくなるように回路を設
計しても、構成素子のばらつきによっては利得切り替え
時に入出力インピーダンスが変動してしまい、所定の利
得切り替え精度が得られなくなる。

【０００９】

【発明が解決しようとする課題】上述したように、従来
の可変利得増幅器のうち二つのトランジスタの電流分割
比を変えて利得を可変としたものでは、ディジタル制御
で利得切り替えを精度良く行うことが困難であった。ま
た、複数の増幅器をスイッチで切り替える方法では、ス
イッチを集積化した場合に所望の利得切り替え精度を得
ることが難しく、外付けのスイッチを用いると大型化や
コストアップを招くという問題があり、さらに並列接続
した複数の増幅器を選択的に能動状態として利得を切り
替える方法では、各増幅器の入出力インピーダンスのば
らつきや構成素子のばらつきにより利得切り替え精度が
低下するという問題点があった。

【００１０】本発明は、このような従来技術の問題点を
解消すべくなされたもので、ディジタル制御で利得を高
精度に切り替えることができる可変利得増幅器を提供す
ることを目的とする。

【００１１】

【課題を解決するための手段】上記の課題を解決するた
め、本発明の可変利得増幅器は、入力端子からの入力信
号を受けて信号電流を出力する入力段回路と、この入力
段回路の出力インピーダンスより小さい入力インピーダ
ンスを有し、該入力段回路から出力される信号電流を選
択された電流分割比で少なくとも二つに分割する可変電
流分割回路と、この可変電流分割回路の電流分割比を選
択する電流分割比選択回路と、可変電流分割回路の出力
インピーダンスより小さい入力インピーダンスを有し、
該可変電流分割回路により分割された電流の一方を受け
て出力信号を出力端子に取り出す出力段回路とを備えた
ことを特徴とする。

【００１２】入力段回路は例えば入力信号が電圧信号の
場合、電圧−電流変換回路で構成され、出力段回路は出
力信号として電圧信号を出力する場合、電流−電圧変換
回路によって構成される。

【００１３】この可変利得増幅器では、可変電流分割回
路の電流分割比を変化させることによって、利得が切り
替えられる。この場合、上述のように可変電流分割回路
の入力インピーダンスを入力段回路の出力インピーダン
スより小さく、好ましくは十分に小さくし、かつ可変電
流分割回路の出力インピーダンスを出力段回路の入力イ
ンピーダンスより大きく、好ましくは十分に大きくする
ことにより、可変利得増幅器の入力インピーダンスおよ
び出力インピーダンスは、それぞれ入力段回路の入力イ
ンピーダンスおよび出力段回路の出力インピーダンスと
なる。

【００１４】従って、可変利得増幅器の入出力インピー
ダンスは利得切り替えに際してほとんど変化することが
ないので、利得切り替え量は可変電流分割回路の電流分
割比のみによって決定され、極めて高精度な利得切り替
えが可能となる。また、電流分割比選択回路から可変電
流分割回路に供給される選択信号は、電流分割比をディ
ジタル的に制御できるだけの精度であればよく、アナロ
グ的に利得制御を行う場合のような高い精度は要求され
ない。

【００１５】本発明においては、上述の可変利得増幅器
を単位増幅器として複数個有し、これらを直列または並
列あるいは直並列に接続して構成することによって、よ
り多段階の利得切り替えを行うこともできる。

【００１６】本発明における可変電流分割回路は、基本
的には複数のバイポーラトランジスタのエミッタ面積比
で決められた複数の電流分割比を選択的に設定可能に構
成されるか、あるいは複数のＭＯＳトランジスタのゲー
ト幅／ゲート長比（Ｗ／Ｌ）の比で決められた複数の電
流分割比を選択的に設定可能に構成される。すなわち、
可変電流分割回路は電流入力側が入力段回路に接続さ
れ、電流出力側が出力段回路に接続されたトランジスタ
と、電流入力側が入力段回路に接続され、電流出力側が
定電位点に接続されたトランジスタを少なくとも含んで
構成され、これら両トランジスタのエミッタ面積比また
はＷ／Ｌの比で電流分割比が決定される。

【００１７】

【００１８】

【００１９】第１の可変電流分割回路は、ベースまたは
ゲートが第１の定電位点に接続され、エミッタまたはソ
ースが入力段回路に接続され、コレクタまたはドレイン
が前記出力段回路に接続された第１のトランジスタと、
ベースまたはゲートが第１の定電位点に接続され、コレ
クタまたはドレインが第２の定電位点に接続された第２
のトランジスタと、第１のトランジスタのエミッタまた
はソースと第２のトランジスタのエミッタまたはソース
との間に接続されたキャパシタと、第２のトランジスタ
のエミッタまたはソースに接続され、電流分割比選択回
路からの電流分割比を選択するための選択信号によって
オン／オフ制御される定電流源とにより構成される。

【００２０】第２の可変電流分割回路は、ベースまたは
ゲートが第１の定電位点に接続され、エミッタまたはソ
ースが入力段回路に接続され、コレクタまたはドレイン
が出力段回路に接続された第１のトランジスタと、ベー
スまたはゲートが第１の定電位点に接続され、コレクタ
またはドレインが第２の定電位点に接続された複数の第
２のトランジスタと、第１のトランジスタのエミッタま
たはソースと第２のトランジスタのそれぞれのエミッタ
またはソースとの間に接続された複数のキャパシタと、
第２のトランジスタのそれぞれのエミッタまたはソース
に接続され、電流分割比選択回路からの電流分割比を選
択するための選択信号によって選択的にオン／オフ制御
される複数の定電流源とにより構成される。

【００２１】さらに、上述した第１または第２の可変電
流分割回路の少なくとも一つを単位回路として複数個有
し、これらを直列または並列あるいは直並列に接続して
一つの可変電流分割回路として使用することもできる。

【００２２】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 （基本構成）図１に、本発明に係る可変利得増幅器の基
本構成を示す。入力端子１には、入力信号が例えば電圧
信号として与えられる。この入力信号は入力段回路２に
入力され、ここで入力信号が電圧信号の場合は電圧−電
流変換される。入力段回路２から出力される信号電流
は、可変電流分割回路３に入力される。可変電流分割回
路３では、入力段回路２から出力される信号電流が電流
分割比選択回路５により選択された電流分割比で二分割
される。分割された一方の信号電流は出力段回路４に入
力され、他方の信号電流は交流接地点（ＡＣ ＧＮＤ）
を流れる。出力段回路４では、入力された信号電流が電
流−電圧変換されて電圧信号となり、出力端子６から出
力信号として取り出される。

【００２３】なお、入力端子与えられる入力信号や、出
力端子６へ出力される出力信号は電流信号であっても構
わない。ここで、入力段回路２の出力インピーダンスを
Ｚo2、可変電流分割回路３の入力インピーダンスをＺi
3、可変電流分割回路３の出力インピーダンスをＺo3、
出力段回路４の入力インピーダンスをＺi4とすれば、こ
れらの関係は図中に示されるように、 Ｚo2＞＞Ｚi3 （２） Ｚo3＞＞Ｚi4 （３） に選ばれる。

【００２４】この可変利得増幅器では、電流分割比選択
回路５によって可変電流分割回路３の電流分割比を所望
の利得に応じて選択することにより、可変電流分割回路
３から出力段回路４に入力される信号電流が変化し、入
力端子１から出力端子６までの間の利得、この場合は電
圧利得がディジタル的に切り替わる。

【００２５】この利得切り替えに際しては、可変電流分
割回路３の電流分割比の変化に伴って可変電流分割回路
３の入出力インピーダンスＺi3，Ｚo3が変化する。ここ
で、入力インピーダンスＺi3を式（２）に示されるよう
に入力段回路２の出力インピーダンスＺo2に比べて十分
に小さくすることによって、利得切り替えの前後で入力
インピーダンスＺi3が変化しても、入力段回路２から出
力される信号電流にほとんど変化が生じないようにする
ことができる。

【００２６】また、可変電流分割回路３の出力インピー
ダンスＺo3を式（３）に示されるように出力段回路４の
入力インピーダンスＺi4に比べて十分に大きくすること
によって、利得切り替えの前後で出力インピーダンスＺ
o3が変化しても、出力段回路４には可変電流分割回路３
で分割された信号電流のみが流れ込むようにすることが
できる。

【００２７】さらに、可変利得増幅器の入出力インピー
ダンスは、それぞれ入力段回路２の入力インピーダンス
および出力段回路４の出力インピーダンスであり、これ
らは利得切り替えに際し一定に保たれる。

【００２８】従って、可変利得増幅器としての利得は可
変電流分割回路３の電流分割比によってのみ決定される
ので、利得切り替え精度を十分に高くとることができ、
従来技術の問題点が解決される。

【００２９】次に、図１の各部について具体的に説明す
る。 （入力段回路２の具体例）図２に、入力段回路２の種々
の構成例を示す。図２（ａ）（ｂ）は電圧入力・電流出
力の形式であり、図２（ａ）はエミッタが接地されたバ
イポーラトランジスタＱ１のベースに入力端子１を接続
し、コレクタから出力電流を取り出すようにした例、図
２（ｂ）はソースが接地されたＭＯＳトランジスタＭ１
のゲートに入力端子１を接続し、ドレインから出力電流
を取り出すようにした例である。

【００３０】図２（ｃ）（ｄ）は電流入力・電流出力の
形式であり、図２（ｃ）はベースに定電位が与えられた
バイポーラトランジスタＱ２のエミッタに入力端子１を
接続し、コレクタから出力電流を取り出すようにした
例、図２（ｄ）はゲートに定電位が与えられたＭＯＳト
ランジスタＭ２のソースに入力端子１を接続し、ドレイ
ンから出力電流を取り出すようにした例である。

【００３１】図２（ａ）（ｂ）（ｃ）（ｄ）に示した入
力段回路２は、いずれもバイアス電流が変化しない限り
入力インピーダンスは一定であり、また非常に高い出力
インピーダンスを有する。

【００３２】（出力段回路４の具体例）図３に、出力段
回路４の種々の構成例を示す。図３（ａ）は可変電流分
割回路３からの出力電流を抵抗Ｒ１に流し、抵抗Ｒ１の
電圧降下を出力信号として出力端子６に取り出すように
した例である。図３（ｂ）は可変電流分割回路３からの
出力電流を抵抗Ｒ２に流し、抵抗Ｒ２の電圧降下をバイ
ポーラトランジスタＱ３と定電流源ＣＳで構成されるエ
ミッタフォロワを介して出力端子６に出力信号として取
り出すようにした例である。

【００３３】図３（ａ）（ｂ）に示した出力段回路３
は、抵抗Ｒ１，Ｒ２の抵抗値を可変電流分割回路３の出
力インピーダンスよりも十分小さな値にとることによ
り、利得切り替えに際しても出力インピーダンスが一定
に保たれる。

【００３４】（可変電流分割回路３の具体例）可変電流
分割回路３は、具体的には複数のバイポーラトランジス
タのエミッタ面積比で決められた複数の電流分割比を選
択的に設定可能に構成するか、あるいは複数のＭＯＳト
ランジスタのＷ／Ｌ（ゲート幅／ゲート長比）の比で決
められた複数の電流分割比を選択的に設定可能に構成す
ることによって実現される。図４〜図７に、可変電流分
割回路３の種々の構成例を示す。

【００３５】図４に示す可変電流分割回路３は、電流分
割比選択回路５からの選択信号が入力される第１および
第２の選択信号入力端子１１，１２と、これらの選択信
号入力端子１１，１２にそれぞれのベースが接続され、
それぞれのエミッタが入力段回路２に接続され、それぞ
れのコレクタが出力段回路４に接続された第１および第
２のバイポーラトランジスタＱ１１，Ｑ１２と、ベース
が第２の選択信号入力端子１２に接続され、エミッタが
入力段回路２に接続され、コレクタが定電位点である交
流接地点ＡＣ ＧＮＤに接続された第３のトランジスタ
Ｑ１３によって構成される。

【００３６】この可変電流分割回路３では、選択信号入
力端子１１，１２に印加される選択信号の電位関係によ
り、トランジスタＱ１１とトランジスタＱ１２，Ｑ１３
のいずれかに選択的に入力段回路２から出力される信号
電流が流れる。このとき、図４中に示されるようにトラ
ンジスタＱ１２とトランジスタＱ１３のエミッタ面積比
を１：ｎ（ｎ＞１）とすれば、電流分割比は１または１
／ｎの２段階に切り替えられことになる。この動作につ
いては、後述するより具体的な実施例において詳しく説
明する。

【００３７】なお、図４はバイポーラトランジスタで構
成した例であるが、トランジスタＱ１１，Ｑ１２，Ｑ１
３をＭＯＳトランジスタに置き換えてもよい。その場合
は、ベースをゲートに、エミッタをソースに、コレクタ
をドレインにそれぞれ置き換え、さらにエミッタ面積を
Ｗ／Ｌに置き換えて考えればよい。

【００３８】図５に示す可変電流分割回路３は、電流分
割比選択回路５からの選択信号が入力される第１および
第２の選択信号入力端子１１，１２と、これらの選択信
号入力端子１１，１２にそれぞれのゲートが接続され、
それぞれのソースが入力段回路２に接続され、それぞれ
のドレインが出力段回路４に接続された第１および第２
のＭＯＳトランジスタＭ１１，Ｍ１２と、選択信号入力
端子１１，１２にそれぞれのゲートが接続され、それぞ
れのソースが入力段回路２に接続され、それぞれのドレ
インが交流接地点ＡＣ ＧＮＤに接続された第３および
第４のＭＯＳトランジスタＭ１３，Ｍ１４によって構成
される。

【００３９】この可変電流分割回路３では、選択信号入
力端子１１，１２に入力される選択信号の電位関係によ
り、トランジスタＭ１１，Ｍ１３の組と、トランジスタ
Ｍ１２，Ｍ１４の組のいずれかに選択的に入力段回路２
から出力される信号電流が流れる。ここで、トランジス
タＭ１１，Ｍ１２，Ｍ１３，Ｍ１４のそれぞれのＷ／Ｌ
をＷ／Ｌ(11)，Ｗ／Ｌ(12)，Ｗ／Ｌ(13)，Ｗ／Ｌ(14)と
した時、例えば Ｗ／Ｌ(11)：Ｗ／Ｌ(12)＝１：ｍ Ｗ／Ｌ(13)：Ｗ／Ｌ(14)＝１：ｎ としておけば、ｍとｎの値に応じて電流分割比は２段階
に切り替えられることになる。

【００４０】なお、図５はＭＯＳトランジスタで構成し
た例であるが、トランジスタＭ１１，Ｍ１２，Ｍ１３，
Ｍ１４をバイポーラトランジスタに置き換えてもよい。
その場合は、ゲートをベースに、ソースをエミッタに、
ドレインをコレクタにそれぞれ置き換え、さらにＷ／Ｌ
をエミッタ面積に置き換えて考えればよい。

【００４１】上述した図４および図５の可変電流分割回
路３によれば、その入力インピーダンスを図２に示した
入力段回路２の出力インピーダンスに比較して十分に低
くすることができる。

【００４２】図６に示す可変電流分割回路３は、電流分
割比選択回路５からの選択信号が入力される第１および
第２の選択信号入力端子１１，１２と、ベースが第１の
定電位点であるバイアス電圧源Ｖｂに接続され、エミッ
タが入力段回路２に接続され、コレクタが出力段回路４
に接続された第１のトランジスタＱ２１と、ベースがバ
イアス電圧源Ｖｂに接続され、コレクタが第２の定電位
点である交流接地点ＡＣ ＧＮＤに接続された複数の第
２のトランジスタＱ２２，Ｑ２３と、第１のトランジス
タＱ２１のエミッタと第２のトランジスタＱ２２，Ｑ２
３のそれぞれのエミッタとの間に接続されたキャパシタ
Ｃ１１，Ｃ１２と、第２のトランジスタＱ２２，Ｑ２３
のそれぞれのエミッタに接続され、選択信号入力端子１
１，１２に入力される選択信号によって選択的にオン／
オフ制御される定電流源ＣＳ２１，ＣＳ２２によって構
成される。

【００４３】この可変電流分割回路３では、定電流源Ｃ
Ｓ２１，ＣＳ２２が共にオフの場合は、入力段回路２か
ら出力される信号電流は全てトランジスタＱ２１を介し
て出力段回路４を流れる。定電流源ＣＳ２１，ＣＳ２２
のいずれか一方がオンの場合は、入力段回路２から出力
される信号電流はその一部がトランジスタＱ２１を介し
て出力段回路４を流れ、他の一部がトランジスタＱ２２
またはＱ２３およびキャパシタＣ２１またはＣ２２を介
して定電流源ＣＳ２１，ＣＳ２２のうちオンになってい
る方を流れる。

【００４４】ここで、トランジスタＱ２２，Ｑ２３のエ
ミッタ面積は異なっており、トランジスタＱ２１のエミ
ッタ面積に対してＱ２２のエミッタ面積はｎ倍、Ｑ２３
のエミッタ面積はｍ倍となっている。従って、定電流源
ＣＳ２１，ＣＳ２２を選択的にオン／オフ制御すること
によって、電流分割比を１、１／ｎ、１／ｍの３段階に
切り替えることができる。

【００４５】なお、図６はバイポーラトランジスタで構
成した例であるが、トランジスタＱ２１，Ｑ２２，Ｑ２
３をＭＯＳトランジスタに置き換えてもよい。その場合
は、ベースをゲートに、エミッタをソースに、コレクタ
をドレインにそれぞれ置き換え、さらにエミッタ面積を
Ｗ／Ｌに置き換えて考えればよい。また、図６では第２
のトランジスタとキャパシタおよび定電流源を２個とし
たが、３個以上としてであってもよい。

【００４６】図７に示す可変電流分割回路３は、電流分
割比選択回路５からの選択信号が入力される選択信号入
力端子１１と、ゲートが第１の定電位点であるバイアス
電圧源Ｖｂに接続され、ソースが入力段回路２に接続さ
れ、ドレインが出力段回路４に接続された第１のトラン
ジスタＭ２１と、ゲートがバイアス電圧源Ｖｂに接続さ
れ、ドレインが第２の定電位点である交流接地点ＡＣ
ＧＮＤに接続された第２のトランジスタＭ２２と、トラ
ンジスタＭ２１のソースとトランジスタＭ２２のソース
との間に接続されたキャパシタＣ２３と、トランジスタ
Ｍ２２のソースに接続され、選択信号入力端子１１に入
力される選択信号によってオン／オフ制御される定電流
源ＣＳ２３により構成される。

【００４７】この可変電流分割回路３では、定電流源Ｃ
Ｓ２３がオフの場合は、入力段回路２から出力される信
号電流は全てトランジスタＭ２１を介して出力段回路４
を流れる。一方、定電流源ＣＳ２３がオンの場合は、入
力段回路２から出力される信号電流は一部がトランジス
タＭ２１を介して出力段回路４へ流れ、他の一部がトラ
ンジスタＭ２２およびキャパシタＣ２３を介して定電流
源ＣＳ２３に流れる。従って、定電流源ＣＳ２３をオン
／オフ制御することによって、電流分割比を２段階に切
り替えることができる。

【００４８】なお、図６はＭＯＳトランジスタで構成し
た例であるが、トランジスタＭ２１，Ｍ２３をバイポー
ラトランジスタに置き換えてもよく、その場合はゲート
をベースに、ソースをエミッタに、ドレインをコレクタ
にそれぞれ置き換えて考えればよい。

【００４９】上述した図６および図７の可変電流分割回
路３では、利得切り替えに際してトランジスタＱ２１，
Ｍ２１のバイアス電流が変化しないため、入力段回路２
の入力インピーダンスおよび出力段回路４の出力インピ
ーダンスが変化することはない。

【００５０】図８は、可変電流分割回路３の他の実施形
態を示す図であり、図４〜図７で説明した可変電流分割
回路を単位回路として複数個用意し、これらを直列また
は並列あるいは直並列に接続して構成されている。ここ
では、単位回路として３つの可変電流分割回路ユニット
３ａ，３ｂ，３ｃを用い、ユニット３ｂ，３ｃを直列に
接続し、これらをユニット３ａに対して並列に接続して
いる。ユニット３ａ，３ｂ，３ｃには、それぞれ電流分
割比切り替え端子７ａ，７ｂ，７ｃが接続されている。
各ユニット３ａ，３ｂ，３ｃは、それぞれ図４〜図７に
示した可変電流分割回路のいずれかであり、その組み合
せは任意である。また、図８の構成は種々変形すること
が可能であり、ユニットの直列接続数、並列接続数を３
以上にしてもよい。

【００５１】このように可変電流分割回路３を構成する
と、入力段回路２に接続されているユニット３ａ，３ｂ
の入力インピーダンスが入力段回路２の出力インピーダ
ンスより十分に小さければ、利得切り替えの際に入力段
回路２から出力される信号電流は一定となる。また、出
力段回路４に接続されているユニット３ａ，３ｃの出力
インピーダンスが出力段回路４の入力インピーダンスよ
り十分に大きければ、出力段回路４に入力される信号電
流は、利得切り替えの際に各ユニット３ａ，３ｂ，３ｃ
で選択された電流分割比に応じた値となる。

【００５２】ここで、ユニット３ａ，３ｂの入力インピ
ーダンスがそれぞれの電流分割比の変化に伴い変化しな
ければ、入力段回路２からユニット３ａ，３ｂに入力さ
れる信号電流は利得切り替えの際に変化しないため、利
得の切り替え量は各ユニット３ａ，３ｂ，３ｃで選択さ
れた電流分割比によって決まることになる。

【００５３】次に、本発明のより具体的な実施例につい
て説明する。 （第１の実施例）図９は、第１の実施例に係る可変利得
増幅器であり、図２（ａ）に示したトランジスタＱ１か
らなる入力段回路２と、図４に示した選択信号入力端子
１１，１２およびトランジスタＱ１１，Ｑ１２，Ｑ１３
からなる可変電流分割回路３と、図３（ａ）に示した抵
抗Ｒ１からなる出力段回路４および２つの選択信号を出
力する電流分割比選択回路５を組み合わせた構成となっ
ている。

【００５４】この可変利得増幅器の動作を説明すると、
まず入力端子１からの入力信号電圧は入力段回路２にお
いてトランジスタＱ１により電流に変換され、可変電流
分割回路３に入力される。このとき、可変電流分割回路
３の第１および第２の選択信号入力端子１１，１２に入
力される選択信号の電位をＶ11，Ｖ12とすると、 Ｖ11−Ｖ12＞４Ｖ_T （４） （Ｖ_T は熱電圧）の場合は、トランジスタＱ１１がオン
となり、 Ｖ12−Ｖ11＞４Ｖ_T （５） の場合は、トランジスタＱ１２，Ｑ１３がオンとなる。
この場合、選択信号の精度は、上式を満たす程度でよ
い。また、選択信号入力端子１１，１２は交流的に接地
されているものとする。

【００５５】入力段回路２のトランジスタＱ１から出力
される信号電流は、前者の場合（高利得時：利得Ａ１）
はトランジスタＱ１１に流れ、後者の場合（低利得時：
利得Ａ２）はトランジスタＱ１２，Ｑ１３を流れ、トラ
ンジスタＱ１２を流れた電流のみが出力段回路４の抵抗
Ｒ１を流れる。

【００５６】ここで、抵抗Ｒ１の抵抗値をトランジスタ
Ｑ１１，Ｑ１２の出力インピーダンスよりも十分小さな
値としておけば、高利得時（利得Ａ１）と低利得時（利
得Ａ２）とで抵抗Ｒ１を流れる電流の割合は、コレクタ
が出力段回路４に接続されているトランジスタＱ１１，
Ｑ１２にそれぞれ入力される電流の比で決定され、トラ
ンジスタＱ１２とＱ１３のエミッタ面積比を１：ｎとす
れば、トランジスタＱ１２に流れる電流はトランジスタ
Ｑ１１に流れる電流の１／ｎとなるので、利得Ａ２は利
得Ａ１の１／ｎとなる。なお、利得切り替えの後の可変
電流分割回路３のインピーダンス変動を小さくするた
め、トランジスタＱ１１とＱ１２のエミッタ面積比は、
（ｎ＋１）：１に選ばれている。

【００５７】トランジスタＱ１１，Ｑ１２，Ｑ１３はベ
ース接地であり、その入力インピーダンスはエミッタ接
地であるトランジスタＱ１の出力インピーダンスよりも
十分に小さいので、高利得時と低利得時とでトランジス
タＱ１から出力される信号電流はほとんど変化しない。
さらに、利得切り替えの際に、トランジスタＱ１１，Ｑ
１２，Ｑ１３のエミッタ電位がほとんど変動しないの
で、ミラー効果によるインピーダンス変動もほとんどな
い。

【００５８】このように本実施例によれば、電流分割比
選択回路５から式（４）を満たす選択信号と式（５）を
満たす選択信号を選択的に可変電流分割回路３に供給す
ることによって、可変電流分割回路３に用意された電流
分割比を選択することで、利得を切り替えることができ
る。

【００５９】この場合の可変利得増幅器の入力インピー
ダンスは入力段回路２のトランジスタＱ１に流れるバイ
アス電流で決定され、利得切り替えの際にバイアス電流
に変化は生じないため、入力インピーダンスは一定に保
たれる。また、出力段回路４の抵抗Ｒ１の抵抗値をトラ
ンジスタＱ１１，Ｑ１２の出力インピーダンスより大き
な値に選んでいるため、可変利得増幅器の出力インピー
ダンスも一定となる。従って、利得切り替え量は可変電
流分割回路３に用意された電流分割比により正確に決ま
ることになる。

【００６０】（第２の実施例）図１０は、第２の実施例
に係る可変利得増幅器であり、二つの可変利得増幅器１
０１，１０２を並列に配置して構成される。可変利得増
幅器１０１は図９に示した可変利得増幅器と同様であ
り、トランジスタＱ１で構成される入力段回路２−１
と、選択信号入力端子１１，１２とトランジスタＱ１
１，Ｑ１２，Ｑ１３で構成される可変電流分割回路３−
１と、抵抗Ｒ１で構成される出力段回路４−１および電
流分割比選択回路５−１からなる。

【００６１】一方、可変利得増幅器１０２はトランジス
タＱ１で構成される入力段回路２−２と、選択信号入力
端子２１，２２とトランジスタＱ３１，Ｑ３２，Ｑ３
３，Ｑ３３で構成される可変電流分割回路３−２と、抵
抗Ｒ１で構成される出力段回路４−２および電流分割比
選択回路５−２からなる。

【００６２】可変利得増幅器１０２について説明する
と、入力端子１からの入力信号は入力段回路２−２２に
おいてトランジスタＱ１により電圧−電流変換され、可
変電流分割回路３−２に入力される。このとき、可変電
流分割回路３−２の選択信号入力端子２１，２２に入力
される選択信号の電位をＶ21，Ｖ22とすると、 Ｖ21−Ｖ22＞４Ｖ_T （６） の場合は、トランジスタＱ３１，Ｑ３３がオンとなり、 Ｖ22−Ｖ21＞４Ｖ_T （７） の場合は、トランジスタＱ３２，Ｑ３４がオンとなる。
この場合、選択信号の精度は、上式を満たす程度でよ
い。また、選択信号入力端子２１，２２は交流的に接地
されているものとする。

【００６３】入力段回路２−２のトランジスタＱ１から
出力される信号電流は、前者の場合（高利得時：利得Ａ
１）はトランジスタＱ３１，Ｑ３３を流れ、トランジス
タＱ３１を流れた信号電流のみが出力段回路４−２の抵
抗Ｒ１を流れる。さらに、入力段回路２−２のトランジ
スタＱ１から出力される信号電流は、後者の場合（低利
得時：利得Ａ２）はトランジスタＱ３２，Ｑ３４を流
れ、トランジスタＱ３２を流れた信号電流のみが出力段
回路４−２の抵抗Ｒ１を流れる。

【００６４】ここで、出力段回路４−２の抵抗Ｒ１の抵
抗値をトランジスタＱ３１，Ｑ３２の出力インピーダン
スよりも十分小さな値とすれば、トランジスタＱ３１，
Ｑ３２を流れる電流がそのまま抵抗Ｒ１を流れるので、
トランジスタＱ３１とＱ３３のエミッタ面積比を１：ｍ
とし、トランジスタＱ３２とＱ３４のエミッタ面積比を
１：ｎとしておけば、利得Ａ２は利得Ａ１のｍ／ｎとな
る。

【００６５】なお、トランジスタＱ３１とＱ３３のエミ
ッタ面積比を１：ｎに、トランジスタＱ３２とＱ３４の
エミッタ面積比を１：ｍに保ちつつ、トランジスタＱ３
１とＱ３３のエミッタ面積の和と、トランジスタＱ３２
とＱ３４のエミッタ面積の和を等しくしてもよい。

【００６６】トランジスタＱ３１，Ｑ３２，Ｑ３３，Ｑ
３４はベース接地であり、その入力インピーダンスはエ
ミッタ接地であるトランジスタＱ１の出力インピーダン
スよりも十分に小さいので、高利得時と低利得時とでト
ランジスタＱ１から出力される信号電流はほとんど変化
しない。さらに、利得切り替えの際に、トランジスタＱ
３１，Ｑ３２，Ｑ３３，Ｑ３４のエミッタ電位がほとん
ど変動しないので、ミラー効果によるインピーダンス変
動もほとんどない。

【００６７】このように本実施例によれば、可変利得増
幅器１０２は電流分割比選択回路５−２から式（６）を
満たす選択信号と式（７）を満たす選択信号を選択的に
可変電流分割回路３−２に供給することによって、可変
電流分割回路３−２に用意された電流分割比を選択する
ことで、利得を切り替えることができる。

【００６８】この場合の可変利得増幅器１０２の入力イ
ンピーダンスは入力段回路２−２のトランジスタＱ１に
流れるバイアス電流で決定され、利得切り替えの際にバ
イアス電流に変化は生じないため、入力インピーダンス
は一定に保たれる。また、出力段回路４−２の抵抗Ｒ１
の抵抗値をトランジスタＱ３１，Ｑ３２の出力インピー
ダンスより大きな値に選んでいるため、可変利得増幅器
１０２の出力インピーダンスも一定となる。これによ
り、利得の切り替え量は可変電流分割回路３−２に用意
された電流分割比により正確に決まることになる。

【００６９】従って、この可変利得増幅器１０２を図１
０に示したように図９で説明したと同様の可変利得増幅
器１０１と並列に配置して使用すれば、入出力インピー
ダンスが利得切り替え時に変化することがなく、また二
つの可変利得増幅器１０１，１０２内の可変電流分割回
路３−１，３−２に用意された合計４つの電流分割比に
応じて４段階の利得切り替えが可能であって、さらに利
得切り替え精度が可変電流分割回路３−１，３−２に用
意された電流分割比に応じて高精度に決まる可変利得増
幅器を実現できる。

【００７０】（第３の実施例）図１１は、第３の実施例
に係る可変利得増幅器であり、図２（ａ）に示した入力
段回路２と、図４に示した可変電流分割回路から第２の
選択信号入力端子１２とトランジスタＱ２３と定電流源
ＣＳ２２を取り除いた可変電流分割回路３と、図３
（ａ）に示した出力段回路４および選択信号を出力する
電流分割比選択回路５を組み合わせた構成となってい
る。

【００７１】この可変利得増幅器の動作を説明すると、
まず入力端子１からの入力信号は入力段回路２において
トランジスタＱ１により電圧−電流変換され、可変電流
分割回路３に入力される。ここで、電流分割比選択回路
５からの選択信号によって定電流源ＣＳ２１がオン／オ
フ制御され、トランジスタＱ２２のバイアス電流がオン
／オフされることにより、可変電流分割回路３の電流分
割比が選択される。

【００７２】すなわち、定電流源ＣＳ２１がオフの場合
は、入力段回路２から出力される信号電流は全てトラン
ジスタＱ２１を介して出力段回路４を流れる。定電流源
ＣＳ２１がオンになると、入力段回路２のトランジスタ
Ｑ１から出力される信号電流がトランジスタＱ２２にも
キャパシタＣ２１を介して流れ、トランジスタＱ２１を
流れた信号電流のみが出力段回路４の抵抗Ｒ１を流れ
る。ここで、トランジスタＱ２１，Ｑ２２に流すバイア
ス電流の比を１：ｎとし、さらにトランジスタＱ２１，
Ｑ２２のエミッタ面積比を１：ｎとすると、定電流源Ｃ
Ｓ２１のオン／オフにより利得比が１：ｎの利得切り替
えが行われることになる。

【００７３】この定電流源ＣＳ２１のオン／オフにより
可変電流分割回路３の入力インピーダンスが変化する
が、エミッタ接地であるトランジスタＱ１の出力インピ
ーダンスがベース接地であるトランジスタＱ２１，Ｑ２
２の入力インピーダンスよりも大きいので、高利得時と
低利得時とでトランジスタＱ１から出力される信号電流
はほとんど変化しない。この場合の可変利得増幅器の入
力インピーダンスはトランジスタＱ１に流れるバイアス
電流で決定され、このバイアス電流は利得切り替えの際
に変化しないため、入力インピーダンスは一定に保たれ
る。さらに、抵抗Ｒ１の値をトランジスタＱ２１の出力
インピーダンスよりも小さくすることにより、可変利得
増幅器の出力インピーダンスも一定に保たれる。従っ
て、利得切り替え量は、可変電流分割回路３の電流分割
比によって正確に決まる。

【００７４】（第４の実施例）図１２は、第４の実施例
に係る可変利得増幅器であり、図２（ｂ）に示した入力
段回路２と、図４に示した可変電流分割回路のバイポー
ラトランジスタＱ１１，Ｑ１２，Ｑ１３をＭＯＳトラン
ジスタＭ２１，Ｍ２２，Ｍ２３に置き換え、第１および
第２の選択信号入力端子３１，３２を有する可変電流分
割回路３−３と、図５と同様のＭＯＳトランジスタＭ３
１，Ｍ３２，Ｍ３３，Ｍ３４と第１および第２の選択信
号入力端子３３，３４を有する可変電流分割回路３−４
と、図３（ａ）に示した出力段回路４および選択信号を
出力する電流分割比選択回路５を組み合わせた構成とな
っている。

【００７５】この可変利得増幅器の動作を説明すると、
まず入力端子１からの入力信号電圧は入力段回路２にお
いてトランジスタＭ１により電流に変換された後、可変
電流分割回路３に入力され、二つの可変電流分割回路３
−３，３−４によって分割される。ここで、選択信号入
力端子３１，３２，３３，３４に入力される選択信号の
電位をそれぞれＶ31，Ｖ32，Ｖ33，Ｖ34とすると、 Ｖ31−Ｖ32＞Ｖth （８） の場合はトランジスタＭ２１がオンとなり、可変電流分
割回路３−３に入力される信号電流はトランジスタＭ２
１を流れる。また、 Ｖ32−Ｖ31＞Ｖth （９） の場合はトランジスタＭ２２，Ｍ２３がオンとなり、可
変電流分割回路３−３に入力される信号電流はトランジ
スタＭ２２，Ｍ２３を流れる。但し、ＶthはＭＯＳトラ
ンジスタがオンするに必要な電位差であり、これは特に
高精度である必要はないので、選択信号の大きさも高精
度でなくともよい。

【００７６】同様に、 Ｖ33−Ｖ34＞Ｖth （１０） の場合はトランジスタＭ３１，Ｍ３３がオンとなり、可
変電流分割回路３−４に入力される信号電流はトランジ
スタＭ３１，Ｍ３３を流れる。また、 Ｖ34−Ｖ33＞Ｖth （１１） の場合はトランジスタＭ３２，Ｍ３４がオンとなり、可
変電流分割回路３−４に入力される信号電流はトランジ
スタＭ３２，Ｍ３４を流れる。ここで、選択信号入力端
子３１，３２，３３，３４は交流的に接地されている。

【００７７】従って、可変電流分割回路３には、４通り
の電流分割比が用意されていることになる。すなわち、
トランジスタＭ２１，Ｍ２２，Ｍ２３，Ｍ３１，Ｍ３
２，Ｍ３３，Ｍ３４のそれぞれのＷ／ＬをＷ／Ｌ(21)，
Ｗ／Ｌ(22)，Ｗ／Ｌ(23)，Ｗ／Ｌ(31)，Ｗ／Ｌ(32)，Ｗ
／Ｌ(33)，Ｗ／Ｌ(34)とした時、例えば Ｗ／Ｌ(21) ＝Ｗ／Ｌ(22)＋Ｗ／Ｌ(23) ＝Ｗ／Ｌ(31)＋Ｗ／Ｌ(32) ＝Ｗ／Ｌ(33)＋Ｗ／Ｌ(34) としておけば、それぞれのＷ／Ｌに応じて決定される４
通りの電流分割比を用意することができる。

【００７８】ここで、ゲート接地であるトランジスタＭ
２１〜Ｍ２３，Ｍ３１〜Ｍ３４の入力インピーダンス
は、入力段回路２のトランジスタＭ１の出力インピーダ
ンスより十分に小さいため、利得が切り替わる際、トラ
ンジスタＭ１から出力される信号電流はほとんど変化し
ない。また、出力段回路４の抵抗Ｒ１の抵抗値をトラン
ジスタＭ２１〜Ｍ２３，Ｍ３１〜Ｍ３４の出力インピー
ダンスより十分に小さな値とすれば、トランジスタＭ２
１〜Ｍ２３，Ｍ３１〜Ｍ３４を流れた電流がそのまま出
力段回路４に入力され、かつ出力段回路４の出力インピ
ーダンスは一定となる。さらに、利得切り替えの際、ト
ランジスタＭ１のバイアス状態も不変であるため、入力
段回路２の入力インピーダンスも一定に保たれる。従っ
て、利得切り替え量は、可変電流分割回路３に用意され
た電流分割比によって正確に決まることになる。

【００７９】（他の実施形態）図１３（ａ）（ｂ）
（ｃ）に、本発明の他の実施形態に係る可変利得増幅器
を示す。この可変利得増幅器は、図１に示した基本構成
の可変利得増幅器（ＶＧＡで示す）を単位増幅器として
複数個用い、これらを直列または並列あるいは直並列に
接続して構成することによって、より広範囲かつ多段階
の利得切り替えを可能としたものである。

【００８０】この場合、それぞれの可変利得増幅器にお
いて、入力段回路は常に動作しており、また上述したよ
うに各入力段回路のインピーダンス変動がないため、可
変利得増幅器の入力インピーダンスは常に一定に保たれ
る。同様に、可変利得増幅器の出力インピーダンスも一
定に保たれる。従って、利得切り替え量は各可変利得増
幅器内の可変電流分割回路の電流分割比によって正確に
決まり、利得の多段切り替えを高精度の利得切り替え量
の下で実現することができる。

【００８１】なお、図３（ａ）（ｂ）（ｃ）以外の種々
の構成法を用いてもよいことは勿論であり、特に単位増
幅器の直列接続数、並列接続数については種々変更する
ことが可能である。

【００８２】

【発明の効果】以上説明したように、本発明によれば入
力端子からの入力信号を受ける入力段回路から可変電流
分割回路に信号電流を入力し、可変電流分割回路から出
力される信号電流を受ける出力段回路から出力端子に出
力信号を取り出し、電流分割比選択回路によって可変電
流分割回路の電流分割比を選択することで利得切り替え
を行う可変利得増幅器において、可変電流分割回路の入
力インピーダンスを入力段回路の出力インピーダンスよ
り小さくし、かつ可変電流分割回路の出力インピーダン
スを出力段回路の入力インピーダンスより大きくするこ
とにより、可変利得増幅器の入出力インピーダンスは利
得切り替えに際してほとんど変化することがなく、従っ
て利得切り替え量を可変電流分割回路の電流分割比のみ
によって決定されるため、ディジタル制御で利得切り替
えを高精度に行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る可変利得増幅器の概
略構成を示すブロック図

【図２】本発明の可変利得増幅器における入力段回路の
種々の構成例を示す回路図

【図３】本発明の可変利得増幅器における出力段回路の
種々の構成例を示す回路図

【図４】本発明の可変利得増幅器における可変電流分割
回路の構成例を示す回路図

【図５】本発明の可変利得増幅器における可変電流分割
回路の構成例を示す回路図

【図６】本発明の可変利得増幅器における可変電流分割
回路の構成例を示す回路図

【図７】本発明の可変利得増幅器における可変電流分割
回路の構成例を示す回路図

【図８】本発明の可変利得増幅器における複数の単位回
路からなる可変電流分割回路の構成例を示すブロック図

【図９】本発明の第１の実施例に係る可変利得増幅器の
構成を示す回路図

【図１０】本発明の第２の実施例に係る可変利得増幅器
の構成を示す回路図

【図１１】本発明の第３の実施例に係る可変利得増幅器
の構成を示す回路図

【図１２】本発明の第４の実施例に係る可変利得増幅器
の構成を示す回路図

【図１３】本発明の他の実施形態に係る複数の単位増幅
器からなる可変利得増幅器の種々の構成を示すブロック
図

【図１４】従来の可変利得増幅器を示す回路図

【図１５】従来の他の可変利得増幅器を示す回路図

【図１６】従来のさらに別の可変利得増幅器を示す回路
図

【符号の説明】

１…入力端子 ２…入力段回路 ３，３−１，３−２，３−３，３−４…可変電流分割回
路 ３ａ〜３ｃ…可変電流分割回路ユニット（単位回路） ４，４−１，４−２…出力段回路 ５，５−１，５−２…電流分割比選択回路 ６…出力端子 ７ａ〜７ｃ…電流分割比切り替え端子 １１，１２，２１，２２，３１，３２，３３，３４…選
択信号入力端子 Ｑ１１…第１のトランジスタ Ｑ１２…第２のトランジスタ Ｑ１３…第３のトランジスタ Ｑ２１…第１のトランジスタ Ｑ２２，Ｑ２３…第２のトランジスタ Ｑ３１…第１のトランジスタ Ｑ３２…第２のトランジスタ Ｑ３３…第３のトランジスタ Ｑ３４…第４のトランジスタ Ｍ１１…第１のトランジスタ Ｍ１２…第２のトランジスタ Ｍ１３…第３のトランジスタ Ｍ１４…第４のトランジスタ Ｍ２１…第１のトランジスタ Ｍ２２，Ｍ２３…第２のトランジスタ Ｍ３１…第１のトランジスタ Ｍ３２…第２のトランジスタ Ｍ３３…第３のトランジスタ Ｍ３４…第４のトランジスタ ＣＳ２１，ＣＳ２２，ＣＳ２３…定電流源 Ｃ２１，Ｃ２２，Ｃ２３…キャパシタ

フロントページの続き (56)参考文献 特開 昭62−132412（ＪＰ，Ａ) 特開 昭60−97712（ＪＰ，Ａ) 特開 昭57−196609（ＪＰ，Ａ) 特開 平８−111614（ＪＰ，Ａ) 特開 昭49−132958（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03G 3/10

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】入力端子からの入力信号を受けて信号電流
   を出力する入力段回路と； 前記入力段回路の出力インピーダンスより小さい入力イ
   ンピーダンスを有し、該入力段回路から出力される信号
   電流を選択された電流分割比で少なくとも二つに分割す
   る可変電流分割回路と； 前記可変電流分割回路の電流分割比を選択する電流分割
   比選択回路と； 前記可変電流分割回路の出力インピーダンスより小さい
   入力インピーダンスを有し、該可変電流分割回路により
   分割された電流の一方を受けて出力信号を出力端子に取
   り出す出力段回路とを備え、 前記可変電流分割回路は、ベースまたはゲートが第１の
   定電位点に接続され、エミッタまたはソースが前記入力
   段回路に接続され、コレクタまたはドレインが前記出力
   段回路に接続された第１のトランジスタと、ベースまた
   はゲートが前記第１の定電位点に接続され、コレクタま
   たはドレインが第２の定電位点に接続された第２のトラ
   ンジスタと、前記第１のトランジスタのエミッタまたは
   ソースと前記第２のトランジスタのエミッタまたはソー
   スとの間に接続されたキャパシタと、前記第２のトラン
   ジスタのエミッタまたはソースに接続され、前記電流分
   割比選択回路からの電流分割比を選択するための選択信
   号によってオン／オフ制御される定電流源とを有する こ
   とを特徴とする可変利得増幅器。
2. 【請求項２】入力端子からの入力信号を受けて信号電流
   を出力する入力段回路と； 前記入力段回路の出力インピーダンスより小さい入力イ
   ンピーダンスを有し、該入力段回路から出力される信号
   電流を選択された電流分割比で少なくとも二つに分割す
   る可変電流分割回路と； 前記可変電流分割回路の電流分割比を選択する電流分割
   比選択回路と； 前記可変電流分割回路の出力インピーダンスより小さい
   入力インピーダンスを有し、該可変電流分割回路により
   分割された電流の一方を受けて出力信号を出力端子に取
   り出す出力段回路とを備え、 前記可変電流分割回路は、ベースまたはゲートが第１の
   定電位点に接続され、 エミッタまたはソースが前記入力
   段回路に接続され、コレクタまたはドレインが前記出力
   段回路に接続された第１のトランジスタと、ベースまた
   はゲートが前記第１の定電位点に接続され、コレクタま
   たはドレインが第２の定電位点に接続された複数の第２
   のトランジスタと、前記第１のトランジスタのエミッタ
   またはソースと前記第２のトランジスタのそれぞれのエ
   ミッタまたはソースとの間に接続された複数のキャパシ
   タと、前記第２のトランジスタのそれぞれのエミッタま
   たはソースに接続され、前記電流分割比選択回路からの
   電流分割比を選択するための選択信号によって選択的に
   オン／オフ制御される複数の定電流源とを有する ことを
   特徴とする可変利得増幅器。
3. 【請求項３】請求項１または２に記載の可変利得増幅器
   を単位増幅器として複数個有し、これらを直列または並
   列あるいは直並列に接続してなることを特徴とする可変
   利得増幅器。