JP3388196B2 - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JP3388196B2 JP3388196B2 JP02048399A JP2048399A JP3388196B2 JP 3388196 B2 JP3388196 B2 JP 3388196B2 JP 02048399 A JP02048399 A JP 02048399A JP 2048399 A JP2048399 A JP 2048399A JP 3388196 B2 JP3388196 B2 JP 3388196B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- emitter
- differential amplifier
- gain
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、携帯電話などの移
動体通信システムにおいて、携帯端末等の出力電力を制
御するための自動利得制御装置に適用される利得制御回
路に関するものである。
動体通信システムにおいて、携帯端末等の出力電力を制
御するための自動利得制御装置に適用される利得制御回
路に関するものである。
【０００２】
【従来の技術】スペクトラム拡散方式を用いたＣＤＭＡ
（Code Division Multiple Access：符号分割多元接
続）方式の移動体通信システムでは、加入者容量増大の
目的から同一周波数帯に拡散符号の異なる複数の移動局
を割り当て送信を行ない、受信機側では送信時と同一の
拡散符号を重畳し信号を復元する。この様な移動体通信
システムでは、基地局へ到達する各移動局からの出力の
電界強度が同一になるように、各移動局の出力電力を送
信系の無線部で制御する必要がある。また移動局のベー
スバンド信号処理部に入力する信号振幅が、移動局が受
ける電界強度の強弱によらず一定となる様に、受信系の
無線部で電力制御する必要がある。一般に、ＣＤＭＡ方
式の携帯電話機では、送信系、受信系の各無線部でそれ
ぞれ80ｄＢ程度の利得制御幅が要求される。
（Code Division Multiple Access：符号分割多元接
続）方式の移動体通信システムでは、加入者容量増大の
目的から同一周波数帯に拡散符号の異なる複数の移動局
を割り当て送信を行ない、受信機側では送信時と同一の
拡散符号を重畳し信号を復元する。この様な移動体通信
システムでは、基地局へ到達する各移動局からの出力の
電界強度が同一になるように、各移動局の出力電力を送
信系の無線部で制御する必要がある。また移動局のベー
スバンド信号処理部に入力する信号振幅が、移動局が受
ける電界強度の強弱によらず一定となる様に、受信系の
無線部で電力制御する必要がある。一般に、ＣＤＭＡ方
式の携帯電話機では、送信系、受信系の各無線部でそれ
ぞれ80ｄＢ程度の利得制御幅が要求される。
【０００３】また、無線機から出力される送信雑音は、
送信帯域内や隣接チャネル帯域内、受信帯域内に現れる
ことにより受信感度劣化等の要因となるため、送信電力
制御範囲において良好なC／N特性を満足する必要があ
る。
送信帯域内や隣接チャネル帯域内、受信帯域内に現れる
ことにより受信感度劣化等の要因となるため、送信電力
制御範囲において良好なC／N特性を満足する必要があ
る。
【０００４】図３に、従来の可変利得回路の一例を示
す。図３において可変利得回路は、エミッタ間をエミッ
タ抵抗RE3で結合し、かつ各エミッタを定電流源CS4を介
して接地したトランジスタQ29，Q30とからなる差動増幅
器３と、エミッタ間をエミッタ抵抗RE4で結合し、かつ
各エミッタを定電流源CS5を介して接地したトランジス
タQ35，Q36とからなる差動増幅器４を備えている。ま
た、トランジスタQ25，Q26のエミッタは共通でトランジ
スタQ29のコレクタに、トランジスタQ27，Q28のエミッ
タは共通でトランジスタQ30のコレクタに、トランジス
タQ31，Q32のエミッタは共通でトランジスタQ35のコレ
クタに、トランジスタQ33，Q34のエミッタは共通でトラ
ンジスタQ36のコレクタにそれぞれ接続されており、ト
ランジスタQ26，Q27，Q32，Q33のコレクタは電源Vccに
接続している制御回路とを備えている。
す。図３において可変利得回路は、エミッタ間をエミッ
タ抵抗RE3で結合し、かつ各エミッタを定電流源CS4を介
して接地したトランジスタQ29，Q30とからなる差動増幅
器３と、エミッタ間をエミッタ抵抗RE4で結合し、かつ
各エミッタを定電流源CS5を介して接地したトランジス
タQ35，Q36とからなる差動増幅器４を備えている。ま
た、トランジスタQ25，Q26のエミッタは共通でトランジ
スタQ29のコレクタに、トランジスタQ27，Q28のエミッ
タは共通でトランジスタQ30のコレクタに、トランジス
タQ31，Q32のエミッタは共通でトランジスタQ35のコレ
クタに、トランジスタQ33，Q34のエミッタは共通でトラ
ンジスタQ36のコレクタにそれぞれ接続されており、ト
ランジスタQ26，Q27，Q32，Q33のコレクタは電源Vccに
接続している制御回路とを備えている。
【０００５】トランジスタQ30，Q36のベースは共通で正
相信号、トランジスタQ29，Q35のベースは共通で逆相信
号のそれぞれ入力端子IN，INXであり、トランジスタQ2
5，Q28，Q32，Q33のベースは共通で制御電圧の入力端子
VC、トランジスタQ26，Q27，Q31，Q34のベースは共通で
制御電圧の入力端子VCXであり、トランジスタQ25，Q31
のコレクタは共通で負荷抵抗R11を介し電源Vccと接続
し、かつ同相信号の出力端子OUTであり、トランジスタQ
28，Q34のコレクタは共通で負荷抵抗R12を介し電源Vcc
と接続し、かつ逆相信号の出力端子OUTXである。ここ
で、RE3＜RE4なる関係に設定すれば、差動増幅器３の利
得Ghと差動増幅器４の利得GlはGh＞Glなる関係となる。
よって、制御電圧の入力端子VC，VCXに入力する制御電
圧Vc，Vcxを任意に設定することにより、負荷抵抗R1に
流れる差動増幅器３，差動増幅器４の電流比を変化させ
てGh，Gl間の所望の利得を得ることができる。この可変
利得回路の利得Ｇは、次式（１）で与えられる。 Ｇ＝2/(1+exp(-Vd/Vt))・R11・gm3＋2/(1+exp(Vd/Vt))・R11・gm4 …（１） 但し、Vt＝ｋＴ／ｑであり、ｑは電子電荷、ｋはボルツ
マン定数、Ｔは絶対温度である。
相信号、トランジスタQ29，Q35のベースは共通で逆相信
号のそれぞれ入力端子IN，INXであり、トランジスタQ2
5，Q28，Q32，Q33のベースは共通で制御電圧の入力端子
VC、トランジスタQ26，Q27，Q31，Q34のベースは共通で
制御電圧の入力端子VCXであり、トランジスタQ25，Q31
のコレクタは共通で負荷抵抗R11を介し電源Vccと接続
し、かつ同相信号の出力端子OUTであり、トランジスタQ
28，Q34のコレクタは共通で負荷抵抗R12を介し電源Vcc
と接続し、かつ逆相信号の出力端子OUTXである。ここ
で、RE3＜RE4なる関係に設定すれば、差動増幅器３の利
得Ghと差動増幅器４の利得GlはGh＞Glなる関係となる。
よって、制御電圧の入力端子VC，VCXに入力する制御電
圧Vc，Vcxを任意に設定することにより、負荷抵抗R1に
流れる差動増幅器３，差動増幅器４の電流比を変化させ
てGh，Gl間の所望の利得を得ることができる。この可変
利得回路の利得Ｇは、次式（１）で与えられる。 Ｇ＝2/(1+exp(-Vd/Vt))・R11・gm3＋2/(1+exp(Vd/Vt))・R11・gm4 …（１） 但し、Vt＝ｋＴ／ｑであり、ｑは電子電荷、ｋはボルツ
マン定数、Ｔは絶対温度である。
【０００６】また、Vdは制御電圧Vc，Vcxの差電圧であ
り、gm3，gm4はそれぞれ差動増幅器１，差動増幅器２の
トランスコンダクタンスであり次式（２）、（３）で与
えられる。 gm3＝１／２(Vt／I3＋RE3) … （２） gm4＝１／２(Vt／I4＋RE4) … （３）
り、gm3，gm4はそれぞれ差動増幅器１，差動増幅器２の
トランスコンダクタンスであり次式（２）、（３）で与
えられる。 gm3＝１／２(Vt／I3＋RE3) … （２） gm4＝１／２(Vt／I4＋RE4) … （３）
【０００７】図４に、この可変利得回路の利得制御特性
と雑音指数（以下NF(Noise Figure）とする）特性の一
例を示す。この例では、gm1とgm2の比を17：１として、
利得制御幅を25ｄＢ程度としている。gm1とgm2の比はほ
ぼエミッタ抵抗RE1とRE2の比で決定されることから、RE
1に対しRE2を十分に大きく設定する必要があるが、NFは
各差動増幅器のエミッタ抵抗RE1，RE2の熱雑音が大きく
影響されることから、差動増幅器４の利得Glが支配的な
領域の低利得時のNF特性が劣化している。
と雑音指数（以下NF(Noise Figure）とする）特性の一
例を示す。この例では、gm1とgm2の比を17：１として、
利得制御幅を25ｄＢ程度としている。gm1とgm2の比はほ
ぼエミッタ抵抗RE1とRE2の比で決定されることから、RE
1に対しRE2を十分に大きく設定する必要があるが、NFは
各差動増幅器のエミッタ抵抗RE1，RE2の熱雑音が大きく
影響されることから、差動増幅器４の利得Glが支配的な
領域の低利得時のNF特性が劣化している。
【０００８】上述した構成の可変利得回路を４段縦続接
続し、前段からの利得をそれぞれG1，G2，G3，G4、NFを
それぞれNF1，NF2，NF3，NF4とした場合、利得制御回路
の利得ＧおよびNFは次式（４）、（５）で与えられる。 G＝G1・G2・G3・G4 …（４） NF＝NF1＋(NF2-1)/G1＋(NF3-1)/(G1・G2)＋(NF4-1)/(G1・G2・G3)…(５)
続し、前段からの利得をそれぞれG1，G2，G3，G4、NFを
それぞれNF1，NF2，NF3，NF4とした場合、利得制御回路
の利得ＧおよびNFは次式（４）、（５）で与えられる。 G＝G1・G2・G3・G4 …（４） NF＝NF1＋(NF2-1)/G1＋(NF3-1)/(G1・G2)＋(NF4-1)/(G1・G2・G3)…(５)
【０００９】
【発明が解決しようとする課題】無線機から出力される
送信雑音は、送信帯域内や隣接チャネル帯域内、受信帯
域内に現れることにより受信感度劣化等の要因となるた
め、送信電力制御範囲において良好なC／N特性を満足す
る必要がある。しかし上記構成の利得制御回路を用いた
移動体通信システムでは、低利得時のNF特性が劣化する
ために出力電力の低い領域においては、良好なC／N特性
を確保することが困難である。
送信雑音は、送信帯域内や隣接チャネル帯域内、受信帯
域内に現れることにより受信感度劣化等の要因となるた
め、送信電力制御範囲において良好なC／N特性を満足す
る必要がある。しかし上記構成の利得制御回路を用いた
移動体通信システムでは、低利得時のNF特性が劣化する
ために出力電力の低い領域においては、良好なC／N特性
を確保することが困難である。
【００１０】
【課題を解決するための手段】本発明は、従来のこの様
な課題を解決することを目的とし、利得制御回路の低利
得時のＮＦ劣化を低減し、出力電力の低い領域のC／Nを
改善するための利得制御回路を提供するものである。
な課題を解決することを目的とし、利得制御回路の低利
得時のＮＦ劣化を低減し、出力電力の低い領域のC／Nを
改善するための利得制御回路を提供するものである。
【００１１】本発明の利得制御回路は、互いに縦続接続
された第１から第ｎのｎ段の可変利得回路と、第１から
第ｎの各可変利得回路に制御電圧Vgchを供給する制御電
圧変換回路と、第１から第ｎの各可変利得回路に第１の
基準電圧から第ｎの基準電圧を供給する基準電圧発生回
路とを備えており、第ｎ段の可変利得回路は低利得時に
NF劣化が比較的少ない構成となっている。
された第１から第ｎのｎ段の可変利得回路と、第１から
第ｎの各可変利得回路に制御電圧Vgchを供給する制御電
圧変換回路と、第１から第ｎの各可変利得回路に第１の
基準電圧から第ｎの基準電圧を供給する基準電圧発生回
路とを備えており、第ｎ段の可変利得回路は低利得時に
NF劣化が比較的少ない構成となっている。
【００１２】本構成の利得制御回路によれば、利得制御
回路を構成する最終段の可変利得回路の低利得時のNFを
低減することで、利得制御回路の低利得時のNFを低減し
出力電力の低い領域において、良好なC／N特性を確保す
ることができる。
回路を構成する最終段の可変利得回路の低利得時のNFを
低減することで、利得制御回路の低利得時のNFを低減し
出力電力の低い領域において、良好なC／N特性を確保す
ることができる。
【００１３】
【発明の実施の形態】本発明の実施形態について図面を
参照して詳細に説明する。図１は、本発明の利得制御回
路の実施形態を示すブロック図である。本実施形態にお
いて利得制御回路は、所望の利得制御幅と制御直線性を
得るために、制御幅が20dＢ〜30dＢ程度の可変利得回路
を４段縦続に接続している。また利得制御回路は、制御
電圧Vgcを変化させるのと同時に、基準電圧発生回路か
ら各可変利得回路にそれぞれ個別の基準電圧を供給する
ことにより各段の可変利得回路の動作範囲をずらし、全
体として広い制御範囲と高い直線性を得る。
参照して詳細に説明する。図１は、本発明の利得制御回
路の実施形態を示すブロック図である。本実施形態にお
いて利得制御回路は、所望の利得制御幅と制御直線性を
得るために、制御幅が20dＢ〜30dＢ程度の可変利得回路
を４段縦続に接続している。また利得制御回路は、制御
電圧Vgcを変化させるのと同時に、基準電圧発生回路か
ら各可変利得回路にそれぞれ個別の基準電圧を供給する
ことにより各段の可変利得回路の動作範囲をずらし、全
体として広い制御範囲と高い直線性を得る。
【００１４】第１の可変利得回路１の出力端子OUT，OUT
Xは第２の可変利得回路２の入力端子IN，INXに接続し、
第２の可変利得回路２の出力端子OUT，OUTXは第３の可
変利得回路３の入力端子IN，INXに接続し、同様にして
第４の可変利得回路４が接続されている。また第１の可
変利得回路１の入力端子IN，INXは利得制御回路の入力
信号ｖinが入力し、第４の可変利得回路４の出力端子OU
T，OUTXは利得制御回路の出力信号ｖoutが出力する。
Xは第２の可変利得回路２の入力端子IN，INXに接続し、
第２の可変利得回路２の出力端子OUT，OUTXは第３の可
変利得回路３の入力端子IN，INXに接続し、同様にして
第４の可変利得回路４が接続されている。また第１の可
変利得回路１の入力端子IN，INXは利得制御回路の入力
信号ｖinが入力し、第４の可変利得回路４の出力端子OU
T，OUTXは利得制御回路の出力信号ｖoutが出力する。
【００１５】ここで式（５）より利得制御回路の低利得
時のNFは、各可変利得回路の利得Ｇが１より小さい場
合、最終段の可変利得回路のNFがほぼ支配的になる。そ
こで第４の可変利得回路４は低利得時のNF劣化を比較的
少なくした構成とし、利得制御回路の低利得時のNFを低
減する構成としている。ただし第１から第３の可変利得
回路を第４の可変利得回路と同様な構成としても良い。
時のNFは、各可変利得回路の利得Ｇが１より小さい場
合、最終段の可変利得回路のNFがほぼ支配的になる。そ
こで第４の可変利得回路４は低利得時のNF劣化を比較的
少なくした構成とし、利得制御回路の低利得時のNFを低
減する構成としている。ただし第１から第３の可変利得
回路を第４の可変利得回路と同様な構成としても良い。
【００１６】基準電圧発生回路５は、それぞれ電圧の異
なった第１の基準電圧〜第４の基準電圧を、それぞれ第
１の可変利得回路１から第４の可変利得回路４の制御端
子VCXに供給している。制御電圧供給回路６は、制御電
圧Vgcを制御感度等に応じた制御電圧Vgchに変換し、第
１の可変利得回路１から第４の可変利得回路４の制御端
子VCに供給するものである。
なった第１の基準電圧〜第４の基準電圧を、それぞれ第
１の可変利得回路１から第４の可変利得回路４の制御端
子VCXに供給している。制御電圧供給回路６は、制御電
圧Vgcを制御感度等に応じた制御電圧Vgchに変換し、第
１の可変利得回路１から第４の可変利得回路４の制御端
子VCに供給するものである。
【００１７】図２は、可変利得回路４の具体的な回路構
成の一例を示す回路図である。図２において可変利得回
路は、エミッタ間をエミッタ抵抗RE1で結合し、かつ各
エミッタを定電流源CS1を介して接地したトランジスタQ
1，Q2とからなる差動増幅器１と、エミッタ間をエミッ
タ抵抗RE2で結合し、かつ各エミッタを定電流源CS2を介
して接地したトランジスタQ11，Q12とからなる差動増幅
器２を備えている。また、トランジスタQ1，Q2のエミッ
タは共通でトランジスタQ5のコレクタに、トランジスタ
Q3，Q4のエミッタは共通でトランジスタQ6のコレクタ
に、トランジスタQ7，Q8のエミッタは共通でトランジス
タQ11のコレクタに、トランジスタQ9，Q10のエミッタは
共通でトランジスタQ12のコレクタにそれぞれ接続され
ており、トランジスタQ2，Q3，Q8，Q9のコレクタは電源
Vccに接続している。さらにトランジスタQ1，Q2のコレ
クタはそれぞれ負荷抵抗R1，R2を介し電源Vtと接続しか
つ第１または第２のエミッタホロワを構成するトランジ
スタQ13，Q14のベースにそれぞれ接続し、トランジスタ
Q7，Q10のコレクタはそれぞれ負荷抵抗R3，R4を介し電
源Vccと接続しかつ第３または第４のエミッタホロワを
構成するトランジスタQ17，Q18のベースにそれぞれ接続
する制御回路とを備えている。
成の一例を示す回路図である。図２において可変利得回
路は、エミッタ間をエミッタ抵抗RE1で結合し、かつ各
エミッタを定電流源CS1を介して接地したトランジスタQ
1，Q2とからなる差動増幅器１と、エミッタ間をエミッ
タ抵抗RE2で結合し、かつ各エミッタを定電流源CS2を介
して接地したトランジスタQ11，Q12とからなる差動増幅
器２を備えている。また、トランジスタQ1，Q2のエミッ
タは共通でトランジスタQ5のコレクタに、トランジスタ
Q3，Q4のエミッタは共通でトランジスタQ6のコレクタ
に、トランジスタQ7，Q8のエミッタは共通でトランジス
タQ11のコレクタに、トランジスタQ9，Q10のエミッタは
共通でトランジスタQ12のコレクタにそれぞれ接続され
ており、トランジスタQ2，Q3，Q8，Q9のコレクタは電源
Vccに接続している。さらにトランジスタQ1，Q2のコレ
クタはそれぞれ負荷抵抗R1，R2を介し電源Vtと接続しか
つ第１または第２のエミッタホロワを構成するトランジ
スタQ13，Q14のベースにそれぞれ接続し、トランジスタ
Q7，Q10のコレクタはそれぞれ負荷抵抗R3，R4を介し電
源Vccと接続しかつ第３または第４のエミッタホロワを
構成するトランジスタQ17，Q18のベースにそれぞれ接続
する制御回路とを備えている。
【００１８】トランジスタQ5，Q11のベースは共通で正
相信号、トランジスタQ6，Q12のベースは共通で逆相信
号のそれぞれ入力端子IN，INXであり、トランジスタQ
1，Q4，Q8，Q9のベースは共通で制御電圧の入力端子V
C、トランジスタQ2，Q3，Q7，Q10のベースは共通で制御
電圧の入力端子VCXである。入力端子VCは同時にpnpトラ
ンジスタQ22のベースに接続し、入力端子VCXはpnpトラ
ンジスタQ21のベースに接続する。トランジスタQ21とQ2
2のエミッタは共通で定電流源CS3を介し電源Vccと接続
する。トランジスタQ21またはQ22のコレクタに流れる電
流は、入力端子VC，VCXの制御電圧により配分されそれ
ぞれトランジスタQ23またはQ24のコレクタに流れる。ト
ランジスタQ23と第１及び第２のエミッタホロワを構成
するトランジスタQ15，Q16と、トランジスタQ24と第３
及び第４のエミッタホロワを構成するトランジスタQ1
9，Q20とはそれぞれミラー関係になっており、制御電圧
により第１及び第２のエミッタホロワと第３及び第４の
エミッタホロワに流れる電流は変化する。
相信号、トランジスタQ6，Q12のベースは共通で逆相信
号のそれぞれ入力端子IN，INXであり、トランジスタQ
1，Q4，Q8，Q9のベースは共通で制御電圧の入力端子V
C、トランジスタQ2，Q3，Q7，Q10のベースは共通で制御
電圧の入力端子VCXである。入力端子VCは同時にpnpトラ
ンジスタQ22のベースに接続し、入力端子VCXはpnpトラ
ンジスタQ21のベースに接続する。トランジスタQ21とQ2
2のエミッタは共通で定電流源CS3を介し電源Vccと接続
する。トランジスタQ21またはQ22のコレクタに流れる電
流は、入力端子VC，VCXの制御電圧により配分されそれ
ぞれトランジスタQ23またはQ24のコレクタに流れる。ト
ランジスタQ23と第１及び第２のエミッタホロワを構成
するトランジスタQ15，Q16と、トランジスタQ24と第３
及び第４のエミッタホロワを構成するトランジスタQ1
9，Q20とはそれぞれミラー関係になっており、制御電圧
により第１及び第２のエミッタホロワと第３及び第４の
エミッタホロワに流れる電流は変化する。
【００１９】第１及び第３のエミッタホロワの出力は、
それぞれコンデンサC1，C3を介して共通で同相信号の出
力端子OUTであり、第２及び第４のエミッタホロワの出
力はそれぞれコンデンサC2，C4を介して共通で逆相信号
の出力端子OUTXである。
それぞれコンデンサC1，C3を介して共通で同相信号の出
力端子OUTであり、第２及び第４のエミッタホロワの出
力はそれぞれコンデンサC2，C4を介して共通で逆相信号
の出力端子OUTXである。
【００２０】制御電圧の入力端子VC，VCXに入力する制
御電圧Vc，VcxをVc＞＞Vcxに設定することにより、差動
増幅器１に流れる電流のほとんどは負荷抵抗R1及びR2に
流れ、差動増幅器２に流れる電流のほとんどは負荷抵抗
R3及びR4に流れずに電源から直接供給される。ここでVc
＞＞Vcx であることから、トランジスタQ23に流れる電
流Iec1はI3とほぼ等しくなり、ミラー関係にある第１，
第２のエミッタホロワの電流源トランジスタQ15，Q16に
ミラー比に応じた電流が流れる。一方、第３，第４のエ
ミッタホロワにはほとんど電流が流れないために、第
３，第４のエミッタホロワの出力インピーダンスはほぼ
無限大となり、差動増幅器１の出力信号は第１，第２の
エミッタホロワ及びコンデンサC1，C2を介して出力端子
OUT，OUTXにそれぞれ出力される。
御電圧Vc，VcxをVc＞＞Vcxに設定することにより、差動
増幅器１に流れる電流のほとんどは負荷抵抗R1及びR2に
流れ、差動増幅器２に流れる電流のほとんどは負荷抵抗
R3及びR4に流れずに電源から直接供給される。ここでVc
＞＞Vcx であることから、トランジスタQ23に流れる電
流Iec1はI3とほぼ等しくなり、ミラー関係にある第１，
第２のエミッタホロワの電流源トランジスタQ15，Q16に
ミラー比に応じた電流が流れる。一方、第３，第４のエ
ミッタホロワにはほとんど電流が流れないために、第
３，第４のエミッタホロワの出力インピーダンスはほぼ
無限大となり、差動増幅器１の出力信号は第１，第２の
エミッタホロワ及びコンデンサC1，C2を介して出力端子
OUT，OUTXにそれぞれ出力される。
【００２１】制御電圧の入力端子VC，VCXに入力する制
御電圧Vc，VcxをVc＜＜Vcxに設定することにより、差動
増幅器１に流れる電流のほとんどは負荷抵抗R1及びR2に
流れずに電源から直接供給され、差動増幅器２に流れる
電流のほとんどは負荷抵抗R3及びR4に流れる。ここでVc
＜＜Vcx であることから、トランジスタQ24に流れる電
流Ｉec2はI3とほぼ等しくなり、ミラー関係にある第
３，第４のエミッタホロワの電流源トランジスタQ19，Q
20にミラー比に応じた電流が流れる。一方、第１，第２
のエミッタホロワにはほとんど電流が流れないために、
第１，第２のエミッタホロワの出力インピーダンスはほ
ぼ無限大となり、差動増幅器２の出力信号は第３，第４
のエミッタホロワ及びコンデンサC3，C4を介して出力端
子OUT，OUTXにそれぞれ出力される。
御電圧Vc，VcxをVc＜＜Vcxに設定することにより、差動
増幅器１に流れる電流のほとんどは負荷抵抗R1及びR2に
流れずに電源から直接供給され、差動増幅器２に流れる
電流のほとんどは負荷抵抗R3及びR4に流れる。ここでVc
＜＜Vcx であることから、トランジスタQ24に流れる電
流Ｉec2はI3とほぼ等しくなり、ミラー関係にある第
３，第４のエミッタホロワの電流源トランジスタQ19，Q
20にミラー比に応じた電流が流れる。一方、第１，第２
のエミッタホロワにはほとんど電流が流れないために、
第１，第２のエミッタホロワの出力インピーダンスはほ
ぼ無限大となり、差動増幅器２の出力信号は第３，第４
のエミッタホロワ及びコンデンサC3，C4を介して出力端
子OUT，OUTXにそれぞれ出力される。
【００２２】ここで、差動増幅器１の利得Ghと差動増幅
器２の利得GlをGh＞Glとなる関係にするためにはエミッ
タ抵抗をRE1＜RE2に設定すれば良いが、比較的大きな利
得制御幅を得るためにはRE1，RE2の比を大きくする必要
があるためRE2を大きな値に設定しなくてはならず、差
動増幅器２の利得Glが支配的な領域、すなわち低利得時
のNF劣化の要因となる。そこでエミッタ抵抗RE1，RE2の
比はさほど変えずに、差動増幅器１の負荷抵抗R1，R2と
差動増幅器２の負荷抵抗R3，R4との比をR1（又はR2）＞
R3（又はR4）になるように設定すれば低利得時のNF劣化
が低減できる。Vc＞＞Vcxの時この可変利得回路の最大
利得Gmaxは次式（６）で与えられ、 Vc＜＜Vcxの時最小
利得Gminは次式（７）で与えられる。 Gmax＝２・R1・gm1 … （６） Gmin＝２・R3・gm2 … （７） 但し、Vt＝ｋＴ／ｑであり、ｑは電子電荷、ｋはボルツ
マン定数、Ｔは絶対温度である。また、gm1，gm2はそれ
ぞれ差動増幅器１，差動増幅器２のトランスコンダクタ
ンスであり次式（８）、（９）で与えられる。 gm1＝１／２（Vt／I1＋RE1） … （８） gm2＝１／２（Vt／I2＋RE2） … （９）
器２の利得GlをGh＞Glとなる関係にするためにはエミッ
タ抵抗をRE1＜RE2に設定すれば良いが、比較的大きな利
得制御幅を得るためにはRE1，RE2の比を大きくする必要
があるためRE2を大きな値に設定しなくてはならず、差
動増幅器２の利得Glが支配的な領域、すなわち低利得時
のNF劣化の要因となる。そこでエミッタ抵抗RE1，RE2の
比はさほど変えずに、差動増幅器１の負荷抵抗R1，R2と
差動増幅器２の負荷抵抗R3，R4との比をR1（又はR2）＞
R3（又はR4）になるように設定すれば低利得時のNF劣化
が低減できる。Vc＞＞Vcxの時この可変利得回路の最大
利得Gmaxは次式（６）で与えられ、 Vc＜＜Vcxの時最小
利得Gminは次式（７）で与えられる。 Gmax＝２・R1・gm1 … （６） Gmin＝２・R3・gm2 … （７） 但し、Vt＝ｋＴ／ｑであり、ｑは電子電荷、ｋはボルツ
マン定数、Ｔは絶対温度である。また、gm1，gm2はそれ
ぞれ差動増幅器１，差動増幅器２のトランスコンダクタ
ンスであり次式（８）、（９）で与えられる。 gm1＝１／２（Vt／I1＋RE1） … （８） gm2＝１／２（Vt／I2＋RE2） … （９）
【００２３】図４に、この可変利得回路のNF(Noise Fig
ure）特性の一例を示す。この例では、gm1とgm2の比を
ほぼ１：１として、負荷抵抗R1（R2）とR3（R4）の比を
変えることで利得制御幅を25ｄＢ程度としている。NFは
各差動増幅器のエミッタ抵抗RE1，RE2の熱雑音が大きく
影響されるが、RE1，RE2の値がほぼ等しいために低利得
時のNF特性の劣化が従来例と比較して低減している。
ure）特性の一例を示す。この例では、gm1とgm2の比を
ほぼ１：１として、負荷抵抗R1（R2）とR3（R4）の比を
変えることで利得制御幅を25ｄＢ程度としている。NFは
各差動増幅器のエミッタ抵抗RE1，RE2の熱雑音が大きく
影響されるが、RE1，RE2の値がほぼ等しいために低利得
時のNF特性の劣化が従来例と比較して低減している。
【００２４】
【発明の効果】以上説明したように本発明によれば、可
変利得増幅器を数段縦続接続した利得制御回路におい
て、最終段の可変利得回路を上述した低利得時にNFの劣
化の少ない回路で構成することで、利得制御回路の低利
得時のNF劣化を減少でき、送信出力電力の低い領域にお
いてC／Nの確保が比較的容易となる。
変利得増幅器を数段縦続接続した利得制御回路におい
て、最終段の可変利得回路を上述した低利得時にNFの劣
化の少ない回路で構成することで、利得制御回路の低利
得時のNF劣化を減少でき、送信出力電力の低い領域にお
いてC／Nの確保が比較的容易となる。
【図１】本発明の一実施例を示すブロック図、
【図２】可変利得回路の具体的な回路構成の一例を示す
回路図、
回路図、
【図３】従来例を示す回路図、
【図４】（ａ）利得特制御特性、（ｂ）従来例の雑音指
数、（ｃ）雑音指数を示す特性図である。
数、（ｃ）雑音指数を示す特性図である。
１〜４ 第１〜第４の可変利得回路
５ 基準電圧発生回路
６ 制御電圧供給回路
７ 信号入力端子
８ 信号出力端子
９、10 第１、第２の電流切り換え回路
11、12 第１、第２の差動増幅器
13〜16 第１〜第４のエミッタホロワ回路
17〜20 第１〜第４のコンデンサ
21 エミッタホロワ切り換え回路
22、23 第３、第４の差動増幅器
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭54−100644（ＪＰ，Ａ)
特開 昭54−109745（ＪＰ，Ａ)
特開 昭54−117659（ＪＰ，Ａ)
特開 平５−218770（ＪＰ，Ａ)
特開 平８−46463（ＪＰ，Ａ)
特開 昭62−193405（ＪＰ，Ａ)
特開 平２−218207（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03G 3/10
Claims (5)
- 【請求項１】一定の制御幅を有する縦続接続された第１
から第ｎのｎ段の可変利得回路と、第１から第ｎの各可
変利得回路に制御電圧を供給する制御電圧供給回路と、
第１から第ｎの各可変利得回路に第１の基準電圧から第
ｎの基準電圧を供給する基準電圧発生回路とを備える利
得制御回路において、 前記第ｎ段の可変利得回路は、互いのベースを信号の正
相及び逆相の入力端子とし互いのエミッタを抵抗で接続
した一対のトランジスタからなる第１の差動増幅器と、
第１及び第２の負荷抵抗に流れる前記第１の差動増幅器
の電流を前記制御電圧により切り換える第１の電流切り
換え回路と、互いのベースを信号の正相及び逆相の入力
端子とし互いのエミッタを抵抗で接続した一対のトラン
ジスタからなる第２の差動増幅器と、第３及び第４の負
荷抵抗に流れる前記第２の差動増幅器の電流を前記制御
電圧により切り換える第２の電流切り換え回路と、前記
第１の差動増幅器の正相及び逆相の出力信号が入力する
第１及び第２のエミッタホロワ回路と、前記第２の差動
増幅器の正相及び逆相の出力信号が入力する第３及び第
４のエミッタホロワ回路と、前記制御電圧により前記第
１及び第２のエミッタホロワ回路と前記第３及び第４の
エミッタホロワ回路との電流を切り換えるエミッタホロ
ワ切り換え回路とを有し、前記第１のエミッタホロワ回
路と前記第３のエミッタホロワ回路の出力は第１及び第
３のコンデンサを介して接続され、前記第２のエミッタ
ホロワ回路と前記第４のエミッタホロワ回路の出力は第
２及び第４のコンデンサを介して接続され、前記第１及
び第３のコンデンサの接続点は信号の正相出力端子であ
り、前記第２及び第４のコンデンサの接続点は信号の逆
相出力端子であることを特徴とする利得制御回路。 - 【請求項２】 請求項１記載の可変利得回路を備えた利
得制御回路を用いたことを特徴とする携帯端末。 - 【請求項３】 請求項１記載の利得制御回路を用いたこ
とを特徴とする携帯端末と繋がる基地局。 - 【請求項４】 請求項１記載の利得制御回路を用いたこ
とを特徴とする携帯端末とこれに繋がる基地局とよりな
る通信システム。 - 【請求項５】第１及び第２の負荷抵抗に流れる第１の差
動増幅器の電流を制御電圧により切り換える第１の電流
切り換え段階と、第３及び第４の負荷抵抗に流れる第２
の差動増幅器の電流を前記制御電圧により切り換える第
２の電流切り換え段階と、前記第１の差動増幅器の正相
及び逆相の出力信号が入力する第１及び第２のエミッタ
ホロワ回路と前記第２の差動増幅器の正相及び逆相の出
力信号が入力する第３及び第４のエミッタホロワ回路と
の電流を前記制御電圧により切り換えるエミッタホロワ
切り換え段階と、前記第１のエミッタホロワ回路と前記
第３のエミッタホロワ回路の出力は第１及び第３のコン
デンサを介して接続され、前記第１及び第３のコンデン
サの接続点から信号の正相出力を取り出す段階と、前記
第２のエミッタホロワ回路と前記第４のエミッタホロワ
回路の出力は第２及び第４のコンデンサを介して接続さ
れ、前記第２及び第４のコンデンサの接続点から信号の
逆相出力を取り出す段階を含むことを特徴とする利得制
御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02048399A JP3388196B2 (ja) | 1999-01-28 | 1999-01-28 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02048399A JP3388196B2 (ja) | 1999-01-28 | 1999-01-28 | 利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000223975A JP2000223975A (ja) | 2000-08-11 |
| JP3388196B2 true JP3388196B2 (ja) | 2003-03-17 |
Family
ID=12028388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02048399A Expired - Fee Related JP3388196B2 (ja) | 1999-01-28 | 1999-01-28 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3388196B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4507754B2 (ja) * | 2004-08-10 | 2010-07-21 | ソニー株式会社 | 電流電圧変換回路および光検出回路 |
| JP2007096958A (ja) * | 2005-09-29 | 2007-04-12 | Sharp Corp | Ａｇｃ回路およびそれを備えた高周波受信装置 |
-
1999
- 1999-01-28 JP JP02048399A patent/JP3388196B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000223975A (ja) | 2000-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5867778A (en) | Switched gain element | |
| US5872475A (en) | Variable attenuator | |
| US20030112072A1 (en) | Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same | |
| KR20020028783A (ko) | 선형 가변 이득 증폭기 | |
| WO2002060052A2 (en) | Precision automatic gain control circuit | |
| EP0004099B1 (en) | Electrically variable impedance circuit | |
| KR100366251B1 (ko) | 가변 이득 회로 | |
| JPH03125509A (ja) | スイッチ付き増幅回路 | |
| US5717360A (en) | High speed variable gain amplifier | |
| EP0025977A2 (en) | Gain controlled amplifier | |
| JP3592980B2 (ja) | 送信回路及び無線送信装置 | |
| EP1160717A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| JP4015222B2 (ja) | 可変帯域幅を有する増幅器回路 | |
| JPH11195940A (ja) | 可変利得増幅器 | |
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| JP3388196B2 (ja) | 利得制御回路 | |
| US6078219A (en) | Wide range single stage variable gain amplifier | |
| GB2295289A (en) | Wideband constant impedance amplifiers | |
| GB2371697A (en) | Scaled current sinks for a cross-coupled low-intermodulation RF amplifier | |
| US6906584B1 (en) | Switchable gain amplifier having a high-pass filter pole | |
| US7138867B2 (en) | Balanced variable gain amplifier capable of achieving performance by low source voltage | |
| JP3411988B2 (ja) | 可変電圧電流変換回路 | |
| JP3219346B2 (ja) | 自動利得制御増幅器 | |
| US6037838A (en) | Amplifier with programmable gain and input linearity usable in high-frequency lines | |
| JP4282802B2 (ja) | 周波数変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |