JPH11195940A - 可変利得増幅器 - Google Patents

可変利得増幅器

Info

Publication number
JPH11195940A
JPH11195940A JP10000757A JP75798A JPH11195940A JP H11195940 A JPH11195940 A JP H11195940A JP 10000757 A JP10000757 A JP 10000757A JP 75798 A JP75798 A JP 75798A JP H11195940 A JPH11195940 A JP H11195940A
Authority
JP
Japan
Prior art keywords
output
current
amplifier
differential
variable gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10000757A
Other languages
English (en)
Inventor
Takanari Maruyama
隆也 丸山
Hisayasu Sato
久恭 佐藤
Takahiro Miki
隆博 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10000757A priority Critical patent/JPH11195940A/ja
Priority to US09/090,240 priority patent/US6100760A/en
Priority to KR1019980026580A priority patent/KR100319385B1/ko
Priority to DE19839128A priority patent/DE19839128A1/de
Publication of JPH11195940A publication Critical patent/JPH11195940A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】 【課題】 制御電圧に対して入力レンジが急激に変化し
ない可変利得増幅器を得るとともに、入力レンジを広域
化した可変利得増幅器を提供する。 【解決手段】 電源Vccに負荷Lを介して電流コントロ
ーラC1およびC2が共通に接続されている。そして、
電流コントローラC1およびC2の入力は、それぞれ電
流増幅部A1およびA2の出力に接続され、電流増幅部
A1およびA2は、それぞれ定電流源CS1およびCS
2を介して接地レベルGNDに接続されている。なお、
電流増幅部A1は高利得であり、電流増幅部A2は低利
得である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は可変利得増幅器に関
し、特に、入力レンジを広げた可変利得増幅器に関す
る。
【0002】
【従来の技術】移動体通信等の無線通信の送受信機では
環境的要因で信号強度が大きく変化する場合がある。よ
り正確に信号の送受信を行うには、信号強度が小さい場
合は増幅器の利得を大きくし、逆に信号強度が大きいと
きには増幅器の利得を小さくするといった電力制御が必
要である。このため、信号強度に応じて利得を変化させ
ることができる可変利得増幅器を使用する。
【0003】<装置構成>図13に従来の可変利得増幅
器90の構成を示す。図13に示すように、可変利得増
幅器90は、共通の抵抗(負荷抵抗)R1およびR2を
有した高利得の差動増幅器1と低利得の差動増幅器2を
備えている。なお、抵抗R1とR2は同じ抵抗値RLを
有している。
【0004】差動増幅器1は、電源Vccに共通に接続さ
れた抵抗R1およびR2(抵抗値は共にRL)にコレク
タ電極が接続されたNPNトランジスタQ1およびQ2
を有している。そしてトランジスタQ1およびQ2のエ
ミッタ電極は、それぞれNPNトランジスタQ3および
Q4のコレクタ電極に接続されるとともに、抵抗(帰還
抵抗)R3を介して共通に接続されている。また、トラ
ンジスタQ3のエミッタ電極はNPNトランジスタQ5
のコレクタ電極に接続され、トランジスタQ5のエミッ
タ電極は抵抗R4を介して接地レベルGNDに接続され
ている。
【0005】差動増幅器2は、電源Vccに共通に接続さ
れた抵抗R1およびR2にコレクタ電極が接続されたN
PNトランジスタQ6およびQ7を有している。そして
トランジスタQ6およびQ7のエミッタ電極は、それぞ
れNPNトランジスタQ8およびQ9のコレクタ電極に
接続されるとともに、抵抗(帰還抵抗)R5を介して共
通に接続されている。また、トランジスタQ9のエミッ
タ電極はNPNトランジスタQ10のコレクタ電極に接
続され、トランジスタQ10のエミッタ電極は抵抗R6
を介して接地レベルGNDに接続されている。
【0006】そして、トランジスタQ1およびQ6のベ
ース電極は入力端子T1に接続され、トランジスタQ2
およびQ6のベース電極は入力端子T2に接続され、ト
ランジスタQ3およびQ4のベース電極は制御端子T3
に接続され、トランジスタQ8およびQ9のベース電極
は制御端子T4に接続され、トランジスタQ5およびQ
10のベース電極は可変バイアス入力端子T5に接続さ
れ、トランジスタQ2およびQ7のコレクタ電極は出力
端子T6に接続され、トランジスタQ1およびQ6のコ
レクタ電極は出力端子T7に接続されている。
【0007】また、トランジスタQ5のコレクタ電極に
はトランジスタQ8のエミッタ電極が接続され、トラン
ジスタQ10のコレクタ電極にはトランジスタQ4のエ
ミッタ電極が接続されている。
【0008】ここで、トランジスタQ3、Q4、Q8、
Q9で構成される回路を制御回路3、トランジスタQ
5、Q10および抵抗R4、R6で構成される回路を可
変電流源4と呼称する。
【0009】また、帰還抵抗である抵抗R3およびR5
はそれぞれREGおよびRELの値を有し、REG<RELの関
係がある。
【0010】一般的に、制御電圧に対する利得の可変特
性、および出力に歪みの生じない入力許容範囲を示す入
力レンジ特性が可変利得増幅器の重要な性能とされてい
る。以下、可変利得増幅器90における利得の可変特性
および入力レンジ特性について説明する。
【0011】<利得の可変特性>まず、利得の可変特性
について説明する。差動増幅器1および2のそれぞれの
利得G0GおよびG0Lと、可変利得増幅器90全体の利得
G0Tは、以下の数式(1)、(2)、(3)で表すこと
ができる。
【0012】
【数1】
【0013】
【数2】
【0014】
【数3】
【0015】数式(1)〜(3)において、VTはサー
マルボルテージ(thermal voltage)であり、kT/q
で表される値である。ここで、kはボルツマン定数、T
は温度、qは電荷素量である。また、差動増幅器1およ
び2の動作電流IQ0GおよびIQ0Lは、制御端子T3およ
びT4間に与えられる制御電圧Vctによって制御され
る。
【0016】図14に、制御電圧Vctの変化に対する差
動増幅器1および2の動作電流IQ0G(トランジスタQ
1およびQ2に流れる電流の合計)および動作電流IQ0
L(トランジスタQ6およびQ7に流れる電流の合計)
の変化の状態の一例を示す。図14において、横軸に示
す制御電圧Vctを±0.1Vの範囲で変化させると、縦
軸に示す動作電流IQ0GおよびIQ0Lは、それぞれ殆ど0
から差動増幅器1および2のバイアス電流IEE(抵抗R
4およびR6に流れる電流の合計)の範囲で変化する。
【0017】例えば、定電流源4の電流の殆どが差動増
幅器1に流れている状態から制御電圧Vctを小さくして
いくと、IQ0Gは減少し、IQ0Lは増加する。よって数式
(1)および(2)より、差動増幅器1の利得G0Gは低
くなり、差動増幅器2の利得G0Lは高くなることが判
る。従って、入力信号が極めて大きい場合には、差動増
幅器1の利得G0Gを低くし、差動増幅器2の利得G0Lを
高くすることで、入力信号が増幅され過ぎて、出力端子
T6およびT7に接続される内部装置(図示せず)を破
壊することを防止でき、また、入力信号が極めて小さい
場合には、差動増幅器1の利得G0Gを高くすることで、
入力信号を内部装置(図示せず)に適した大きさにまで
増幅することができる。
【0018】このように可変利得増幅器90は高利得の
差動増幅器1と低利得の差動増幅器2とを備えていたの
で、制御電圧Vctを調整することで入力信号が極めて大
きい場合や、入力信号が極めて小さい場合に対応するこ
とができる。しかし、高利得の差動増幅器1および低利
得の差動増幅器2に流れる電流を単純加算して抵抗R1
およびR2に流す構成となっているので、差動増幅器1
の利得G0Gと差動増幅器2の利得G0Lとの差が大きいと
きには、差動増幅器1の利得G0Gが支配的になる。この
現象を図15を用いて説明する。
【0019】図15において横軸に制御電圧Vctを、縦
軸に利得を示す。そして、差動増幅器1の利得特性をG
0G、差動増幅器2の利得特性をG0L、可変利得増幅器9
0全体の利得特性をG0Tとして示す。図15に示すよう
に、差動増幅器1の利得特性G0Gと差動増幅器2の利得
特性G0Lが交差する制御電圧Vctの値から差動増幅器1
の利得が支配的になり、利得特性G0Tは利得特性G0Gに
ほぼ一致するようになっていることが判る。すなわち、
動作電流IQ0Gが小さいうちは、数式(1)においては
VT/IQ0Gの項が支配的となって利得特性G0Gの増加傾
向は顕著である。一方、動作電流IQ0Lは大きく、数式
(2)においては抵抗値RELで決定されるので、利得特
性G0Lは殆ど変化しない。よって利得特性G0Gが利得特
性G0Lを越えれば数式(3)から判るように利得特性G
0Tにおいて利得特性G0Gが支配的となる。さらに、動作
電流IQ0Gが増加すれば、動作電流IQ0Lは小さくなり、
抵抗値RELよりもVT/IQ0Lの項が支配的となって利得
特性G0Lが下がり、利得特性G0Gの支配が続く。
【0020】<入力レンジ特性>次に、入力レンジ特性
について説明する。差動増幅器の入力レンジは一般的に
動作電流と帰還抵抗との積で決まる。従って、動作電流
が同じであれば、エミッタ帰還抵抗である抵抗R3およ
びR5の抵抗値はREG<RELなので、差動増幅器1の入
力レンジは狭く、低利得増幅器2の入力レンジは広いこ
とになる。これは、抵抗R3における電圧降下が小さい
のでトランジスタQ1、Q2におけるベース−エミッタ
間電圧が大きくなり、抵抗R5における電圧降下が小さ
いのでトランジスタQ6、Q7におけるベース−エミッ
タ間電圧が小さくなることに起因している。
【0021】ここで、差動増幅器1の動作電流IQ0Gが
十分0に近い制御電圧Vctの領域、例えば、図14に示
す−0.1V〜−0.05Vの領域では差動増幅器2の
入力レンジが十分広く、可変利得増幅器90の入力レン
ジは、殆ど差動増幅器2により決定される。しかし、こ
の領域を超えて制御電圧Vctが大きくなると、差動増幅
器2の入力レンジが狭くなり、逆に差動増幅器1の入力
レンジが広がって、可変利得増幅器90の入力レンジ
は、殆ど差動増幅器1により決定されることになる。た
だし、差動増幅器2よりも高い利得を得るため、差動増
幅器1の入力レンジの最大値は、差動増幅器2の入力レ
ンジの最大値よりも小さくなるように設定されているの
で、結果として可変利得増幅器90の入力レンジは小さ
くなる。
【0022】
【発明が解決しようとする課題】従来の可変利得増幅器
90は以上のように構成されているので、差動増幅器2
が支配的な制御電圧Vctの領域、例えば、図14に示す
−0.1V〜−0.05Vの領域においても制御電圧V
ctの正方向への増加に伴って差動増幅器2の動作電流I
Q0Lは急激に減少し、抵抗R5にかかる電圧が小さくな
るため、入力レンジが急激に小さくなるという問題があ
った。
【0023】また、トランジスタQ1、Q3、Q5のよ
うにトランジスタが3段にカスコード(cascode:cascad
ed triode)接続されているので、個々のトランジスタ
の最大許容入力振幅は小さくなる。トランジスタが動作
する際のベース−エミッタ間電圧を0.8Vとすれば、
例えば、電源電圧が3Vの場合、ベース電極の最大許容
入力振幅は2.2V(3V−0.8V)程度である。し
かし、トランジスタが3段にカスコード接続されている
場合、3V−(0.8×3)Vにより、ベース電極の最
大許容入力振幅は0.6V程度となる。ベース電極の入
力電圧がこの値よりも大きくなると、トランジスタの出
力が歪むので、トランジスタの最大許容入力振幅は大き
い方が良い。なお、一般的に差動増幅器の入力レンジ
は、当該差動増幅器の差動対を構成するトランジスタの
最大許容入力振幅以下であるので、当該トランジスタの
最大許容入力振幅が小さいと、入力レンジも大きくでき
ないという問題がある。
【0024】本発明は上記の問題点を解決するためにな
されたもので、制御電圧に対して入力レンジが急激に変
化しない可変利得増幅器を得るとともに、入力レンジを
広域化した可変利得増幅器を提供するものである。
【0025】
【課題を解決するための手段】本発明に係る請求項1記
載の可変利得増幅器は、電源に接続された負荷と、前記
負荷に、それぞれの出力が共通に接続された第1および
第2の電流コントローラと、前記第1および第2の電流
コントローラの入力に、その出力が接続された第1およ
び第2の電流増幅部と、前記第1および第2の電流増幅
部に接続され、該第1および第2の電流増幅部に電流を
供給する第1および第2の定電流源とを備え、前記第1
および第2の電流コントローラの出力が、前記可変利得
増幅器の出力であって、前記第1の電流増幅部は、前記
第2の電流増幅部に比較して高利得であって、前記第2
の電流増幅部は、前記第1の電流増幅部に比較して低利
得であって、前記第1および第2の電流コントローラ
は、制御信号によって互いに逆方向に電流量を調整し、
前記第1および第2の電流増幅部は、共通に与えられた
入力信号をそれぞれ増幅して出力し、前記第1および第
2の電流コントローラによって、前記第1および第2の
電流増幅部の出力配分を調整するものである。
【0026】本発明に係る請求項2記載の可変利得増幅
器は、前記負荷が、前記電源にそれぞれの一方端が共通
に接続された第1および第2の抵抗素子であって、前記
第1の電流コントローラは、第1出力が前記第1の抵抗
素子の他方端に接続され、第2出力が前記電源に接続さ
れた第1の差動対と、第1出力が前記第2の抵抗素子の
他方端に接続され、第2出力が前記電源に接続された第
2の差動対とを備え、前記第1および第2の差動対の前
記第1出力が、前記可変利得増幅器の出力であって、前
記第2の電流コントローラは、第1出力が前記第1の抵
抗素子の他方端に接続され、第2出力が前記電源に接続
された第3の差動対と、第1出力が前記第2の抵抗素子
の他方端に接続され、第2出力が前記電源に接続された
第4の差動対とを備え、前記第1の電流増幅部は、第1
出力が、前記第1の差動対の共通エミッタに接続され、
第2出力が前記第2の差動対の共通エミッタに接続さ
れ、それぞれのエミッタが電気的に接続された第1の差
動増幅器を備え、前記第2の電流増幅部は、その第1出
力が、前記第3の差動対の共通エミッタに接続され、そ
の第2出力が前記第4の差動対の共通エミッタに接続さ
れ、それぞれのエミッタが電気的に接続された第2の差
動増幅器を備え、前記制御信号は、第1および第2の制
御信号で構成され、前記第1の制御信号は、前記第1お
よび第2の差動対の前記第1出力側のトランジスタと、
前記第3および第4の差動対の前記第2出力側のトラン
ジスタとを制御し、前記第2の制御信号は、前記第3お
よび第4の差動対の前記第1出力側のトランジスタと、
前記第1および第2の差動対の前記第2出力側のトラン
ジスタとを制御し、前記第1および第2の電流増幅部の
入力には、第1および第2の信号が与えられ、前記第1
の信号は、前記第1および第2の差動増幅器の、前記第
1出力側のトランジスタを制御し、前記第2の信号は、
前記第1および第2の差動増幅器の、前記第2出力側の
トランジスタを制御する。
【0027】本発明に係る請求項3記載の可変利得増幅
器は、一方端が前記電源に接続された第1の負荷と、前
記第1の負荷の他方端にその一方端が接続された第2の
負荷と、前記第2の負荷の他方端に、その出力が接続さ
れた第3の電流増幅部と、前記第1の負荷の他方端に、
その出力が接続された第4の電流増幅部と、前記第3お
よび第4の電流増幅部の入力に接続された第1および第
2の可変電流源とを有した前段増幅器をさらに備え、前
記第3の電流増幅部は、前記第4の電流増幅部に比較し
て高利得であって、前記第4の電流増幅部は、前記第3
の電流増幅部に比較して低利得であって、前記第3およ
び第4の電流増幅部には入力信号が与えられ、前記第1
および第2の可変電流源は、前記第1および第2の制御
信号に連動する第1および第2の可変電流源制御信号に
よって動作し、前記第3の電流増幅部と前記第2の負荷
との接続ノードが前記前段増幅器の出力であって、前記
前段増幅器の出力が、前記第1および第2の電流増幅部
の入力に接続されている。
【0028】本発明に係る請求項4記載の可変利得増幅
器は、前記第1の負荷が、前記電源にそれぞれの一方端
が共通に接続された第3および第4の抵抗素子であっ
て、前記第2の負荷は、前記第3および第4の抵抗素子
の他方端に一方端が接続された第5および第6の抵抗素
子であって、前記第3の電流増幅部は、第1および第2
出力が前記第5および第6の抵抗素子の他方端に接続さ
れ、それぞれのエミッタが電気的に接続された差動対を
有し、前記第4の電流増幅部は、第1および第2出力が
前記第3および第4の抵抗素子の他方端に接続され、そ
れぞれのエミッタが電気的に接続された差動対を有し、
前記第3の電流増幅部の第1出力と、前記第5の抵抗素
子との接続ノードから前記第1の信号が出力され、前記
第3の電流増幅部の第2出力と、前記第6の抵抗素子と
の接続ノードから前記第2の信号が出力される。
【0029】本発明に係る請求項5記載の可変利得増幅
器は、前記負荷が、前記電源にそれぞれの一方端が共通
に接続された第1および第2の抵抗素子であって、前記
第1の電流コントローラは、第1出力が前記第1の抵抗
素子の他方端に接続され、第2出力が前記電源に接続さ
れた第1の差動対と、第1出力が前記第2の抵抗素子の
他方端に接続され、第2出力が前記電源に接続された第
2の差動対とを備え、前記第1および第2の差動対の前
記第1出力が、前記可変利得増幅器の出力であって、前
記第2の電流コントローラは、第1出力が前記第1の抵
抗素子に接続された第3の差動対と、第1出力が前記第
2の抵抗素子に接続された第4の差動対とを備え、前記
第1の電流増幅部は、第1出力が、前記第1の差動対の
共通エミッタに接続され、第2出力が前記第2の差動対
の共通エミッタに接続され、それぞれのエミッタが電気
的に接続された第1の差動増幅器を備え、前記第2の電
流増幅部は、その第1出力が、前記第3の差動対の共通
エミッタに接続され、その第2出力が前記第4の差動対
の共通エミッタに接続され、それぞれのエミッタが電気
的に接続された第2の差動増幅器を備え、前記制御信号
は、第1および第2の制御信号で構成され、前記第1の
制御信号は、前記第1および第2の差動対の前記第1出
力側のトランジスタと、前記第3および第4の差動対の
前記第2出力側のトランジスタとを制御し、前記第2の
制御信号は、前記第3および第4の差動対の前記第1出
力側のトランジスタと、前記第1および第2の差動対の
前記第2出力側のトランジスタとを制御し、前記第1お
よび第2の電流増幅部の入力には、第1、第2、第3、
第4の信号が与えられ、前記第1の信号は、前記第2の
差動増幅器の、前記第2出力側のトランジスタを制御
し、前記第2の信号は、前記第2の差動増幅器の、前記
第1出力側のトランジスタを制御し、前記第3の信号
は、前記第1の差動増幅器の、前記第2出力側のトラン
ジスタを制御し、前記第4の信号は、前記第1の差動増
幅器の、前記第1出力側のトランジスタを制御する。
【0030】本発明に係る請求項6記載の可変利得増幅
器は、前記電源に、それぞれの一方端が共通に接続され
た第1および第2の負荷と、前記第1の負荷の他方端
に、その出力が接続された第3の電流増幅部と、前記第
2の負荷の他方端に、その出力が接続された第4の電流
増幅部と、前記第3および第4の電流増幅部の入力に接
続された第1および第2の可変電流源とを有した前段増
幅器をさらに備え、前記第3の電流増幅部は、前記第4
の電流増幅部に比較して高利得であって、前記第4の電
流増幅部は、前記第3の電流増幅部に比較して低利得で
あって、前記第3および第4の電流増幅部には入力信号
が与えられ、前記第1および第2の可変電流源は、前記
第1および第2の制御信号に連動する第1および第2の
可変電流源制御信号によって動作し、前記第3の電流増
幅部の出力が、前記第1の電流増幅部の入力に接続さ
れ、前記第4の電流増幅部の出力が、前記第2の電流増
幅部の入力に接続されている。
【0031】本発明に係る請求項7記載の可変利得増幅
器は、前記第1の負荷が、前記電源にそれぞれの一方端
が共通に接続された第3および第4の抵抗素子であっ
て、前記第2の負荷は、前記電源にそれぞれの一方端が
共通に接続された第5および第6の抵抗素子であって、
前記第3の電流増幅部は、第1および第2出力が前記第
3および第4の抵抗素子の他方端に接続され、それぞれ
のエミッタが電気的に接続された差動対を有し、前記第
4の電流増幅部は、第1および第2出力が前記第5およ
び第6の抵抗素子の他方端に接続され、それぞれのエミ
ッタが電気的に接続された差動対を有し、前記第4の電
流増幅部の第1出力から前記第1の信号が出力され、前
記第4の差動増幅器の第2出力から前記第2の信号が出
力され、前記第3の差動増幅器の第1出力から前記第3
の信号が出力され、前記第3の差動増幅器の第2出力か
ら前記第4の信号が出力される。
【0032】本発明に係る請求項8記載の可変利得増幅
器は、前記第1〜第4の差動対の共通エミッタに、直列
に接続された第7および第8の抵抗素子をそれぞれ有
し、前記第1および第2の電流増幅部と、前記第1〜第
4の差動対の共通エミッタとの接続は、前記第7の抵抗
素子と前記第8の抵抗素子との接続ノードにおいてなさ
れている。
【0033】
【発明の実施の形態】<発明の概念構成>図1に、本発
明に係る可変利得増幅器の基本概念を説明するブロック
図を示す。図1において、電源Vccに負荷Lを介して電
流コントローラC1およびC2の出力が共通に接続され
ている。そして、電流コントローラC1およびC2の入
力は、それぞれ電流増幅部A1およびA2の出力に接続
され、電流増幅部A1およびA2は、それぞれ定電流源
CS1およびCS2を介して接地レベルGNDに接続さ
れている。
【0034】そして、電流増幅部A1およびA2の入力
は共通の入力端子Tinに接続され、電流コントローラC
1およびC2の出力は出力端子Toutに接続されてい
る。また、電流コントローラC1およびC2には制御端
子Tctが共通に接続され、制御端子Tctから与えられる
制御電圧Vctにより電流コントローラC1およびC2が
流す電流が制御される。
【0035】ここで、電流増幅部A1は電流増幅部A2
に比べて高利得であるが狭い入力レンジの差動増幅器で
構成され、電流増幅部A2は電流増幅部A1に比べて低
利得であるが広い入力レンジの差動増幅器で構成されて
いる。一般に差動増幅器の利得と入力レンジの関係はト
レードオフ関係にあり、例えば、上記のように高利得で
あれば入力レンジは狭くなる。
【0036】<動作>このような構成においては、電流
増幅部A1およびA2のそれぞれの出力電流を電流コン
トローラC1およびC2により制御することで電流配分
を変えることができる。この電流配分は、可変利得増幅
器の利得を減少させる場合には、低利得の電流増幅部A
2の出力電流の割合を増加させて、高利得の電流増幅部
A1の出力電流の割合を減少させるように制御電圧Vct
を調整する。また、可変利得増幅器の利得を増加させる
場合には、上記と逆になるように制御電圧Vctを調整す
る。このように、電流コントローラC1およびC2は制
御電圧Vctの変化に関し、互いに逆方向に電流量を調整
するように構成されている。
【0037】例えば、入力端子Tinに大きな入力信号が
与えられた場合、入力レンジの狭い電流増幅部A1では
対応できず出力が歪む可能性がある。この場合は、電流
コントローラC1により電流増幅部A1の出力電流を減
少させることで歪が目だたないようにする。一方、入力
レンジが広い電流増幅部A2の出力は歪まないので、電
流コントローラC2から電流増幅部A2の出力を出力す
る。
【0038】この場合、電流増幅部A2を減衰器として
構成しておけば、入力信号よりも小さな信号が出力端子
Toutから出力されることになり、入力信号が極めて大
きな信号である場合に、出力端子Toutに接続される内
部装置(図示せず)が破壊されることを防止できる。
【0039】また、入力端子Tinに小さな入力信号が与
えられた場合は、出力が歪む可能性はないので電流増幅
部A1で対応することができ、この場合は、電流コント
ローラC1により電流増幅部A1の出力電流を増加させ
ることで出力端子Toutの出力を、内部装置(図示せ
ず)に適した大きさにすることができる。
【0040】<作用効果>以上説明したように、図1に
示された可変利得増幅器においては、低利得の電流増幅
部A2の出力電流に比較して高利得の電流増幅部A1の
出力電流が十分小さいときは、可変利得増幅器全体の利
得に対して電流増幅部A2が支配的となり、可変利得増
幅器全体としては低利得となる。一方、高利得の電流増
幅部A1の出力電流に比較して低利得の電流増幅部A2
の出力電流が十分小さいときは、可変利得増幅器全体の
利得に対して電流増幅部A1が支配的となり、可変利得
増幅器全体としては高利得となる。
【0041】ただし、電流増幅部A1およびA2の入力
レンジは、それぞれの動作電流が変化すればそれに伴っ
て変化する。そこで、電流増幅部A1およびA2の動作
電流を供給するものとして、定電流源CS1およびCS
2を採用し、入力レンジを一定とした。しかも、電流増
幅部A1およびA2の出力側に設けた電流コントローラ
C1およびC2により電流増幅部A1およびA2の電流
配分を変化させる構成としたので、可変利得増幅器全体
としての利得を変化させることができる。
【0042】従って、可変利得増幅器全体として低利得
で、電流増幅部A2が支配的に動作している場合に、制
御電圧Vctを調整して利得を変化させても可変利得増幅
器全体としての入力レンジは殆ど変化しない。これは、
電流増幅部A1が支配的に動作している場合も同様であ
る。以下に、上述した本発明の概念に基づく実施の形態
について説明する。
【0043】<A.実施の形態1> <A−1.装置構成>図2に本発明に係る可変利得増幅
器100の構成を示す。図2に示すように、可変利得増
幅器100は、共通の抵抗(負荷抵抗)R11およびR
12を有した高利得の差動増幅器11と低利得の差動増
幅器12を備えている。なお、抵抗R11とR12は同
じ抵抗値RLを有している。
【0044】差動増幅器11は、電源Vccに共通に接続
された一端を有する抵抗R11およびR12(抵抗値は
共にRL)の他端にコレクタ電極が接続されたNPNト
ランジスタQ11およびQ14と、電源Vccにコレクタ
電極が接続されたNPNトランジスタQ12およびQ1
3を有している。
【0045】そしてトランジスタQ11およびQ12の
エミッタ電極は共通にNPNトランジスタQ15のコレ
クタ電極に接続され、トランジスタQ13およびQ14
のエミッタ電極は共通にNPNトランジスタQ16のコ
レクタ電極に接続されている。
【0046】なお、トランジスタQ11およびQ12の
エミッタ電極のように共通に接続されたエミッタ電極を
共通エミッタと呼称する。また、例えば、トランジスタ
Q11およびQ12のように、エミッタ電極が共通に接
続され、それぞれのベース電極には異なる信号が与えら
れるトランジスタのペアを差動対と呼称する。
【0047】また、トランジスタQ15およびQ16の
エミッタ電極は、それぞれNPNトランジスタQ17お
よびQ18のコレクタ電極に接続されるとともに、抵抗
(帰還抵抗)R13を介して互いに接続されている。
(なお、抵抗R13を設けない構成であっても良い。)
また、トランジスタQ17およびQ18のエミッタ電極
は、それぞれ抵抗R14およびR15を介して接地レベ
ルGNDに接続されている。
【0048】差動増幅器12は、電源Vccに共通に接続
された抵抗R11およびR12にコレクタ電極が接続さ
れたNPNトランジスタQ21およびQ24と、電源V
ccにコレクタ電極が接続されたNPNトランジスタQ2
2およびQ23を有している。
【0049】そしてトランジスタQ21およびQ22の
エミッタ電極は、共通してNPNトランジスタQ25の
コレクタ電極に接続され、トランジスタQ23およびQ
24のエミッタ電極は、共通してNPNトランジスタQ
26のコレクタ電極に接続されている。また、トランジ
スタQ25およびQ26のエミッタ電極は、それぞれN
PNトランジスタQ27およびQ28のコレクタ電極に
接続されるとともに、抵抗(帰還抵抗)R16を介して
互いに接続されている。また、トランジスタQ27およ
びQ28のエミッタ電極は、それぞれ抵抗R17および
R18を介して接地レベルGNDに接続されている。
【0050】なお、帰還抵抗である抵抗R13およびR
16はそれぞれREGおよびRELの値を有し、REG<REL
の関係がある。
【0051】そして、トランジスタQ16およびQ26
のベース電極は入力端子T1に接続され、トランジスタ
Q15およびQ25のベース電極は入力端子T2に接続
されている。
【0052】トランジスタQ11およびQ14、トラン
ジスタQ22およびQ23のベース電極は制御端子T3
に接続され、トランジスタQ12およびQ13、トラン
ジスタQ21およびQ24のベース電極は制御端子T4
に接続されている。
【0053】トランジスタQ17、Q18、Q27、Q
28のベース電極は定バイアス入力端子T5に接続さ
れ、トランジスタQ11およびQ21のコレクタ電極は
出力端子T6に接続され、トランジスタQ14およびQ
24のコレクタ電極は出力端子T7に接続されている。
【0054】ここで、トランジスタQ11、Q12、Q
13、Q14で構成される回路を電流コントローラ13
Aと呼称し、トランジスタQ21、Q22、Q23、Q
24で構成される回路を電流コントローラ13Bと呼称
する。
【0055】また、トランジスタQ15、Q16および
抵抗R13で構成される回路を電流増幅部14Aと呼称
し、トランジスタQ25、Q26および抵抗R16で構
成される回路を電流増幅部14Bと呼称する。
【0056】また、トランジスタQ17、Q18、およ
び抵抗R14、R15で構成される回路を定電流源15
Aと呼称し、トランジスタQ27、Q28、および抵抗
R17、R18で構成される回路を定電流源15Bと呼
称する。
【0057】上記のような構成とすることで、電流コン
トローラ13Aおよび13Bのそれぞれの出力は、図2
に示すように、負荷抵抗R11およびR12に共通に接
続されているので、差動増幅器11および12の出力電
流が、共通の負荷抵抗R11およびR12に流れること
になる。
【0058】<A−2.動作>次に可変利得増幅器10
0の動作について説明する。基本的には図1を用いて説
明した概念構成と同様であり、入力端子T1およびT2
から入力信号が与えられると、電流増幅部14Aおよび
14Bはそれぞれ入力信号を増幅する。ここで、入力信
号が大きな場合、高利得の電流増幅部14Aで増幅する
と出力信号が大きくなり過ぎたり、出力信号が歪む可能
性があるので、電流コントローラ13Aで電流増幅部1
4Aのコレクタ出力を減衰させる。電流増幅部14Aと
14Bとは、互いに逆方向に動作するので、電流コント
ローラ13Bは電流増幅部14Bのコレクタ出力を減衰
せずに出力することになる。なお、低利得の電流増幅部
14Bでは、出力信号が大きくなり過ぎたり、出力信号
が歪む可能性は小さいので、コレクタ出力を減衰せずに
出力しても問題はない。
【0059】逆に、入力信号が小さな場合、低利得の電
流増幅部14Bによる増幅では十分な出力信号が得られ
ない可能性があるので、電流コントローラ13Bで電流
増幅部14Bのコレクタ出力を減衰させ、電流コントロ
ーラ13Aで電流増幅部14Aのコレクタ出力を減衰せ
ずに出力する。
【0060】差動増幅器11および12のそれぞれの利
得G2GおよびG2Lと、可変利得増幅器100全体の利得
G2Tは、以下の数式(4)、(5)、(6)で表すこと
ができる。
【0061】
【数4】
【0062】
【数5】
【0063】
【数6】
【0064】数式(4)〜(6)において、VTはサー
マルボルテージ(thermal voltage)であり、kT/q
で表される値である。ここで、kはボルツマン定数、T
は温度、qは電荷素量である。また、IQは差動増幅器
11および12の動作電流であり、定電流源回路15A
および15Bから供給される一定の値である。また、I
LG2は電流コントローラ13Aの出力電流でありトラン
ジスタQ11およびQ14に流れる電流の合計である。
また、ILL2は電流コントローラ13Bの出力電流であ
りトランジスタQ21およびQ24に流れる電流の合計
である。そして、ILG2およびILL2は、制御端子T3お
よびT4間に与えられる制御電圧Vctによって制御され
る。
【0065】図3に、制御電圧Vctの変化に対する電流
コントローラ13Aおよび13Bの出力電流ILG2およ
びILL2の変化の状態の一例を示す。図3に示すよう
に、横軸に示す制御電圧Vctを±0.1Vの範囲で変化
させると、縦軸に示す電流コントローラ13Aおよび1
3Bの出力電流ILG2およびILL2は、それぞれ殆ど0か
ら動作電流IQの範囲で変化する。
【0066】すなわち、例えば制御電圧Vctを−0.1
Vから次第に大きくしていくと、ILG2は0に近い値か
ら増加し、逆にILL2は次第に0に近い小さい値に向け
て減少する。従って数式(6)より、制御電圧Vctを大
きくすればG2Tが増加することが判る。
【0067】<A−3.特徴的作用効果>以上説明した
ように、電流コントローラ13Aの出力電流ILG2が0
に近い値となる制御電圧Vctの領域では低利得の差動増
幅器12が支配的であり、制御電圧Vctが大きくなるに
従い高利得の差動増幅器は支配的になる。しかし、制御
電圧Vctの変化に対しては動作電流IQの値は一定なの
で、差動増幅器11および12のそれぞれの入力レンジ
は変化しない。従って制御電圧Vctが小さい領域であっ
ても全体の入力レンジがは急激に変化することはない。
すなわち、制御電圧Vctの広い範囲で線形性を維持でき
る。
【0068】ここで、図13を用いて説明した可変利得
増幅器90と比較した場合の利点を明確にするため、利
得とゲインコンプレッション点における入力レベルの関
係を図4に示す。
【0069】ゲインコンプレッション点とは、増幅器の
入力-出力特性において、理想的な入力-出力特性(直
線)と、実際の入力-出力特性とを比較し、理想的な入
力-出力特性からのずれが例えば1dBとなった点を1
dBのゲインコンプレッション点(P1dB)と呼称す
る。なお、ゲインコンプレッション点は入力レンジと正
の相関関係にあり、また、利得が増加すれば減少する特
性を有している。
【0070】図4においては、可変利得増幅器90およ
び100の利得−ゲインコンプレッション点特性を、そ
れぞれ特性曲線XおよびYとして示す。そして、可変利
得増幅器の性能の目安となる基準特性を直線Zで示す。
一般に可変利得増幅器は、入力に対して一定の出力を得
るために使用される。従って、各利得における出力可能
レベルは、P1dB+利得=C(一定値)の関係で決ま
る。可変利得増幅器においては、この式におけるCの値
が全ての利得において一定レベル以上であることが要求
される。そして、上記関係を図4に表したものが直線Z
であり、可変利得増幅器の利得−ゲインコンプレッショ
ン点特性は直線Z以上の領域にあることが要求される。
【0071】図4の領域Wに示すように、従来装置90
の特性Xは、利得が少しでも大きくなればP1dBは急に
小さくなるが、本発明の可変利得増幅器100の特性Y
では利得の変化に対するP1dBの変化は比較的緩やかで
あることが判る。従って広い利得範囲で良好な線形性を
維持できる。
【0072】また、以上説明した可変利得増幅器100
においては、電流増幅部14Aおよび14Bの差動対の
コレクタ電極は、電流コントローラ13Aおよび13B
を介して負荷抵抗R11およびR12に接続されてい
る。一般にトランジスタのベース−コレクタ間には寄生
容量が存在するが、コレクタ電極が直接に負荷抵抗に接
続されていると、入力信号電流が寄生容量を介して出力
端子に与えられることになる(アイソレーションが悪
い)。しかし、可変利得増幅器100では電流増幅部1
4Aおよび14Bの差動対のコレクタ電極には電流コン
トローラ13Aおよび13Bを構成する差動対が接続さ
れているので、入力信号電流が入力信号が寄生容量を介
して直接出力端子に抜けることが防止される。
【0073】<B.実施の形態2>図2を用いて説明し
た可変利得増幅器100は、例えば、トランジスタQ1
4、Q16、Q18のようにトランジスタが3段にカス
コード(cascode:cascadedtriode)接続されているの
で、個々のトランジスタの最大許容入力振幅は小さくな
る。トランジスタが動作する際のベース−エミッタ間電
圧を0.8Vとすれば、例えば、電源電圧が3Vの場
合、ベース電極の最大許容入力振幅は2.2V(3V−
0.8V)程度である。しかし、トランジスタが3段に
カスコード接続されている場合、3V−(0.8×3)
Vにより、ベース電極の最大許容入力振幅は0.6V程
度となる。ベース電極の入力電圧がこの値よりも大きく
なると、トランジスタの出力が歪むので、トランジスタ
の最大許容入力振幅は大きい方が良い。
【0074】しかし、可変利得増幅器100においては
トランジスタを3段にカスコード接続する構成は必須で
あり、カスコード接続の段数を減らすことはできない。
そしてトランジスタの最大許容入力振幅は入力レンジの
上限を規定する値であるので、差動増幅器11や12の
入力レンジの広域化も限定され、可変利得増幅器100
入力レンジも限定されてしまう。
【0075】そこで、本発明に係る実施の形態2とし
て、可変利得増幅器100の前段に、可変利得増幅器1
00よりも大きな最大許容入力振幅を有する前段増幅器
50を備えることで、実質的に最大許容入力振幅を増加
させる構成について説明する。
【0076】図5に、可変利得増幅器100の前段に前
段増幅器50を備えた可変利得増幅器100Aを示す。
【0077】図5において、前段増幅器50は入力は1
つだが、第1出力O1および第2出力O2の2つの出力
を有している。ここで、第1出力端子TO1は、前段増
幅器50に大きな入力信号が与えられた場合に、可変利
得増幅器100の低利得の差動増幅器12の最大許容入
力振幅(あるいは入力レンジ)以下に減衰させた信号を
出力する端子であり、第2出力端子TO2は、前段増幅
器50に可変利得増幅器100の差動増幅器11および
12の最大許容入力振幅(あるいは入力レンジ)以下の
入力信号が与えられた場合に、当該入力信号を増幅、あ
るいはそのまま出力する端子である。
【0078】そして、第1出力端子TO1は、可変利得
増幅器100の低利得の差動増幅器12の入力に接続さ
れ、第2出力端子TO2は、可変利得増幅器100の高
利得の差動増幅器11の入力に接続される構成となって
いる。
【0079】従って、可変利得増幅器100の入力レン
ジを越えるような入力信号が前段増幅器50に与えられ
た場合、前段増幅器50の第1出力端子TO1から、減
衰された入力信号が可変利得増幅器100の差動増幅器
12に与えられるので、可変利得増幅器100が動作不
良となることが防止される。
【0080】<B−1.装置構成>以下に、可変利得増
幅器100Aの具体的な構成について説明する。まず、
図6に前段増幅器50の構成を示す。図6に示すよう
に、前段増幅器50は電源VCCに接続された高利得の差
動増幅器51および低利得の差動増幅器52で構成され
ている。
【0081】差動増幅器51は、電源VCCに共通に接続
された一端を有する抵抗(負荷抵抗)R21およびR2
2の他端にそれぞれコレクタ電極が接続されたNPNト
ランジスタQ31およびQ32を有している。なお、抵
抗R21とR22は同じ抵抗値RL1を有している。
【0082】そしてトランジスタQ31およびQ32の
エミッタ電極は、それぞれNPNトランジスタQ33お
よびQ34のコレクタ電極に接続されるとともに、抵抗
(帰還抵抗)R23を介して互いに接続されている。そ
して、トランジスタQ33およびQ34のエミッタ電極
は、接地レベルGNDに接続されている。
【0083】また、差動増幅器52は、電源VCCに共通
に接続された一端を有する抵抗(負荷抵抗)R24およ
びR25の他端にそれぞれコレクタ電極が接続されたN
PNトランジスタQ35およびQ36を有している。な
お、抵抗R24とR25は同じ抵抗値RL2を有してい
る。そしてトランジスタQ35およびQ36のエミッタ
電極は、それぞれNPNトランジスタQ37およびQ3
8のコレクタ電極に接続されるとともに、抵抗(帰還抵
抗)R26を介して互いに接続されている。そして、ト
ランジスタQ37およびQ38のエミッタ電極は、接地
レベルGNDに接続されている。なお、帰還抵抗である
抵抗R23およびR26は、それぞれREG1およびREL1
の値を有し、REG1<REL1の関係がある。
【0084】そして、トランジスタQ31およびQ35
のベース電極は入力端子T11に接続され、トランジス
タQ32およびQ36のベース電極は入力端子T12に
接続されている。
【0085】また、トランジスタQ33およびQ34の
ベース電極は制御端子T13に接続され、トランジスタ
Q37およびQ38のベース電極は制御端子T14に接
続されている。なお、トランジスタQ33およびQ34
で構成される回路を可変電流源53、トランジスタQ3
7およびQ38で構成される回路を可変電流源54と呼
称し、制御端子T13およびT14間には可変電流源制
御信号VBCSが与えられる。
【0086】また、トランジスタQ31およびQ32の
コレクタ電極はそれぞれ出力端子T17およびT18に
接続され、トランジスタQ35およびQ36のコレクタ
電極はそれぞれ出力端子T15およびT16に接続され
ている。なお、出力端子T15およびT16が図5に示
す第1出力端子TO1に対応し、出力端子T17および
T18が図5に示す第2出力端子TO2に対応する。
【0087】なお、トランジスタQ31およびQ32で
構成される回路を電流増幅部55、トランジスタQ35
およびQ36で構成される回路を電流増幅部56と呼称
する。
【0088】次に、前段増幅器50を可変利得増幅器1
00に接続した構成を図7に示す。図7に示すように、
可変利得増幅器100の構成に変更はないが、前段増幅
器50の出力端子T15、T16、T17、T18が、
それぞれ可変利得増幅器100のトランジスタQ26、
Q25、Q16、Q15のベース電極に接続されてい
る。
【0089】以上の構成で注目すべき点は、例えば、ト
ランジスタQ31、Q33のようにトランジスタが2段
にカスコード接続されている点である。2段のカスコー
ド接続では、ベース−エミッタ間電圧を0.8Vとすれ
ば、例えば、電源電圧が3Vの場合、3V−(0.8×
2)Vにより、個々のトランジスタの最大許容入力振幅
は1.4V程度となり、2段のカスコード接続の場合
(0.6V)に比べて0.8V高くなる。
【0090】<B−2.装置動作>可変利得増幅器10
0Aの動作について説明する。入力端子T11およびT
12から可変利得増幅器100の入力レンジを越えるよ
うな大きな入力信号が与えられた場合、低利得の差動増
幅器52の動作電流が増えるように、制御端子T13お
よびT14間に与えられる可変電流源制御電圧VBCSに
よってトランジスタQ37およびQ38を制御する。
【0091】ここで、可変電流源制御電圧VBCSは、例
えば、制御端子T13にトランジスタQ33およびQ4
4に最大電流を流すような電圧を与えたときは、制御端
子T14にはトランジスタQ37およびQ38に流れる
電流は殆ど0となるように与えられる。従って、この場
合、高利得の差動増幅器51の動作電流は減少する。な
お、可変電流源制御電圧VBCSは可変利得増幅器100
の制御に使用される制御電圧Vctに連動して与えられる
電圧であり、例えば制御電圧Vctが最小値から増加する
ように与えられれば、可変電流源制御電圧VBCSも同様
に増加するように与えられる。
【0092】低利得の差動増幅器52の動作電流が増え
ると、前段増幅器50全体の利得は差動増幅器52の利
得が支配的になる。従って、同じように大きな入力信号
が与えられても差動増幅器51を介して当該入力信号が
可変利得増幅器100に与えられることが防止される。
【0093】一方、差動増幅器52は減衰器として動作
するように構成し、出力端子T15およびT16の電圧
が、次段の可変利得増幅器100の低利得の差動増幅器
12の入力レンジ以下となるように構成すれば、大きな
入力信号が与えられた場合でも、前段増幅器50が減衰
器として動作することになるので、可変利得増幅器10
0の入力レンジを越える入力信号が与えられることが防
止される。
【0094】なお、前段増幅器50に与えられる入力信
号が可変利得増幅器100の入力レンジ内の信号である
場合、高利得の差動増幅器51の動作電流が増えるよう
に、制御端子T13およびT14間に与えられる可変電
流源制御電圧VBCSによってトランジスタQ33および
Q34を制御する。従って、入力信号は差動増幅器51
から、そのままの大きさで、あるいは増幅されて可変利
得増幅器100の差動増幅器11に与えられる。
【0095】<B−3.特徴的作用効果>以上説明した
ように、本発明に係る可変利得増幅器100Aにおいて
は、可変利得増幅器100の入力レンジを越えるような
入力信号が前段増幅器50に与えられた場合、前段増幅
器50が保護装置として機能するので、可変利得増幅器
100が動作不良となることが防止される。また、前段
増幅器50においては、差動増幅器11および12がト
ランジスタの2段のカスコード接続で構成されているの
で、差動増幅器1および2が3段のカスコード接続で構
成されている可変利得増幅器100に比べて最大許容入
力振幅が大きくなる。
【0096】従って、可変利得増幅器100の最大許容
入力振幅を越えた信号であっても、前段増幅器50は対
応することができ、かつ、前段増幅器50を減衰器とし
て使用することで可変利得増幅器100の最大許容入力
振幅以下にすることができるので、実質的に可変利得増
幅器100の最大許容入力振幅を増加させることができ
る。
【0097】なお、先に説明したように電源電圧とトラ
ンジスタの入力レンジとは正の相関関係を有しているの
で、電源電圧が低くなれば入力レンジも小さくなるが、
カスコード接続の段数を低減した増幅器を前段増幅器と
して使用することで、入力レンジの低下を抑制すること
ができ、低い電源電圧でも比較的広い入力レンジを得る
ことができる。
【0098】<B−4.変形例>以上説明した可変利得
増幅器100Aは、図5に示したように1入力2出力の
前段増幅器50を可変利得増幅器100の前段に備えて
いた。従って、可変利得増幅器100は2対の入力端を
備える必要があった。そこで1対の入力端を備えた可変
利得増幅器100に対応できる、1入力1出力の前段増
幅器60の構成を以下に説明する。
【0099】図8に前段増幅器60の構成を示す。な
お、図8において、図6を用いて説明した前段増幅器5
0と同一の構成については同一の符号を付し、重複する
説明は省略する。
【0100】前段増幅器60においては、高利得の差動
増幅器51AのトランジスタQ31のコレクタ電極は、
直列に接続された抵抗(負荷抵抗)R31およびR32
を介して電源VCCに接続され、トランジスタQ32のコ
レクタ電極は、直列に接続された抵抗(負荷抵抗)R3
3およびR34を介して電源VCCに接続されている。そ
して、高利得の差動増幅器52AのトランジスタQ35
のコレクタ電極は抵抗R31とR32の接続ノードUに
接続され、トランジスタQ36のコレクタ電極は抵抗R
33とR34の接続ノードVに接続されている。なお、
抵抗R31とR33は同じ抵抗値RL3を有し、抵抗R3
2とR34とは同じ抵抗値RL4を有している。
【0101】また、トランジスタQ31およびQ32の
コレクタ電極は出力端子T20およびT21にそれぞれ
接続されている。
【0102】従って差動増幅器11Aは負荷として抵抗
値RL3+RL4を有し、差動増幅器12Aは負荷としてR
L3を有する。ここで、RL3<RL4とし、また、帰還抵抗
である抵抗R23およびR26は抵抗値REG1およびRE
L1であって、REG1<REL1の関係がある。
【0103】このような構成を有する前段増幅器60
は、図6に示す前段増幅器50と同様の動作をする。そ
して、入力信号が小さく差動増幅器51Aを支配的に動
作させている場合は、差動増幅器52Aの出力電流は小
さいので、出力端子T20およびT21には差動増幅器
51Aの出力信号が与えられ、入力信号が大きく差動増
幅器52Aを支配的に動作させている場合は差動増幅器
51Aの出力電流は小さいので、出力端子T20および
T21には、接続ノードUおよびVの電圧、すなわち差
動増幅器52Aの出力信号が支配的に与えられる。
【0104】このような構成とすることで、1入力の可
変利得増幅器100に適応することができ、また、出力
端子の本数を削減することができるので、装置構成が簡
単になるという利点を有している。
【0105】なお、図9に可変利得増幅器100の前段
に前段増幅器60を備えたと可変利得増幅器100Bの
具体的な構成を示す。図9において、出力端子T20は
トランジスタQ16およびQ26のベース電極に、出力
端子T21はトランジスタQ15およびQ25のベース
電極に接続されている。
【0106】<C.実施の形態3>図2を用いて説明し
た可変利得増幅器100では、電流増幅部14Aおよび
14Bの出力電流を電流コントローラ13Aおよび13
Bにより制御することで差動増幅器11および12の出
力電流、すなわち利得の調整を行っていた。従って、電
流コントローラ13Aおよび13Bの制御電圧Vctの変
化に対する、差動増幅器11および12の利得の変化の
度合いは、可変利得増幅器100の使い勝手に影響を与
える。
【0107】例えば、制御電圧Vctに対して利得が急激
に変化させることが必要な使い方をする場合もあれば、
制御電圧Vctに対して利得は緩やかに変化させることが
必要な使い方もある。
【0108】<C−1.装置構成>このように、制御電
圧−利得特性にバリエーションを持たせるための構成を
備えた可変利得増幅器200を図10に示す。
【0109】なお、図10において、図2を用いて説明
した可変利得増幅器100と同一の構成については同一
の符号を付し、重複する説明は省略する。
【0110】図10において可変利得増幅器100と異
なっている点は、トランジスタQ11およびQ12のエ
ミッタ電極間、トランジスタQ13およびQ14のエミ
ッタ電極間、トランジスタQ12およびQ22のエミッ
タ電極間、トランジスタQ23およびQ24のエミッタ
電極間のそれぞれに、抵抗(帰還抵抗)R41およびR
42が接続されている点である。そして、抵抗R41お
よびR42の接続ノードに、電流増幅部14Aおよび1
4Bのコレクタ出力が接続されている。
【0111】<C−2.装置動作>このように、差動対
に帰還抵抗を介挿すると、帰還抵抗の値によって差動対
の出力特性を変更することができる。すなわち、帰還抵
抗によって電圧降下が発生すると、その降下電圧分だけ
差動対を構成するトランジスタのベース−エミッタ間電
圧が小さくなる。その結果、同じ制御電圧Vctを与えて
も、少ない出力電流しか得られず、利得は小さくなる。
【0112】以上説明した動作を図11および図12に
視覚化して示す。図11は制御電圧Vctに対する差動増
幅器の出力電流の特性を示した図であり、特性D1は可
変利得増幅器100における出力電流特性を、特性D2
は可変利得増幅器200における出力電流特性を模式的
に示している。
【0113】図11から判るように、可変利得増幅器2
00においては可変利得増幅器100に比べて出力電流
特性の傾きが緩やかになっている。
【0114】また、図12は制御電圧Vctに対する差動
増幅器の利得の特性を示した図であり、特性D3は可変
利得増幅器100における利得特性を、特性D4は可変
利得増幅器200における利得特性を模式的に示してい
る。
【0115】図12から判るように、可変利得増幅器2
00においては可変利得増幅器100に比べて利得特性
の傾きが緩やかになっている。
【0116】<C−3.特徴的作用効果>以上説明した
ように、制御電圧−利得特性にバリエーションを持たせ
ることができるので、使い勝手の良い可変利得増幅器を
得ることができる。
【0117】なお、以上説明した本発明に係る実施の形
態1〜3においては、NPNトランジスタを使用した構
成を例示したが、PNPトランジスタを使用して可変利
得増幅器を構成しても良いことは言うまでもない。
【0118】
【発明の効果】本発明に係る請求項1記載の可変利得増
幅器によれば、第1および第2の電流増幅部の電流源と
して定電流源を使用し、第1および第2の電流増幅部の
出力側に設けた第1および第2の電流コントローラによ
り第1および第2の電流増幅部の電流配分を変化させる
ので、可変利得増幅器全体としての利得を変化させて
も、第1および第2の電流増幅部の入力レンジは変化し
ない。従って、可変利得増幅器全体として低利得で、第
2の電流増幅部が支配的に動作している場合に利得を変
化させても、可変利得増幅器全体としての入力レンジは
殆ど変化しない。これは、第1の電流増幅部が支配的に
動作している場合も同様である。
【0119】本発明に係る請求項2記載の可変利得増幅
器によれば、第1および第2の電流増幅部の電流源とし
て定電流源を使用し、第1および第2の電流増幅部の出
力側に設けた第1および第2の電流コントローラにより
第1および第2の電流増幅部の電流配分を変化させ、制
御電圧に対して入力レンジが急激に変化しない可変利得
増幅器および可変利得増幅器の入力レンジを越える信号
が入力されることを防止した可変利得増幅器の現実的な
構成を得ることができる。
【0120】本発明に係る請求項3記載の可変利得増幅
器によれば、前段増幅器に可変利得増幅器の入力レンジ
を越えるような大きな入力信号が与えられた場合、低利
得の第4の電流増幅部の動作電流が増えるように可変電
流源を制御し、増幅器全体の利得が第4の電流増幅部の
利得で支配できる。その結果、同じように大きな入力信
号が与えられても第3の電流増幅部では増幅されないこ
とになる。このとき、第4の電流増幅部を減衰器として
動作するように構成することで、大きな入力信号が与え
られた場合には、前段増幅器が減衰器として動作するこ
とになるので、可変利得増幅器の入力レンジを越える信
号が、可変利得増幅器の第1および第2の電流増幅部の
入力に与えられることが防止される。また、前段増幅器
は1出力であるので、前段増幅器を設けることによる出
力線の本数の増加を抑制できる。
【0121】本発明に係る請求項4または請求項7記載
の可変利得増幅器によれば、例えば、第1および第2の
可変電流源を、それぞれトランジスタで構成すれば、例
えば、第3の電流増幅部と第1の可変電流源とは、トラ
ンジスタの2段のカスコード接続で構成されることにな
るので、大きな最大許容入力振幅が得られる。従って、
可変利得増幅器の最大許容入力振幅を越えた信号であっ
ても、前段増幅器は対応することができ、かつ、前段増
幅器を減衰器として使用することで可変利得増幅器の最
大許容入力振幅以下にすることができるので、実質的に
可変利得増幅器の最大許容入力振幅を増加させることが
でき、ひいては、可変利得増幅器の入力レンジを広くす
ることができる。
【0122】本発明に係る請求項5記載の可変利得増幅
器によれば、第1および第2の電流増幅部の電流源とし
て定電流源を使用し、第1および第2の電流増幅部の出
力側に設けた第1および第2の電流コントローラにより
第1および第2の電流増幅部の電流配分を変化させ、制
御電圧に対して入力レンジが急激に変化しない可変利得
増幅器および可変利得増幅器の入力レンジを越える信号
が入力されることを防止した可変利得増幅器の現実的な
構成を得ることができる。
【0123】本発明に係る請求項6記載の可変利得増幅
器によれば、前段増幅器に可変利得増幅器の入力レンジ
を越えるような大きな入力信号が与えられた場合、低利
得の第4の電流増幅部の動作電流が増えるように可変電
流源を制御し、増幅器全体の利得が第4の電流増幅部の
利得で支配できる。その結果、同じように大きな入力信
号が与えられても第3の電流増幅部では増幅されないこ
とになる。このとき、第4の電流増幅部を減衰器として
動作するように構成することで、大きな入力信号が与え
られた場合には、前段増幅器が減衰器として動作するこ
とになるので、可変利得増幅器の入力レンジを越える信
号が、可変利得増幅器の第1および第2の電流増幅部の
入力に与えられることが防止される。
【0124】本発明に係る請求項8記載の可変利得増幅
器によれば、第1および第2の電流コントローラを構成
する、第1〜第4の差動対が第7および第8の抵抗素子
を有しているので、当該第7および第8の抵抗素子が帰
還抵抗として作用し、差動対の出力特性を変更すること
ができる。すなわち、帰還抵抗によって電圧降下が発生
すると、その降下電圧分だけ差動対を構成するトランジ
スタのベース−エミッタ間電圧が小さくなる。その結
果、同じ制御電圧を与えても、少ない出力電流しか得ら
れず、利得は小さくなる。その結果、帰還抵抗を有さな
い場合に比べて制御電圧に対する利得特性が緩やかにな
る。従って、第7および第8の抵抗素子の値を変更する
ことで制御電圧−利得特性にバリエーションを持たせる
ことができるので、使い勝手の良い可変利得増幅器を得
ることができる。
【図面の簡単な説明】
【図1】 本発明に係る可変利得増幅器の基本構成を説
明する図である。
【図2】 本発明に係る可変利得増幅器の実施の形態1
の構成を示す図である。
【図3】 本発明に係る可変利得増幅器の実施の形態1
の動作特性を示す図である。
【図4】 本発明に係る可変利得増幅器および従来装置
の動作特性を比較する図である。
【図5】 本発明に係る可変利得増幅器の実施の形態2
の基本構成を説明する図である。
【図6】 本発明に係る可変利得増幅器の実施の形態2
の構成を示す図である。
【図7】 本発明に係る可変利得増幅器の実施の形態2
の構成を示す図である。
【図8】 本発明に係る可変利得増幅器の実施の形態2
の変形例の構成を示す図である。
【図9】 本発明に係る可変利得増幅器の実施の形態2
の変形例の構成を示す図である。
【図10】 本発明に係る可変利得増幅器の実施の形態
3の構成を示す図である。
【図11】 本発明に係る可変利得増幅器の実施の形態
3の動作特性を説明する図である。
【図12】 本発明に係る可変利得増幅器の実施の形態
1および3の動作特性を比較する図である。
【図13】 従来の可変利得増幅器の構成を示す図であ
る。
【図14】 従来の可変利得増幅器の動作特性を説明す
る図である。
【図15】 従来の可変利得増幅器の動作特性を説明す
る図である。
【符号の説明】
11,12,51,52,51A,52A 差動増幅
器、13A,13B 電流コントローラ、14A,14
B 電流増幅部、15A,15B,55,56,53,
54 可変電流源、CS1,CS2 定電流源、50,
60 前段増幅器。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 可変利得増幅器であって、 電源に接続された負荷と、 前記負荷に、それぞれの出力が共通に接続された第1お
    よび第2の電流コントローラと、 前記第1および第2の電流コントローラの入力に、その
    出力が接続された第1および第2の電流増幅部と、 前記第1および第2の電流増幅部に接続され、該第1お
    よび第2の電流増幅部に電流を供給する第1および第2
    の定電流源とを備え、 前記第1および第2の電流コントローラの出力が、前記
    可変利得増幅器の出力であって、 前記第1の電流増幅部は、前記第2の電流増幅部に比較
    して高利得であって、 前記第2の電流増幅部は、前記第1の電流増幅部に比較
    して低利得であって、 前記第1および第2の電流コントローラは、制御信号に
    よって互いに逆方向に電流量を調整し、 前記第1および第2の電流増幅部は、共通に与えられた
    入力信号をそれぞれ増幅して出力し、 前記第1および第2の電流コントローラによって、前記
    第1および第2の電流増幅部の出力配分を調整する可変
    利得増幅器。
  2. 【請求項2】 前記負荷は、前記電源にそれぞれの一方
    端が共通に接続された第1および第2の抵抗素子であっ
    て、 前記第1の電流コントローラは、 第1出力が前記第1の抵抗素子の他方端に接続され、第
    2出力が前記電源に接続された第1の差動対と、 第1出力が前記第2の抵抗素子の他方端に接続され、第
    2出力が前記電源に接続された第2の差動対とを備え、 前記第1および第2の差動対の前記第1出力が、前記可
    変利得増幅器の出力であって、 前記第2の電流コントローラは、 第1出力が前記第1の抵抗素子の他方端に接続され、第
    2出力が前記電源に接続された第3の差動対と、 第1出力が前記第2の抵抗素子の他方端に接続され、第
    2出力が前記電源に接続された第4の差動対とを備え、 前記第1の電流増幅部は、 第1出力が、前記第1の差動対の共通エミッタに接続さ
    れ、第2出力が前記第2の差動対の共通エミッタに接続
    され、それぞれのエミッタが電気的に接続された第1の
    差動増幅器を備え、 前記第2の電流増幅部は、 その第1出力が、前記第3の差動対の共通エミッタに接
    続され、その第2出力が前記第4の差動対の共通エミッ
    タに接続され、それぞれのエミッタが電気的に接続され
    た第2の差動増幅器を備え、 前記制御信号は、第1および第2の制御信号で構成さ
    れ、 前記第1の制御信号は、 前記第1および第2の差動対の前記第1出力側のトラン
    ジスタと、前記第3および第4の差動対の前記第2出力
    側のトランジスタとを制御し、 前記第2の制御信号は、 前記第3および第4の差動対の前記第1出力側のトラン
    ジスタと、前記第1および第2の差動対の前記第2出力
    側のトランジスタとを制御し、 前記第1および第2の電流増幅部の入力には、第1およ
    び第2の信号が与えられ、 前記第1の信号は、 前記第1および第2の差動増幅器の、前記第1出力側の
    トランジスタを制御し、 前記第2の信号は、 前記第1および第2の差動増幅器の、前記第2出力側の
    トランジスタを制御する、請求項1記載の可変利得増幅
    器。
  3. 【請求項3】 一方端が前記電源に接続された第1の負
    荷と、 前記第1の負荷の他方端にその一方端が接続された第2
    の負荷と、 前記第2の負荷の他方端に、その出力が接続された第3
    の電流増幅部と、 前記第1の負荷の他方端に、その出力が接続された第4
    の電流増幅部と、 前記第3および第4の電流増幅部の入力に接続された第
    1および第2の可変電流源とを有した前段増幅器をさら
    に備え、 前記第3の電流増幅部は、前記第4の電流増幅部に比較
    して高利得であって、 前記第4の電流増幅部は、前記第3の電流増幅部に比較
    して低利得であって、 前記第3および第4の電流増幅部には入力信号が与えら
    れ、 前記第1および第2の可変電流源は、前記第1および第
    2の制御信号に連動する第1および第2の可変電流源制
    御信号によって動作し、 前記第3の電流増幅部と前記第2の負荷との接続ノード
    が前記前段増幅器の出力であって、 前記前段増幅器の出力が、前記第1および第2の電流増
    幅部の入力に接続される、請求項2記載の可変利得増幅
    器。
  4. 【請求項4】 前記第1の負荷は、前記電源にそれぞれ
    の一方端が共通に接続された第3および第4の抵抗素子
    であって、 前記第2の負荷は、前記第3および第4の抵抗素子の他
    方端に一方端が接続された第5および第6の抵抗素子で
    あって、 前記第3の電流増幅部は、 第1および第2出力が前記第5および第6の抵抗素子の
    他方端に接続され、それぞれのエミッタが電気的に接続
    された差動対を有し、 前記第4の電流増幅部は、 第1および第2出力が前記第3および第4の抵抗素子の
    他方端に接続され、それぞれのエミッタが電気的に接続
    された差動対を有し、 前記第3の電流増幅部の第1出力と、前記第5の抵抗素
    子との接続ノードから前記第1の信号が出力され、 前記第3の電流増幅部の第2出力と、前記第6の抵抗素
    子との接続ノードから前記第2の信号が出力される、請
    求項3記載の可変利得増幅器。
  5. 【請求項5】 前記負荷は、前記電源にそれぞれの一方
    端が共通に接続された第1および第2の抵抗素子であっ
    て、 前記第1の電流コントローラは、 第1出力が前記第1の抵抗素子の他方端に接続され、第
    2出力が前記電源に接続された第1の差動対と、 第1出力が前記第2の抵抗素子の他方端に接続され、第
    2出力が前記電源に接続された第2の差動対とを備え前
    記第1および第2の差動対の前記第1出力が、前記可変
    利得増幅器の出力であって、 前記第2の電流コントローラは、 第1出力が前記第1の抵抗素子に接続された第3の差動
    対と、 第1出力が前記第2の抵抗素子に接続された第4の差動
    対とを備え、 前記第1の電流増幅部は、 第1出力が、前記第1の差動対の共通エミッタに接続さ
    れ、第2出力が前記第2の差動対の共通エミッタに接続
    され、それぞれのエミッタが電気的に接続された第1の
    差動増幅器を備え、 前記第2の電流増幅部は、 その第1出力が、前記第3の差動対の共通エミッタに接
    続され、その第2出力が前記第4の差動対の共通エミッ
    タに接続され、それぞれのエミッタが電気的に接続され
    た第2の差動増幅器を備え、 前記制御信号は、第1および第2の制御信号で構成さ
    れ、 前記第1の制御信号は、 前記第1および第2の差動対の前記第1出力側のトラン
    ジスタと、前記第3および第4の差動対の前記第2出力
    側のトランジスタとを制御し、 前記第2の制御信号は、 前記第3および第4の差動対の前記第1出力側のトラン
    ジスタと、前記第1および第2の差動対の前記第2出力
    側のトランジスタとを制御し、 前記第1および第2の電流増幅部の入力には、第1、第
    2、第3、第4の信号が与えられ、 前記第1の信号は、 前記第2の差動増幅器の、前記第2出力側のトランジス
    タを制御し、 前記第2の信号は、 前記第2の差動増幅器の、前記第1出力側のトランジス
    タを制御し、 前記第3の信号は、 前記第1の差動増幅器の、前記第2出力側のトランジス
    タを制御し、 前記第4の信号は、 前記第1の差動増幅器の、前記第1出力側のトランジス
    タを制御する、請求項1記載の可変利得増幅器。
  6. 【請求項6】 前記電源に、それぞれの一方端が共通に
    接続された第1および第2の負荷と、 前記第1の負荷の他方端に、その出力が接続された第3
    の電流増幅部と、 前記第2の負荷の他方端に、その出力が接続された第4
    の電流増幅部と、 前記第3および第4の電流増幅部の入力に接続された第
    1および第2の可変電流源とを有した前段増幅器をさら
    に備え、 前記第3の電流増幅部は、前記第4の電流増幅部に比較
    して高利得であって、 前記第4の電流増幅部は、前記第3の電流増幅部に比較
    して低利得であって、 前記第3および第4の電流増幅部には入力信号が与えら
    れ、 前記第1および第2の可変電流源は、前記第1および第
    2の制御信号に連動する第1および第2の可変電流源制
    御信号によって動作し、 前記第3の電流増幅部の出力が、前記第1の電流増幅部
    の入力に接続され、 前記第4の電流増幅部の出力が、前記第2の電流増幅部
    の入力に接続される、請求項5記載の可変利得増幅器。
  7. 【請求項7】 前記第1の負荷は、前記電源にそれぞれ
    の一方端が共通に接続された第3および第4の抵抗素子
    であって、 前記第2の負荷は、前記電源にそれぞれの一方端が共通
    に接続された第5および第6の抵抗素子であって、 前記第3の電流増幅部は、 第1および第2出力が前記第3および第4の抵抗素子の
    他方端に接続され、それぞれのエミッタが電気的に接続
    された差動対を有し、 前記第4の電流増幅部は、 第1および第2出力が前記第5および第6の抵抗素子の
    他方端に接続され、それぞれのエミッタが電気的に接続
    された差動対を有し、 前記第4の電流増幅部の第1出力から前記第1の信号が
    出力され、 前記第4の差動増幅器の第2出力から前記第2の信号が
    出力され、 前記第3の差動増幅器の第1出力から前記第3の信号が
    出力され、 前記第3の差動増幅器の第2出力から前記第4の信号が
    出力される、請求項6記載の可変利得増幅器。
  8. 【請求項8】 前記第1〜第4の差動対の共通エミッタ
    は、直列に接続された第7および第8の抵抗素子をそれ
    ぞれ有し、 前記第1および第2の電流増幅部と、前記第1〜第4の
    差動対の共通エミッタとの接続は、前記第7の抵抗素子
    と前記第8の抵抗素子との接続ノードにおいてなされ
    る、請求項2または請求項5記載の可変利得増幅器。
JP10000757A 1998-01-06 1998-01-06 可変利得増幅器 Pending JPH11195940A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10000757A JPH11195940A (ja) 1998-01-06 1998-01-06 可変利得増幅器
US09/090,240 US6100760A (en) 1998-01-06 1998-06-04 Variable gain amplifier
KR1019980026580A KR100319385B1 (ko) 1998-01-06 1998-07-02 가변 이득 증폭기
DE19839128A DE19839128A1 (de) 1998-01-06 1998-08-27 Verstärker mit variabler Verstärkung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10000757A JPH11195940A (ja) 1998-01-06 1998-01-06 可変利得増幅器
US09/090,240 US6100760A (en) 1998-01-06 1998-06-04 Variable gain amplifier

Publications (1)

Publication Number Publication Date
JPH11195940A true JPH11195940A (ja) 1999-07-21

Family

ID=26333811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10000757A Pending JPH11195940A (ja) 1998-01-06 1998-01-06 可変利得増幅器

Country Status (3)

Country Link
US (1) US6100760A (ja)
JP (1) JPH11195940A (ja)
DE (1) DE19839128A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522905A (ja) * 2002-04-08 2005-07-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 差動増幅器
JP2011091686A (ja) * 2009-10-23 2011-05-06 Nippon Telegr & Teleph Corp <Ntt> 利得可変増幅回路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414519B1 (en) * 2000-09-15 2002-07-02 Applied Micro Circuits Corporation Equal delay current-mode logic circuit
JP2002111412A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 増幅回路
US6433612B1 (en) * 2001-02-21 2002-08-13 Hiband Semiconductors, Inc. Method for achieving low feed-through and consistent transition delay in a multiplexor circuit
US6525606B1 (en) * 2001-03-21 2003-02-25 Analog Devices, Inc. Variable gain amplifier
US6429742B1 (en) * 2001-06-29 2002-08-06 Intel Corporation Gain-controlled tuned differential adder
JP2003298405A (ja) * 2002-04-03 2003-10-17 Eng Kk 半導体集積回路
JP2004304775A (ja) * 2003-03-19 2004-10-28 Sanyo Electric Co Ltd 可変インピーダンス回路、可変利得型差動増幅器、乗算器、高周波回路および差動分布型増幅器
JP2005020591A (ja) * 2003-06-27 2005-01-20 Toshiba Corp 可変利得増幅器、これを用いた光ピックアップ信号処理用および携帯無線端末送受信信号処理用lsi
US6940352B2 (en) * 2003-11-26 2005-09-06 Scintera Networks, Inc. Analog signal interpolation
US8010073B2 (en) * 2004-01-22 2011-08-30 Broadcom Corporation System and method for adjusting power amplifier output power in linear dB steps
US11296667B1 (en) * 2020-10-29 2022-04-05 Nxp B.V. Two-dimensional continuous-time linear equalizer for high-speed applications

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128817A (en) * 1976-03-03 1978-12-05 Tokyo Shibaura Electric Co., Ltd. Voltage controlled oscillator with phase control circuits
US4019118A (en) * 1976-03-29 1977-04-19 Rca Corporation Third harmonic signal generator
EP0695030B1 (en) * 1994-07-29 2001-06-13 STMicroelectronics S.r.l. Transconductor stage with controlled gain
JP2953365B2 (ja) * 1995-11-17 1999-09-27 日本電気株式会社 直交復調器
US5821810A (en) * 1997-01-31 1998-10-13 International Business Machines Corporation Method and apparatus for trim adjustment of variable gain amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522905A (ja) * 2002-04-08 2005-07-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 差動増幅器
JP4834864B2 (ja) * 2002-04-08 2011-12-14 エスティー‐エリクソン、ソシエテ、アノニム 差動増幅器
JP2011091686A (ja) * 2009-10-23 2011-05-06 Nippon Telegr & Teleph Corp <Ntt> 利得可変増幅回路

Also Published As

Publication number Publication date
DE19839128A1 (de) 1999-07-08
US6100760A (en) 2000-08-08

Similar Documents

Publication Publication Date Title
KR100570135B1 (ko) 선형 가변 이득 증폭기{linear variable gain amplifiers}
KR100946815B1 (ko) 프로그램 가능한 저잡음 증폭기 및 방법
US6049251A (en) Wide-dynamic-range variable-gain amplifier
JPH11195940A (ja) 可変利得増幅器
US4528515A (en) High frequency differential amplifier with adjustable damping factor
US5557238A (en) Differential amplifier with common mode regulation
US5736899A (en) Fully differential voltage controlled operational transconductance amplifier
EP1928087A1 (en) Variable gain amplifier circuit
JPH04227106A (ja) 高周波数クロス接合折返しカスコード回路
JPH10126179A (ja) 利得制御回路及び方法
JP2003023331A (ja) 可変利得増幅器
JPH0364913B2 (ja)
KR100319385B1 (ko) 가변 이득 증폭기
JP3093687B2 (ja) 利得可変増幅回路
JP3219346B2 (ja) 自動利得制御増幅器
JP3747247B2 (ja) ガンマ補正回路
JPH0685585A (ja) 利得制御型増幅回路
JP3388196B2 (ja) 利得制御回路
JPH0974322A (ja) 可変利得増幅器
EP0948132B1 (en) Amplifier with programmable gain and input linearity usable in high-frequency lines
JP3455063B2 (ja) 可変利得増幅器
Bozomitu et al. A New Linearization Technique Using Multi-sinh Doublet
JP3233315B2 (ja) 可変インピーダンス装置
JPH0514078A (ja) 電圧制御増幅器
JP2003188667A (ja) 多段可変利得増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071002