JP2005020591A - 可変利得増幅器、これを用いた光ピックアップ信号処理用および携帯無線端末送受信信号処理用ｌｓｉ - Google Patents
可変利得増幅器、これを用いた光ピックアップ信号処理用および携帯無線端末送受信信号処理用ｌｓｉ Download PDFInfo
- Publication number
- JP2005020591A JP2005020591A JP2003185350A JP2003185350A JP2005020591A JP 2005020591 A JP2005020591 A JP 2005020591A JP 2003185350 A JP2003185350 A JP 2003185350A JP 2003185350 A JP2003185350 A JP 2003185350A JP 2005020591 A JP2005020591 A JP 2005020591A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- current
- variable gain
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims description 47
- 230000003287 optical effect Effects 0.000 title claims description 13
- 230000005540 biological transmission Effects 0.000 title claims description 9
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 31
- 230000003321 amplification Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Optical Communication System (AREA)
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
【課題】消費電力を増加させずに、出力電圧範囲（ダイナミックレンジ）や制御電圧範囲を広げることによって、ノイズなどの外乱に強い可変利得増幅器を実現する。
【解決手段】可変利得増幅器は、入力電圧に比例した第１の正電流Ｉｏｐ１と第１の負電流Ｉｏｎ１をそれぞれ出力する電圧電流変換回路１と、第１の正電流Ｉｏｐ１と第１の負電流Ｉｏｎ１をそれぞれ入力して制御信号Ｖｃによって制御される利得係数Ａ（０＜Ａ＜１）で制御され、第１の正電流Ｉｏｐ１をＡ倍した第２の正電流Ｉｏｐ２と、第１の正電流Ｉｏｐ１を（１−Ａ）倍した第３の正電流Ｉｏｐ３と、第１の負電流をＡ倍した第２の負電流Ｉｏｎ２と、第１の負電流Ｉｏｎ１を（１−Ａ）倍した第３の負電流Ｉｏｎ３との４つの出力電流を出力する可変利得部４と、第２の正電流Ｉｏｐ２と第２の負電流Ｉｏｎ２、または、第３の正電流Ｉｏｐ３と第３の負電流Ｉｏｐ３のどちらか一方のみを入力して正の出力電圧Ｖｏｐと負の出力電圧Ｖｏｎを出力する電圧出力部５と、を備える。
【選択図】 図１
【解決手段】可変利得増幅器は、入力電圧に比例した第１の正電流Ｉｏｐ１と第１の負電流Ｉｏｎ１をそれぞれ出力する電圧電流変換回路１と、第１の正電流Ｉｏｐ１と第１の負電流Ｉｏｎ１をそれぞれ入力して制御信号Ｖｃによって制御される利得係数Ａ（０＜Ａ＜１）で制御され、第１の正電流Ｉｏｐ１をＡ倍した第２の正電流Ｉｏｐ２と、第１の正電流Ｉｏｐ１を（１−Ａ）倍した第３の正電流Ｉｏｐ３と、第１の負電流をＡ倍した第２の負電流Ｉｏｎ２と、第１の負電流Ｉｏｎ１を（１−Ａ）倍した第３の負電流Ｉｏｎ３との４つの出力電流を出力する可変利得部４と、第２の正電流Ｉｏｐ２と第２の負電流Ｉｏｎ２、または、第３の正電流Ｉｏｐ３と第３の負電流Ｉｏｐ３のどちらか一方のみを入力して正の出力電圧Ｖｏｐと負の出力電圧Ｖｏｎを出力する電圧出力部５と、を備える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、可変利得増幅器に関するものであり、特に消費電力を増加させることなく、出力電圧範囲（ダイナミックレンジ）や、利得を制御する制御電圧範囲を広げるようにした可変利得増幅器に関するものである。
【０００２】
【従来の技術】
可変利得増幅器は、電圧利得が制御信号により可変である増幅器であり、多用途な増幅器である。可変利得増幅器の高周波動作での応用例として、光ディスクのピックアップ信号の増幅や、移動体通信の中間周波数の送受信部の増幅などがある。
【０００３】
一般的に、高周波動作回路は消費電力が大きくなる傾向がある。これは、素子の動作を高速化するために動作電流値を大きくしなければならないからである。
そのため、回路構成が複雑になり大規模になってくると、消費電力増大の問題が生じてくる。
【０００４】
消費電力を低減させるための一手法として、トランジスタや抵抗素子を縦積みにした回路構成などが考えられる。これによって、単位電流あたりの信号処理機能を増やすことが可能となり、消費電力増大の原因となる電流パスの数を削減できる。すなわち、電源電圧端子から接地端子までの電流を少なくすることが可能である。
【０００５】
具体例に基づいて、従来の可変利得増幅器の問題点について説明する。図１４は、従来の基本的な可変利得増幅器を示すブロック図である。図１４に示す従来の増幅器は電圧電流変換回路１と、可変利得部４と、電圧出力部５と、同相フィードバック部６とにより構成されている。電圧電流変換回路は、入力電圧ＶｉｐとＶｉｎの電圧差に比例した差動電流出力Ｉｏｐ１とＩｏｎ１を出力する。差動出力電流はそれぞれ、
【数１】
という関係がある。式（１）におけるｇｍは比例定数である。また、ＩＢはバイアス電流であり一定値である。
【０００６】
可変利得部４は、差動電流Ｉｏｐ１とＩｏｎ１を入力とし、差動入力Ｉｏｐ２とＩｏｎ２を出力する。上記式（１）におけるＩｏｐ１とＩｏｎ１は、それぞれＡ：１−Ａの比に分割され、Ｉｏｐ２とＩｏｎ２が式（２）となるように加算される。ここで係数Ａの値は外部制御信号Ｖｃにより可変であるものとし、Ａ∝Ｖｃであるとする。
【数２】
【０００７】
このとき、可変利得部４の差動出力電流Ｉｏｐ２とＩｏｎ２の差は、式（１）と式（２）より次の下式（３）のように表され、入力電圧（Ｖｉｐ−Ｖｉｎ）に比例する。
【数３】
【０００８】
さらに、可変利得部４の差動出力電流Ｉｏｐ２とＩｏｎ２は、電圧出力部５に供給され、負荷Ｚの電圧降下により出力電圧が発生する。ＶｏｐとＶｏｎは次式（４）で表される。
【数４】
ここでＩｃは、同相フィードバック回路６の出力バイアス電流である。
【数５】
となり、式（５）より出力電圧ＶｏｐとＶｏｎの差は入力電圧Ｖｉ＝（Ｖｉｐ−Ｖｉｎ）に比例する。そこで、制御信号Ｖｃで係数Ａの値を可変すると、制御信号Ｖｃで電圧利得が制御される可変利得増幅器を実現できる。
【０００９】
同相フィードバック部６は、出力電圧ＶｏｐとＶｏｎの平均値Ｖｃｏｍと外部参照電圧Ｖｒｅｆを比較し、両者の電圧差を増幅して出力バイアス電流Ｉｃに加算することにより、電圧出力部を介したフィードバックループを構成している。これによって、出力電圧ＶｏｐとＶｏｎの平均値Ｖｃｏｍは常にＶｒｅｆになるように制御される。
【００１０】
図１５は、図１４のブロック図に示された可変利得増幅器の詳細な回路例を示している。図１５では、図１４のブロック図と同様に、電圧電流変換回路１、可変利得部４、電圧出力部５、同相フィードバック部６で構成されている。電圧電流変換回路１は差動入力電圧ＶｉｐとＶｉｎに対し、差動出力電流Ｉｏｐ１とＩｏｎ１を出力する。可変利得部４と電圧出力部５および同相フィードバック部６は、電源から接地端子まで同電流経路で構成されている。素子を縦積みにすることによって、同電流経路内で複数の機能ブロックを構成し、消費電流が節約できる。
【００１１】
電圧電流変換部の出力電流Ｉｏｐ１とＩｏｎ１は、式（１）を満足する電流である。
【数６】
【００１２】
式（６）において、Ｉｏｐ１とＩｏｎ１は可変利得部４のＭ１〜Ｍ４に入力されている。ここではＭ１〜Ｍ４のサイズが同じであるとし、トランスコンダクタパラメータを、
【数７】
（μ：ホール移動度、Ｃｏｘ：ゲート単位面積あたり容量、Ｗ：チャネル幅 Ｌ：チャネル長）
とすると、制御電圧がＶｃ＝Ｖｃ１−Ｖｃ２であるとき、Ｍ１〜Ｍ４のドレイン電流は、それぞれ近似的に次の式（８）のように表される。
【数８】
【００１３】
したがって、可変利得部４の出力電流Ｉｏｐ２とＩｏｎ２は、次式（９）（１０）のようになる。
【数９】
ＩＢがｇｍＶｉ＝ｇｍ（Ｖｉｐ−Ｖｉｎ）よりもある程度大きいとすると、Ｉｏｐ１とＩｏｎ１を展開し近似できる。
【数１０】
【００１４】
差動出力電流Ｉｏｐ２とＩｏｎ２の差が上式（１１）のように表されることから、可変利得部４の出力電流は、制御電圧Ｖｃの値により、電流利得が可変であることがわかる。
【００１５】
式（１１）の差動電流Ｉｏｐ２とＩｏｎ２を電圧出力部５に供給したときの出力電圧ＶｏｐとＶｏｎは、
【数１１】
となり、出力電圧Ｖｏ（＝Ｖｏｐ−Ｖｏｎ）は、可変利得増幅器の入力電圧Ｖｉに比例し、制御電圧ＶＣで電圧利得が可変である。
【００１６】
同相フィードバック部６のトランジスタＭ５，Ｍ６は、出力抵抗を高くするためのカスコード回路である。
【００１７】
上記従来技術の問題点について説明する。図１５の可変利得増幅器が正常に動作するための条件を考えてみる。まず、トランジスタＭ１〜Ｍ４は、飽和領域で動作しなければならない。Ｍ１〜Ｍ４が飽和領域でなくなると、出力端子ＶｏｐおよびＶｏｎからＭ１〜Ｍ４のソース端子に低い抵抗成分が見えてくるため、出力電圧が式（１２）で表されるような特性にならないからである。
【００１８】
Ｍ１〜Ｍ４が飽和領域で動作する条件は、Ｖｃ１＝一定、Ｖｃ２＞Ｖｃ１とすると、
【数１２】
【００１９】
式（１３）は、出力電圧ＶｏｐとＶｏｎの上限電圧値が、Ｖｃ１の電圧値によって制限されていることを示している。
【００２０】
また、出力電圧ＶｏｐとＶｏｎの下限電圧も限られてしまう。Ｍ５〜Ｍ８が十分高い出力抵抗をもつためには飽和領域で動作しなければならず、
【数１３】
の条件を満たさなければならない。ＶＤＳ（ｓａｔ．）は０．２〜０．４Ｖほどの電圧値である。
【００２１】
また、可変利得部４のＭ１〜Ｍ４のトランジスタのソース電圧Ｖｓ１とＶｓ２はＭ９，Ｍ１０が飽和領域で動作するために、
【数１４】
を満たさなければならず、Ｖｃ２がそれぞれＭ１、Ｍ４がカットオフになるまで（最大利得時）高い電圧になったとし、この電圧を制御電圧Ｖｃ２の最大値Ｖｃ２ｍａｘとすると、
【数１５】
の条件を満たさなければならない。簡単のために、各トランジスタのＶＤＳ（ｓａｔ）を同電圧ＶＤＳ（ｓａｔ．）とし、式（１３）〜式（１６）をまとめると、
【数１６】
が導かれる。この式は、可変利得増幅器の出力電圧Ｖｏの最大振幅
【数１７】
と、制御電圧の可変電圧範囲
【数１８】
の和が一定値であることを示している。前述にもあるとおり、出力電圧範囲も制御電圧範囲も広くとることが好ましいが、図１５の回路構成では式（１７）より制限されてしまうことがわかる。すなわち、最大出力電圧範囲と制御電圧範囲はトレードオフの関係になってしまう。
【００２２】
このように、従来技術の問題点は、制御電圧Ｖｃ（＝｜Ｖｃ２−Ｖｃ１｜）の可変電圧範囲と出力電圧Ｖｏの最大電圧振幅が小さくなってしまうことである。
【００２３】
出力電圧Ｖｏの出力電圧範囲が小さいということは、信号レベルに対して見かけ上ノイズレベルが大きくなるのでＳ／Ｎ（Ｓｉｇｎａｌ Ｎｏｉｓｅ Ｒａｔｉｏ）の面で不利となる。また、制御電圧Ｖｃの可変電圧幅が狭い条件において、仕様で求められている可変利得範囲を確保しようとすると、ノイズなどの外乱による利得変動が大きくなり不安定な回路となってしまう。
【００２４】
一般的に、ＤＶＤやＣＤのピックアップ信号処理や携帯無線端末におけるＩＦ送受信用の可変利得増幅器は、非常に広い可変利得範囲が求められている。可変利得範囲が小さいと、増幅器の多段構成が必要となり、消費電力的にも回路規模的にも不利である。しかしながら、可変利得範囲が広い場合、それだけ制御信号に対する利得感度が高くなってしまう。通常、制御信号は可変利得増幅回路の外部から入力される信号であるため、ノイズなどの影響を受けやすい。そのため、狭い制御電圧範囲で広い可変利得範囲を確保しようとすると、ノイズによる利得変動が大きく不安定な回路となってしまう。
【００２５】
【特許文献１】
特開２００３−０４６３５２号公報
【特許文献２】
特開２００２−１１１４１７号公報
【特許文献３】
特開平１１−３４０７６０号公報
【００２６】
【発明が解決しようとする課題】
しかしながら、限られた電源電圧の範囲において、素子の縦積み構成は限度がある。なぜなら回路を構成するトランジスタは、動作に必要な一定のドレイン・ソース間電圧を確保する必要があるからである。仮に動作が可能であっても、最大出力電圧振幅（すなわちダイナミックレンジ）も含め、回路内部の動作電圧範囲が小さくなってしまう。回路内部の信号電圧振幅が小さくなると、ノイズなどの外乱に対して弱くなるといった問題がある。
【００２７】
特に、可変利得増幅器に要求される可変利得範囲は一般的に広いため、利得制御をおこなう制御電圧範囲が狭いと利得感度が高くなり、制御端子に混入する外乱に対して出力電圧振幅が不安定になってしまう。
【００２８】
本発明においては、消費電力を増加させることなく、出力電圧範囲や制御電圧範囲を広げることによって、ノイズなどの外乱に強い可変利得増幅器を実現することを解決課題としている。
【００２９】
【課題を解決するための手段】
上記課題を解決するため、本発明の基本構成に係る可変利得増幅器は、入力電圧に比例した第１の正電流と第１の負電流をそれぞれ出力する第１の電圧電流変換回路と、前記第１の正電流と前記第１の負電流をそれぞれ入力し、制御信号によって制御される利得係数Ａ（０＜Ａ＜１）で制御され、前記第１の正電流をＡ倍した第２の正電流と、前記第１の正電流を（１−Ａ）倍した第３の正電流と、前記第１の負電流をＡ倍した第２の負電流と、前記第１の負電流を（１−Ａ）倍した第３の負電流との４つの出力電流を出力する可変利得部と、前記第２の正電流と前記第２の負電流、または、前記第３の正電流と前記第３の負電流のどちらか一方のみを入力して正の出力電圧と負の出力電圧を出力する電圧出力部と、を備えることを特徴とする。
【００３０】
上述した基本構成において、本発明に係る可変利得増幅器は、電圧電流変換部、可変利得部、電圧出力部、同相フィードバック部によって構成されている。また、電圧電流変換部は、可変利得増幅器の入力電圧に比例した差動電流Ｉｏｐ１とＩｏｎ１に変換する。さらに、可変利得部は、電圧電流変換部の差動出力電流Ｉｏｐ１とＩｏｎ１の各々を、外部制御信号の大きさによって重みづけされた電流Ｉｏｐ２、Ｉｏｎ２、Ｉｏｐ３、Ｉｏｎ３に分割する。Ｉｏｐ３とＩｏｎ３は同相フィードバック部の出力バイアス電流に加算され、Ｉｏｐ２、Ｉｏｎ２は電圧出力部に供給される。
【００３１】
本発明の基本構成においては、可変利得部の出力信号Ｉｏ２（Ｉｏｐ２とＩｏｎ２）とＩｏ３（Ｉｏｐ３とＩｏｎ３）を、それぞれ別ブロックに加算することによって、制御電圧の可変電圧範囲が、可変利得増幅器の出力電圧範囲に制限されることなく、広く確保できることを特徴としている。 言い方を替えると、可変利得増幅器の最大出力電圧振幅が、制御電圧値に依存しないため、出力電圧範囲が広くとれる。
【００３２】
電圧出力部は、可変利得部の差動出力電流と、同相フィードバック部の出力電流を負荷に供給することによって可変利得増幅器の出力電圧を得ている。同相フィードバック部は差動出力電圧の同相信号レベルを外部参照電圧に固定するためのフィードバック回路である。差動出力の同相信号レベルを検出し、外部参照電圧と比較した誤差信号を増幅し、出力部のバイアス電流制御として用いている。これによって、差動出力電圧の同相信号レベルは外部参照電圧となるように制御される。
【００３３】
【発明の実施の形態】
以下、本発明に係る可変利得増幅器の実施形態について添付図面を参照しながら詳細に説明する。
【００３４】
図１は、本発明の第１実施形態に係る可変利得増幅器の概念構成を示すブロック図である。図１４に示した従来の可変利得増幅器の可変利得部の出力がＩｏｐ２とＩｏｎ２であったのに対し、本発明の第１実施形態ではＩｏｐ２とＩｏｎ２に加え、Ｉｏｐ３とＩｏｎ３が追加されている。Ｉｏｐ２とＩｏｎ２は従来例のように電圧出力部に供給されているが、Ｉｏｐ３とＩｏｎ３はそのまま接地端子へと流れ込む構成になっている。
【００３５】
図１において、第１実施形態に係る可変利得増幅器は、入力電圧に比例した第１の正電流Ｉｏｐ１と第１の負電流Ｉｏｎ１をそれぞれ出力する電圧電流変換回路１と、第１の正電流Ｉｏｐ１と第１の負電流Ｉｏｎ１をそれぞれ入力して制御信号Ｖｃによって制御される利得係数Ａ（０＜Ａ＜１）で制御され、第１の正電流Ｉｏｐ１をＡ倍した第２の正電流Ｉｏｐ２と、第１の正電流Ｉｏｐ１を（１−Ａ）倍した第３の正電流Ｉｏｐ３と、第１の負電流Ｉｏｎ１をＡ倍した第２の負電流Ｉｏｎ２と、第１の負電流Ｉｏｎ１を（１−Ａ）倍した第３の負電流Ｉｏｎ３との４つの出力電流を出力する可変利得部４と、第２の正電流Ｉｏｐ２と第２の負電流Ｉｏｎ２、または、第３の正電流Ｉｏｐ３と第３の負電流Ｉｏｎ３のどちらか一方のみを入力して正の出力電圧Ｖｏｐと負の出力電圧Ｖｏｎを出力する電圧出力部５と、を備えている。
【００３６】
なお、図１に示すように、電圧電流変換回路１は、入力電圧を入力して正の入力電圧Ｖｉｐと負の入力電圧Ｖｉｎとを生成する正負入力電圧生成部２と、該正負入力電圧生成部２の出力した正の入力電圧Ｖｉｐと前記負の入力電圧Ｖｉｎを入力してこれら正負の入力電圧Ｖｉｐ，Ｖｉｎの電位差に比例した第１の正電流Ｉｏｐ１と第１の負電流Ｉｏｎ１をそれぞれ出力する電圧電流変換部３と、を備えていても良い。
【００３７】
図２は、第１実施形態の可変利得増幅器の回路例を示す回路図である。図１５に示した従来例の可変利得部の出力電流が、式（９）であったのに対し、図２の可変利得部４の出力電流は、
【数１９】
である。Ｖｃ１の値は固定とし、Ｖｃ＝Ｖｃ１−Ｖｃ２であるとすると、
【数２０】
となる。Ｉ１とＩ４が電圧出力部５に供給され、出力電圧Ｖｏは次式のようになる。
【数２１】
よって、制御電圧Ｖｃで出力電圧の利得が可変であるのは従来と同様である。
【００３８】
本発明の利点は、Ｖｃ１を一定とした場合、Ｖｃ２の電圧値の可変幅が広いということである。図２に示す回路構成の場合、Ｍ２とＭ３のドレイン端子は接地端子に接続されているため、電圧出力部５の出力抵抗に影響を与えない。そのため、Ｖｃ２の電圧値は電圧出力部５の動作電圧範囲に制限されないといった特徴がある。Ｖｃ２を低くしてもＭ１とＭ４がカットオフ状態にならなければよいので、Ｖｃ２の可変電圧範囲は接地端子からＶｃ１と大きく広げることができる。
【００３９】
通常、可変利得増幅器は２象限動作である。Ｖｃ２＞Ｖｃ１のとき、可変利得増幅器の利得は負となってしまうので、Ｖｃ２の電圧値は接地端子からＶｃ１の範囲で使用する。しかし、Ｍ２とＭ３のトランジスタサイズとＭ１とＭ４よりも小さくすれば、Ｖｃ２＞Ｖｃ１の条件でも、可変利得増幅器の利得が負になることはないので、さらにＶｃ２の可変電圧範囲を広げることができる。
【００４０】
図３は、本発明の第２実施形態に係る可変利得増幅器の概念を示すブロック図である。本発明の第１実施形態である図１の可変利得部のＩｏｐ３とＩｏｎ３が接地端子に接続されているのに対し、図３のブロック図は、Ｉｏｎ３とＩｏｐ３をそれぞれ同相フィードバック部６の出力電流Ｉｃ１とＩｃ２に加算している（Ｉｃ１＝Ｉｃ２＝Ｉｃ）。
【００４１】
図４は、本発明の第２実施形態に係る可変利得増幅器の回路構成を示す回路図である。Ｉｏｎ３はＭ７のドレイン端子、Ｉｏｐ３はＭ８のドレイン端子に接続し、電流を加算している。このとき、電圧出力部の出力電圧ＶｏｐとＶｏｎは、
【数２２】
と表されるので、
【数２３】
となり、式（２４）は図１５の従来の可変利得増幅回路の出力電圧式である式（１２）と全く同じである。
【００４２】
第２実施形態の回路図である図４における第１実施形態による図２との違いは、信号成分を含む電流Ｉｏｐ３とＩｏｎ３を接地端子に接続して捨てていないので、図２に示す第１実施形態の回路よりも広い可変利得範囲を得ることができることである。
【００４３】
第１実施形態と同様に、Ｍ２とＭ３のドレイン端子は、電圧出力部のＶｏｐとＶｏｎに接続されていないので、Ｖｃ２の電圧が出力端子ＶｏｐとＶｏｎのインピーダンスに影響を与えることはない。また、Ｖｃ２が接地電位になっても、Ｍ７とＭ８のドレイン端子電圧はＭ２とＭ３のＶｔｈｐよりも低くなることはないので、Ｖｃ２は接地電位からＶｃ１まで可変である（ただしＶｃ２が接地電位でもＭ２，Ｍ３がカットオフしてはならない）。
【００４４】
また、第１実施形態に係る可変利得増幅器と同様に、Ｍ２とＭ３のトランジスタサイズ（チャネル幅Ｗ）をＭ１とＭ４よりも大きければ、Ｖｃ２＞Ｖｃ１となる条件においても、可変利得増幅器の利得は負になることはない。すなわち、Ｖｃ２の電圧上限値は、Ｍ９，Ｍ１０が飽和領域で動作することであるから、
【数２４】
となる。以上をまとめて、制御電圧Ｖｃ２と出力電圧Ｖｏ（ＶｏｐおよびＶｏｎ）の最大値および最小値を調べると、
【数２５】
なので、従来例と同様に、出力電圧Ｖｏの最大振幅
【数２６】
と、制御電圧の可変電圧範囲
【数２７】
の和を求めると、
【数２８】
となり、式（１７）の従来例の可変利得増幅器に対してＶｃ１だけ増加していることがわかる。すなわちＶｃ１の電圧分だけ出力電圧範囲または制御電圧範囲が広くなっていることがわかる。通常、Ｖｃ１は出力電圧範囲を確保するために最低でもＶＤＤ／２よりも高い電圧である。よって、制御電圧範囲に着目すると、従来例の回路に対してＶＤＤ／２以上の制御電圧範囲が広がることになり、大きな長所となる。
【００４５】
また、式（１２）と式（２４）より、図１５の従来型と可変利得増幅器の入出力特性は同じである。このことは、従来例に対して入出力特性を変えることなく、最大出力振幅または制御電圧範囲を広げることができ、外乱ノイズに対して強い可変利得増幅器が実現できることを意味している。
【００４６】
以下、本発明の変形例を整理して第３ないし第７実施形態として図５ないし図９に示すブロック図を参照しながら説明する。図５に示す第３実施形態による可変利得増幅器は、本発明の基本構成に最も近い構成を有しており、図１に示す第１実施形態のブロック図との相違点は、電流電圧変換回路１の詳細構成が省略されている点と、電圧出力部５に接続される同相フィードバック部が省略されている点である。図５においては、図１と同様に、第３の正電流Ｉｏｐ３と第３の負電流Ｉｏｎ３が電圧出力部５に供給されずに、接地側に供給されている。これらの電流の接続先は、図１と同様に接地電位に接続されていても良いし、基準電位に接続されていても良い。
【００４７】
図６は、本発明の第４実施形態による可変利得増幅器の概念構成を示すブロック図である。電圧電流変換回路の構成は、図３に示す第２実施形態に近似しており、第３の正電流Ｉｏｐ３と第３の負電流Ｉｏｎ３は接地電位に接続されている。電圧出力部５を構成する抵抗素子の接続点は基準電位に接続されている。このような構成によってもダイナミックレンジや可変利得制御の制御電圧範囲を広く確保することができる。
【００４８】
図７は、本発明の第５実施形態による可変利得増幅器の概念構成を示すブロック図である。図６に示す第４実施形態との相違点は、第３の正電流Ｉｏｐ３と第３の負電流Ｉｏｎ３が接地電位ではなく、電圧出力部５を構成する抵抗素子の接続点と同じように、基準電位に接続されている点である。このような構成によっても、ダイナミックレンジや制御電圧範囲を広く確保できる。
【００４９】
図８は、本発明の第６実施形態による可変利得増幅器の概念構成を示すブロック図である。図８において、電圧出力部５は、可変利得部４の出力する４つの出力電流Ｉｏｐ２，Ｉｏｐ３，Ｉｏｎ２，Ｉｏｎ３のうち２つの出力電流Ｉｏｐ２，Ｉｏｎ２のそれぞれの出力端子を一方の端子に接続し、他方の端子が第２の電圧電流変換器の負入力端子に接続された２つの負荷素子と、正入力端子が基準電圧に接続された第２の電圧電流変換部の出力電流を正の出力端子および負の出力端子にそれぞれ供給する同相フィードバック部６と、より構成されている。第３の正電流Ｉｏｐ３と第３の負電流Ｉｏｎ３は接地電位に接続されていても良いし、基準電位に接続されていても良い。何れに接続されていたとしても、ダイナミックレンジや制御電圧範囲を広く確保することができる。
【００５０】
図９は、本発明の第７実施形態による可変利得増幅器の概念構成を示すブロック図である。この第７実施形態による可変利得増幅器は、図８に示された第６実施形態による可変利得増幅器において、電圧出力部５が、可変利得部４からの４つの出力電流のうち電圧出力部５に入力しない２つの出力電流のうちの第３の正電流Ｉｏｐ３を第１の電流加算部２１に入力して同相フィードバック部６の出力電流から減算して電圧出力部５の負の出力電圧Ｖｏｎの出力端子に供給し、第３の負電流Ｉｏｎ３を第２の電流加算部２２に入力して同相フィードバック部６の出力電流から減算して電圧出力部５の正の出力電圧Ｖｏｐの出力端子に供給するように構成されている。
【００５１】
なお、上述した第１および第２実施形態による可変利得増幅器における電圧出力部５の負荷素子の構成は、図２および図４に示すような固定の抵抗素子により構成していた。すなわち、図１０（ａ）に示すような構成であるが、本発明はこのような構成に限定されることはなく、図１０（ｂ）ないし（ｄ）に示す幾つかの具体例のように、電圧出力部５における抵抗素子をトランジスタに変更しても良い。図１０（ｂ）は、負荷素子をＮチャネルトランジスタにより構成した例を示している。また、図１０（ｃ）は、負荷素子をＰチャネルトランジスタにより構成した例を示している。さらに、図１０（ｄ）は、負荷素子をＮチャネルトランジスタとＰチャネルトランジスタとを接合したタイプのトランジスタにより構成した例を示している。
【００５２】
負荷素子を固定の抵抗素子で構成する場合には、素子面積を小さくして動作を安定させるという効果がある。また、負荷素子をトランジスタで構成する場合には、設置面積では固定の抵抗素子よりも幾分不利ではあるが、ゲート電圧の制御により可変利得部で可変制御するよりも微細な利得の制御を行なうことができ、本発明に係る可変利得増幅器が適用される技術分野によっては微細な制御を可能にするという効果がある。
【００５３】
また、図２および図４を用いて説明した本発明の第１および第２の実施形態に係る可変利得増幅器の回路構成においては、ＮチャネルＭＯＳトランジスタを主として用いて電源電圧ＶＤＤを動作基準電圧として動作するように構成されている。これに対してトランジスタの極性のＰＭＯＳトランジスタとＮＭＯＳトランジスタを入れ換えた回路構成としても良い。その具体的な回路構成が図１１に示されている。
【００５４】
図１１に示す第８実施形態に係る可変利得増幅器の回路のように構成すると、接地電圧を動作基準として動作するようになり、上述した第１および第２実施形態と同様の効果を得ることが可能となる。
【００５５】
なお、上述した第１ないし第８実施形態は、何れも可変利得増幅器について説明したものであるが、本発明は可変利得増幅器のみに限定されることなく、このような構成を有するアナログ信号処理部が搭載された大規模集積回路（以下、ＬＳＩ―Ｌａｒｇｅ−Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ―と略記する。）についても適用される。冒頭でも説明したように、可変利得増幅器の高周波動作での応用例として、光ディスクのピックアップ信号の増幅や、移動体通信の中間周波数の送受信部の増幅などの信号処理に用いられる。
【００５６】
図１２は、本発明の第９および第１０実施形態に係る可変利得増幅器を用いた光ピックアップ信号処理用ＬＳＩおよび携帯無線端末送受信信号処理用ＬＳＩの構成を示しており、アナログ信号処理部に搭載される可変利得増幅器の詳細な構成については第１ないし第８実施形態で説明した構成が適用される。
【００５７】
図１２に示すように、第９実施形態による光ピックアップ信号処理用ＬＳＩ１０は、ＤＶＤやＣＤ等の媒体７より再生された光信号を処理するものであり、第１ないし第８実施形態で説明された可変利得増幅器が搭載されるアナログ信号処理部１１と、デジタル信号処理部（ＤＳＰ）１２，復号化器（ＤＥＣ）１３、マイクロコンピュータ１４，ＳＲＡＭ１５などを１つの回路基板上に実装して構成されている。
【００５８】
すなわち、第９実施形態は、少なくとも、光ピックアップにより生成された光信号電圧を前記入力電圧とする第１ないし第８実施形態の何れかに記載された可変利得増幅器を搭載したアナログ信号処理部１１と、該アナログ信号処理部１１より供給されたアナログ信号から変換されたデジタル信号を処理するデジタル信号処理部１２と、符号化信号を復号する復号部１３と、アナログ信号処理部１１、デジタル信号処理部１２、復号部１３における信号処理の演算を行なう演算部１４と、をＬＳＩ１０として構成したことを特徴とする。
【００５９】
また、この図１２は、携帯無線端末８内の送受信信号処理用ＬＳＩについても適用することができ、少なくとも、携帯無線端末８で受信した受信信号を入力電圧とする第１ないし第８実施形態の何れかに記載された可変利得増幅器を搭載したアナログ信号処理部１１と、該アナログ信号処理部１１より供給されたアナログ信号から変換されたデジタル信号を処理するデジタル信号処理部１２と、符号化信号を復号する復号部１３と、アナログ信号処理部１１、デジタル信号処理部１２、復号部１３における信号処理の演算を行なう演算部１４と、をＬＳＩ１０として構成したことを特徴とする。処理されるアナログ信号は、携帯無線端末８内に含まれる画像（イメージ）に関するものである。
【００６０】
図１２に示されたアナログ信号処理部１２の詳細な構成は図１３（ａ）に示されている。図１３（ａ）において、アナログ信号処理部１１は、本発明の第１ないし第８実施形態に係る可変利得増幅器（ＶＧＡ―Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ―）１７と、波形等化回路１８とを備えており、ＶＧＡ１７にはＤＳＰ１２から信号状態に関する情報がフィードバックされている。ＶＧＡ１７に入力される電圧は、図１３（ｂ）に示すような波形の正弦波であることが望ましいが、光ピックアップのような微細な記録領域からの信号の読出しや、携帯無線端末のような移動体通信における電波品質が保障されていない場所での信号の送受信のように、電波状態が悪い場合には図１３（ｃ）に示すように波形にかなりの乱れが生じる。このように、図１３（ｃ）のような乱れた信号電圧を図１３（ｂ）のように適正な正弦波に波形成形してからＤＳＰ１２に供給することにより、光ピックアップによる再生信号や携帯無線端末による送受信信号特に受信信号電圧を所望のものとすることができる。
【００６１】
【発明の効果】
以上詳細に説明したように、本発明に係る可変利得増幅器は、消費電力を増加させることなく、出力電圧範囲（ダイナミックレンジ）や、利得を制御する制御電圧範囲を広げることが可能であり、外乱ノイズに対して強い可変利得増幅器が実現できる。また、この可変利得増幅器を搭載したアナログ信号処理部をＬＳＩに実装することにより、利得制御特性に優れた可変利得増幅器を容易に提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の基本構成としての第１実施形態に係る可変利得増幅器の概念構成を示すブロック図である。
【図２】第１実施形態による可変利得増幅器の回路構成を示す回路図である。
【図３】本発明の第２実施形態に係る可変利得増幅器の概念構成を示すブロック図である。
【図４】第２実施形態による可変利得増幅器の回路構成を示す回路図である。
【図５】本発明の第３実施形態に係る可変利得増幅器の概念構成を示すブロック図である。
【図６】本発明の第４実施形態に係る可変利得増幅器の概念構成を示すブロック図である。
【図７】本発明の第５実施形態に係る可変利得増幅器の概念構成を示すブロック図である。
【図８】本発明の第６実施形態に係る可変利得増幅器の概念構成を示すブロック図である。
【図９】本発明の第７実施形態に係る可変利得増幅器の概念構成を示すブロック図である。
【図１０】本発明に係る可変利得増幅器における電圧出力部の具体的な構成例を示す回路図である。
【図１１】本発明の第８実施形態による可変利得増幅器の回路構成を示す回路図である。
【図１２】本発明の第９および第１０実施形態による可変利得増幅器を用いた光ピックアップ信号処理用および携帯無線端末送受信信号処理用ＬＳＩの構成を示すブロック図である。
【図１３】第９および第１０実施形態の（ａ）詳細な構成を示すブロック図、およびその動作波形（ｂ）（ｃ）を示す波形図である。
【図１４】従来の可変利得増幅器の構成を示すブロック図である。
【図１５】図１４に示す可変利得増幅器の回路構成を示す回路図である。
【符号の説明】
１ 電圧電流変換回路
２ 正負入力電圧生成部
３ 電圧電流変換部
４ 可変利得部
５ 電圧出力部
６ 同相フィードバック部
７ ＤＶＤ（ＣＤ）
８ 携帯無線端末
１０ ＬＳＩ
１１ アナログ信号処理部
１２ デジタル信号処理部（ＤＳＰ）
１３ 復号部（ＤＥＣ）
１４ 演算部（マイクロコンピュータ）
１７ 可変利得増幅器（ＶＧＡ）
１８ 波形等化回路
２１ 第１の電流加算器
２２ 第２の電流加算器
【発明の属する技術分野】
本発明は、可変利得増幅器に関するものであり、特に消費電力を増加させることなく、出力電圧範囲（ダイナミックレンジ）や、利得を制御する制御電圧範囲を広げるようにした可変利得増幅器に関するものである。
【０００２】
【従来の技術】
可変利得増幅器は、電圧利得が制御信号により可変である増幅器であり、多用途な増幅器である。可変利得増幅器の高周波動作での応用例として、光ディスクのピックアップ信号の増幅や、移動体通信の中間周波数の送受信部の増幅などがある。
【０００３】
一般的に、高周波動作回路は消費電力が大きくなる傾向がある。これは、素子の動作を高速化するために動作電流値を大きくしなければならないからである。
そのため、回路構成が複雑になり大規模になってくると、消費電力増大の問題が生じてくる。
【０００４】
消費電力を低減させるための一手法として、トランジスタや抵抗素子を縦積みにした回路構成などが考えられる。これによって、単位電流あたりの信号処理機能を増やすことが可能となり、消費電力増大の原因となる電流パスの数を削減できる。すなわち、電源電圧端子から接地端子までの電流を少なくすることが可能である。
【０００５】
具体例に基づいて、従来の可変利得増幅器の問題点について説明する。図１４は、従来の基本的な可変利得増幅器を示すブロック図である。図１４に示す従来の増幅器は電圧電流変換回路１と、可変利得部４と、電圧出力部５と、同相フィードバック部６とにより構成されている。電圧電流変換回路は、入力電圧ＶｉｐとＶｉｎの電圧差に比例した差動電流出力Ｉｏｐ１とＩｏｎ１を出力する。差動出力電流はそれぞれ、
【数１】
【０００６】
可変利得部４は、差動電流Ｉｏｐ１とＩｏｎ１を入力とし、差動入力Ｉｏｐ２とＩｏｎ２を出力する。上記式（１）におけるＩｏｐ１とＩｏｎ１は、それぞれＡ：１−Ａの比に分割され、Ｉｏｐ２とＩｏｎ２が式（２）となるように加算される。ここで係数Ａの値は外部制御信号Ｖｃにより可変であるものとし、Ａ∝Ｖｃであるとする。
【数２】
このとき、可変利得部４の差動出力電流Ｉｏｐ２とＩｏｎ２の差は、式（１）と式（２）より次の下式（３）のように表され、入力電圧（Ｖｉｐ−Ｖｉｎ）に比例する。
【数３】
さらに、可変利得部４の差動出力電流Ｉｏｐ２とＩｏｎ２は、電圧出力部５に供給され、負荷Ｚの電圧降下により出力電圧が発生する。ＶｏｐとＶｏｎは次式（４）で表される。
【数４】
【数５】
【０００９】
同相フィードバック部６は、出力電圧ＶｏｐとＶｏｎの平均値Ｖｃｏｍと外部参照電圧Ｖｒｅｆを比較し、両者の電圧差を増幅して出力バイアス電流Ｉｃに加算することにより、電圧出力部を介したフィードバックループを構成している。これによって、出力電圧ＶｏｐとＶｏｎの平均値Ｖｃｏｍは常にＶｒｅｆになるように制御される。
【００１０】
図１５は、図１４のブロック図に示された可変利得増幅器の詳細な回路例を示している。図１５では、図１４のブロック図と同様に、電圧電流変換回路１、可変利得部４、電圧出力部５、同相フィードバック部６で構成されている。電圧電流変換回路１は差動入力電圧ＶｉｐとＶｉｎに対し、差動出力電流Ｉｏｐ１とＩｏｎ１を出力する。可変利得部４と電圧出力部５および同相フィードバック部６は、電源から接地端子まで同電流経路で構成されている。素子を縦積みにすることによって、同電流経路内で複数の機能ブロックを構成し、消費電流が節約できる。
【００１１】
電圧電流変換部の出力電流Ｉｏｐ１とＩｏｎ１は、式（１）を満足する電流である。
【数６】
式（６）において、Ｉｏｐ１とＩｏｎ１は可変利得部４のＭ１〜Ｍ４に入力されている。ここではＭ１〜Ｍ４のサイズが同じであるとし、トランスコンダクタパラメータを、
【数７】
とすると、制御電圧がＶｃ＝Ｖｃ１−Ｖｃ２であるとき、Ｍ１〜Ｍ４のドレイン電流は、それぞれ近似的に次の式（８）のように表される。
【数８】
したがって、可変利得部４の出力電流Ｉｏｐ２とＩｏｎ２は、次式（９）（１０）のようになる。
【数９】
【数１０】
差動出力電流Ｉｏｐ２とＩｏｎ２の差が上式（１１）のように表されることから、可変利得部４の出力電流は、制御電圧Ｖｃの値により、電流利得が可変であることがわかる。
【００１５】
式（１１）の差動電流Ｉｏｐ２とＩｏｎ２を電圧出力部５に供給したときの出力電圧ＶｏｐとＶｏｎは、
【数１１】
【００１６】
同相フィードバック部６のトランジスタＭ５，Ｍ６は、出力抵抗を高くするためのカスコード回路である。
【００１７】
上記従来技術の問題点について説明する。図１５の可変利得増幅器が正常に動作するための条件を考えてみる。まず、トランジスタＭ１〜Ｍ４は、飽和領域で動作しなければならない。Ｍ１〜Ｍ４が飽和領域でなくなると、出力端子ＶｏｐおよびＶｏｎからＭ１〜Ｍ４のソース端子に低い抵抗成分が見えてくるため、出力電圧が式（１２）で表されるような特性にならないからである。
【００１８】
Ｍ１〜Ｍ４が飽和領域で動作する条件は、Ｖｃ１＝一定、Ｖｃ２＞Ｖｃ１とすると、
【数１２】
式（１３）は、出力電圧ＶｏｐとＶｏｎの上限電圧値が、Ｖｃ１の電圧値によって制限されていることを示している。
【００２０】
また、出力電圧ＶｏｐとＶｏｎの下限電圧も限られてしまう。Ｍ５〜Ｍ８が十分高い出力抵抗をもつためには飽和領域で動作しなければならず、
【数１３】
【００２１】
また、可変利得部４のＭ１〜Ｍ４のトランジスタのソース電圧Ｖｓ１とＶｓ２はＭ９，Ｍ１０が飽和領域で動作するために、
【数１４】
【数１５】
【数１６】
【数１７】
【数１８】
【００２２】
このように、従来技術の問題点は、制御電圧Ｖｃ（＝｜Ｖｃ２−Ｖｃ１｜）の可変電圧範囲と出力電圧Ｖｏの最大電圧振幅が小さくなってしまうことである。
【００２３】
出力電圧Ｖｏの出力電圧範囲が小さいということは、信号レベルに対して見かけ上ノイズレベルが大きくなるのでＳ／Ｎ（Ｓｉｇｎａｌ Ｎｏｉｓｅ Ｒａｔｉｏ）の面で不利となる。また、制御電圧Ｖｃの可変電圧幅が狭い条件において、仕様で求められている可変利得範囲を確保しようとすると、ノイズなどの外乱による利得変動が大きくなり不安定な回路となってしまう。
【００２４】
一般的に、ＤＶＤやＣＤのピックアップ信号処理や携帯無線端末におけるＩＦ送受信用の可変利得増幅器は、非常に広い可変利得範囲が求められている。可変利得範囲が小さいと、増幅器の多段構成が必要となり、消費電力的にも回路規模的にも不利である。しかしながら、可変利得範囲が広い場合、それだけ制御信号に対する利得感度が高くなってしまう。通常、制御信号は可変利得増幅回路の外部から入力される信号であるため、ノイズなどの影響を受けやすい。そのため、狭い制御電圧範囲で広い可変利得範囲を確保しようとすると、ノイズによる利得変動が大きく不安定な回路となってしまう。
【００２５】
【特許文献１】
特開２００３−０４６３５２号公報
【特許文献２】
特開２００２−１１１４１７号公報
【特許文献３】
特開平１１−３４０７６０号公報
【００２６】
【発明が解決しようとする課題】
しかしながら、限られた電源電圧の範囲において、素子の縦積み構成は限度がある。なぜなら回路を構成するトランジスタは、動作に必要な一定のドレイン・ソース間電圧を確保する必要があるからである。仮に動作が可能であっても、最大出力電圧振幅（すなわちダイナミックレンジ）も含め、回路内部の動作電圧範囲が小さくなってしまう。回路内部の信号電圧振幅が小さくなると、ノイズなどの外乱に対して弱くなるといった問題がある。
【００２７】
特に、可変利得増幅器に要求される可変利得範囲は一般的に広いため、利得制御をおこなう制御電圧範囲が狭いと利得感度が高くなり、制御端子に混入する外乱に対して出力電圧振幅が不安定になってしまう。
【００２８】
本発明においては、消費電力を増加させることなく、出力電圧範囲や制御電圧範囲を広げることによって、ノイズなどの外乱に強い可変利得増幅器を実現することを解決課題としている。
【００２９】
【課題を解決するための手段】
上記課題を解決するため、本発明の基本構成に係る可変利得増幅器は、入力電圧に比例した第１の正電流と第１の負電流をそれぞれ出力する第１の電圧電流変換回路と、前記第１の正電流と前記第１の負電流をそれぞれ入力し、制御信号によって制御される利得係数Ａ（０＜Ａ＜１）で制御され、前記第１の正電流をＡ倍した第２の正電流と、前記第１の正電流を（１−Ａ）倍した第３の正電流と、前記第１の負電流をＡ倍した第２の負電流と、前記第１の負電流を（１−Ａ）倍した第３の負電流との４つの出力電流を出力する可変利得部と、前記第２の正電流と前記第２の負電流、または、前記第３の正電流と前記第３の負電流のどちらか一方のみを入力して正の出力電圧と負の出力電圧を出力する電圧出力部と、を備えることを特徴とする。
【００３０】
上述した基本構成において、本発明に係る可変利得増幅器は、電圧電流変換部、可変利得部、電圧出力部、同相フィードバック部によって構成されている。また、電圧電流変換部は、可変利得増幅器の入力電圧に比例した差動電流Ｉｏｐ１とＩｏｎ１に変換する。さらに、可変利得部は、電圧電流変換部の差動出力電流Ｉｏｐ１とＩｏｎ１の各々を、外部制御信号の大きさによって重みづけされた電流Ｉｏｐ２、Ｉｏｎ２、Ｉｏｐ３、Ｉｏｎ３に分割する。Ｉｏｐ３とＩｏｎ３は同相フィードバック部の出力バイアス電流に加算され、Ｉｏｐ２、Ｉｏｎ２は電圧出力部に供給される。
【００３１】
本発明の基本構成においては、可変利得部の出力信号Ｉｏ２（Ｉｏｐ２とＩｏｎ２）とＩｏ３（Ｉｏｐ３とＩｏｎ３）を、それぞれ別ブロックに加算することによって、制御電圧の可変電圧範囲が、可変利得増幅器の出力電圧範囲に制限されることなく、広く確保できることを特徴としている。 言い方を替えると、可変利得増幅器の最大出力電圧振幅が、制御電圧値に依存しないため、出力電圧範囲が広くとれる。
【００３２】
電圧出力部は、可変利得部の差動出力電流と、同相フィードバック部の出力電流を負荷に供給することによって可変利得増幅器の出力電圧を得ている。同相フィードバック部は差動出力電圧の同相信号レベルを外部参照電圧に固定するためのフィードバック回路である。差動出力の同相信号レベルを検出し、外部参照電圧と比較した誤差信号を増幅し、出力部のバイアス電流制御として用いている。これによって、差動出力電圧の同相信号レベルは外部参照電圧となるように制御される。
【００３３】
【発明の実施の形態】
以下、本発明に係る可変利得増幅器の実施形態について添付図面を参照しながら詳細に説明する。
【００３４】
図１は、本発明の第１実施形態に係る可変利得増幅器の概念構成を示すブロック図である。図１４に示した従来の可変利得増幅器の可変利得部の出力がＩｏｐ２とＩｏｎ２であったのに対し、本発明の第１実施形態ではＩｏｐ２とＩｏｎ２に加え、Ｉｏｐ３とＩｏｎ３が追加されている。Ｉｏｐ２とＩｏｎ２は従来例のように電圧出力部に供給されているが、Ｉｏｐ３とＩｏｎ３はそのまま接地端子へと流れ込む構成になっている。
【００３５】
図１において、第１実施形態に係る可変利得増幅器は、入力電圧に比例した第１の正電流Ｉｏｐ１と第１の負電流Ｉｏｎ１をそれぞれ出力する電圧電流変換回路１と、第１の正電流Ｉｏｐ１と第１の負電流Ｉｏｎ１をそれぞれ入力して制御信号Ｖｃによって制御される利得係数Ａ（０＜Ａ＜１）で制御され、第１の正電流Ｉｏｐ１をＡ倍した第２の正電流Ｉｏｐ２と、第１の正電流Ｉｏｐ１を（１−Ａ）倍した第３の正電流Ｉｏｐ３と、第１の負電流Ｉｏｎ１をＡ倍した第２の負電流Ｉｏｎ２と、第１の負電流Ｉｏｎ１を（１−Ａ）倍した第３の負電流Ｉｏｎ３との４つの出力電流を出力する可変利得部４と、第２の正電流Ｉｏｐ２と第２の負電流Ｉｏｎ２、または、第３の正電流Ｉｏｐ３と第３の負電流Ｉｏｎ３のどちらか一方のみを入力して正の出力電圧Ｖｏｐと負の出力電圧Ｖｏｎを出力する電圧出力部５と、を備えている。
【００３６】
なお、図１に示すように、電圧電流変換回路１は、入力電圧を入力して正の入力電圧Ｖｉｐと負の入力電圧Ｖｉｎとを生成する正負入力電圧生成部２と、該正負入力電圧生成部２の出力した正の入力電圧Ｖｉｐと前記負の入力電圧Ｖｉｎを入力してこれら正負の入力電圧Ｖｉｐ，Ｖｉｎの電位差に比例した第１の正電流Ｉｏｐ１と第１の負電流Ｉｏｎ１をそれぞれ出力する電圧電流変換部３と、を備えていても良い。
【００３７】
図２は、第１実施形態の可変利得増幅器の回路例を示す回路図である。図１５に示した従来例の可変利得部の出力電流が、式（９）であったのに対し、図２の可変利得部４の出力電流は、
【数１９】
【数２０】
【数２１】
【００３８】
本発明の利点は、Ｖｃ１を一定とした場合、Ｖｃ２の電圧値の可変幅が広いということである。図２に示す回路構成の場合、Ｍ２とＭ３のドレイン端子は接地端子に接続されているため、電圧出力部５の出力抵抗に影響を与えない。そのため、Ｖｃ２の電圧値は電圧出力部５の動作電圧範囲に制限されないといった特徴がある。Ｖｃ２を低くしてもＭ１とＭ４がカットオフ状態にならなければよいので、Ｖｃ２の可変電圧範囲は接地端子からＶｃ１と大きく広げることができる。
【００３９】
通常、可変利得増幅器は２象限動作である。Ｖｃ２＞Ｖｃ１のとき、可変利得増幅器の利得は負となってしまうので、Ｖｃ２の電圧値は接地端子からＶｃ１の範囲で使用する。しかし、Ｍ２とＭ３のトランジスタサイズとＭ１とＭ４よりも小さくすれば、Ｖｃ２＞Ｖｃ１の条件でも、可変利得増幅器の利得が負になることはないので、さらにＶｃ２の可変電圧範囲を広げることができる。
【００４０】
図３は、本発明の第２実施形態に係る可変利得増幅器の概念を示すブロック図である。本発明の第１実施形態である図１の可変利得部のＩｏｐ３とＩｏｎ３が接地端子に接続されているのに対し、図３のブロック図は、Ｉｏｎ３とＩｏｐ３をそれぞれ同相フィードバック部６の出力電流Ｉｃ１とＩｃ２に加算している（Ｉｃ１＝Ｉｃ２＝Ｉｃ）。
【００４１】
図４は、本発明の第２実施形態に係る可変利得増幅器の回路構成を示す回路図である。Ｉｏｎ３はＭ７のドレイン端子、Ｉｏｐ３はＭ８のドレイン端子に接続し、電流を加算している。このとき、電圧出力部の出力電圧ＶｏｐとＶｏｎは、
【数２２】
【数２３】
【００４２】
第２実施形態の回路図である図４における第１実施形態による図２との違いは、信号成分を含む電流Ｉｏｐ３とＩｏｎ３を接地端子に接続して捨てていないので、図２に示す第１実施形態の回路よりも広い可変利得範囲を得ることができることである。
【００４３】
第１実施形態と同様に、Ｍ２とＭ３のドレイン端子は、電圧出力部のＶｏｐとＶｏｎに接続されていないので、Ｖｃ２の電圧が出力端子ＶｏｐとＶｏｎのインピーダンスに影響を与えることはない。また、Ｖｃ２が接地電位になっても、Ｍ７とＭ８のドレイン端子電圧はＭ２とＭ３のＶｔｈｐよりも低くなることはないので、Ｖｃ２は接地電位からＶｃ１まで可変である（ただしＶｃ２が接地電位でもＭ２，Ｍ３がカットオフしてはならない）。
【００４４】
また、第１実施形態に係る可変利得増幅器と同様に、Ｍ２とＭ３のトランジスタサイズ（チャネル幅Ｗ）をＭ１とＭ４よりも大きければ、Ｖｃ２＞Ｖｃ１となる条件においても、可変利得増幅器の利得は負になることはない。すなわち、Ｖｃ２の電圧上限値は、Ｍ９，Ｍ１０が飽和領域で動作することであるから、
【数２４】
【数２５】
【数２６】
【数２７】
【数２８】
【００４５】
また、式（１２）と式（２４）より、図１５の従来型と可変利得増幅器の入出力特性は同じである。このことは、従来例に対して入出力特性を変えることなく、最大出力振幅または制御電圧範囲を広げることができ、外乱ノイズに対して強い可変利得増幅器が実現できることを意味している。
【００４６】
以下、本発明の変形例を整理して第３ないし第７実施形態として図５ないし図９に示すブロック図を参照しながら説明する。図５に示す第３実施形態による可変利得増幅器は、本発明の基本構成に最も近い構成を有しており、図１に示す第１実施形態のブロック図との相違点は、電流電圧変換回路１の詳細構成が省略されている点と、電圧出力部５に接続される同相フィードバック部が省略されている点である。図５においては、図１と同様に、第３の正電流Ｉｏｐ３と第３の負電流Ｉｏｎ３が電圧出力部５に供給されずに、接地側に供給されている。これらの電流の接続先は、図１と同様に接地電位に接続されていても良いし、基準電位に接続されていても良い。
【００４７】
図６は、本発明の第４実施形態による可変利得増幅器の概念構成を示すブロック図である。電圧電流変換回路の構成は、図３に示す第２実施形態に近似しており、第３の正電流Ｉｏｐ３と第３の負電流Ｉｏｎ３は接地電位に接続されている。電圧出力部５を構成する抵抗素子の接続点は基準電位に接続されている。このような構成によってもダイナミックレンジや可変利得制御の制御電圧範囲を広く確保することができる。
【００４８】
図７は、本発明の第５実施形態による可変利得増幅器の概念構成を示すブロック図である。図６に示す第４実施形態との相違点は、第３の正電流Ｉｏｐ３と第３の負電流Ｉｏｎ３が接地電位ではなく、電圧出力部５を構成する抵抗素子の接続点と同じように、基準電位に接続されている点である。このような構成によっても、ダイナミックレンジや制御電圧範囲を広く確保できる。
【００４９】
図８は、本発明の第６実施形態による可変利得増幅器の概念構成を示すブロック図である。図８において、電圧出力部５は、可変利得部４の出力する４つの出力電流Ｉｏｐ２，Ｉｏｐ３，Ｉｏｎ２，Ｉｏｎ３のうち２つの出力電流Ｉｏｐ２，Ｉｏｎ２のそれぞれの出力端子を一方の端子に接続し、他方の端子が第２の電圧電流変換器の負入力端子に接続された２つの負荷素子と、正入力端子が基準電圧に接続された第２の電圧電流変換部の出力電流を正の出力端子および負の出力端子にそれぞれ供給する同相フィードバック部６と、より構成されている。第３の正電流Ｉｏｐ３と第３の負電流Ｉｏｎ３は接地電位に接続されていても良いし、基準電位に接続されていても良い。何れに接続されていたとしても、ダイナミックレンジや制御電圧範囲を広く確保することができる。
【００５０】
図９は、本発明の第７実施形態による可変利得増幅器の概念構成を示すブロック図である。この第７実施形態による可変利得増幅器は、図８に示された第６実施形態による可変利得増幅器において、電圧出力部５が、可変利得部４からの４つの出力電流のうち電圧出力部５に入力しない２つの出力電流のうちの第３の正電流Ｉｏｐ３を第１の電流加算部２１に入力して同相フィードバック部６の出力電流から減算して電圧出力部５の負の出力電圧Ｖｏｎの出力端子に供給し、第３の負電流Ｉｏｎ３を第２の電流加算部２２に入力して同相フィードバック部６の出力電流から減算して電圧出力部５の正の出力電圧Ｖｏｐの出力端子に供給するように構成されている。
【００５１】
なお、上述した第１および第２実施形態による可変利得増幅器における電圧出力部５の負荷素子の構成は、図２および図４に示すような固定の抵抗素子により構成していた。すなわち、図１０（ａ）に示すような構成であるが、本発明はこのような構成に限定されることはなく、図１０（ｂ）ないし（ｄ）に示す幾つかの具体例のように、電圧出力部５における抵抗素子をトランジスタに変更しても良い。図１０（ｂ）は、負荷素子をＮチャネルトランジスタにより構成した例を示している。また、図１０（ｃ）は、負荷素子をＰチャネルトランジスタにより構成した例を示している。さらに、図１０（ｄ）は、負荷素子をＮチャネルトランジスタとＰチャネルトランジスタとを接合したタイプのトランジスタにより構成した例を示している。
【００５２】
負荷素子を固定の抵抗素子で構成する場合には、素子面積を小さくして動作を安定させるという効果がある。また、負荷素子をトランジスタで構成する場合には、設置面積では固定の抵抗素子よりも幾分不利ではあるが、ゲート電圧の制御により可変利得部で可変制御するよりも微細な利得の制御を行なうことができ、本発明に係る可変利得増幅器が適用される技術分野によっては微細な制御を可能にするという効果がある。
【００５３】
また、図２および図４を用いて説明した本発明の第１および第２の実施形態に係る可変利得増幅器の回路構成においては、ＮチャネルＭＯＳトランジスタを主として用いて電源電圧ＶＤＤを動作基準電圧として動作するように構成されている。これに対してトランジスタの極性のＰＭＯＳトランジスタとＮＭＯＳトランジスタを入れ換えた回路構成としても良い。その具体的な回路構成が図１１に示されている。
【００５４】
図１１に示す第８実施形態に係る可変利得増幅器の回路のように構成すると、接地電圧を動作基準として動作するようになり、上述した第１および第２実施形態と同様の効果を得ることが可能となる。
【００５５】
なお、上述した第１ないし第８実施形態は、何れも可変利得増幅器について説明したものであるが、本発明は可変利得増幅器のみに限定されることなく、このような構成を有するアナログ信号処理部が搭載された大規模集積回路（以下、ＬＳＩ―Ｌａｒｇｅ−Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ―と略記する。）についても適用される。冒頭でも説明したように、可変利得増幅器の高周波動作での応用例として、光ディスクのピックアップ信号の増幅や、移動体通信の中間周波数の送受信部の増幅などの信号処理に用いられる。
【００５６】
図１２は、本発明の第９および第１０実施形態に係る可変利得増幅器を用いた光ピックアップ信号処理用ＬＳＩおよび携帯無線端末送受信信号処理用ＬＳＩの構成を示しており、アナログ信号処理部に搭載される可変利得増幅器の詳細な構成については第１ないし第８実施形態で説明した構成が適用される。
【００５７】
図１２に示すように、第９実施形態による光ピックアップ信号処理用ＬＳＩ１０は、ＤＶＤやＣＤ等の媒体７より再生された光信号を処理するものであり、第１ないし第８実施形態で説明された可変利得増幅器が搭載されるアナログ信号処理部１１と、デジタル信号処理部（ＤＳＰ）１２，復号化器（ＤＥＣ）１３、マイクロコンピュータ１４，ＳＲＡＭ１５などを１つの回路基板上に実装して構成されている。
【００５８】
すなわち、第９実施形態は、少なくとも、光ピックアップにより生成された光信号電圧を前記入力電圧とする第１ないし第８実施形態の何れかに記載された可変利得増幅器を搭載したアナログ信号処理部１１と、該アナログ信号処理部１１より供給されたアナログ信号から変換されたデジタル信号を処理するデジタル信号処理部１２と、符号化信号を復号する復号部１３と、アナログ信号処理部１１、デジタル信号処理部１２、復号部１３における信号処理の演算を行なう演算部１４と、をＬＳＩ１０として構成したことを特徴とする。
【００５９】
また、この図１２は、携帯無線端末８内の送受信信号処理用ＬＳＩについても適用することができ、少なくとも、携帯無線端末８で受信した受信信号を入力電圧とする第１ないし第８実施形態の何れかに記載された可変利得増幅器を搭載したアナログ信号処理部１１と、該アナログ信号処理部１１より供給されたアナログ信号から変換されたデジタル信号を処理するデジタル信号処理部１２と、符号化信号を復号する復号部１３と、アナログ信号処理部１１、デジタル信号処理部１２、復号部１３における信号処理の演算を行なう演算部１４と、をＬＳＩ１０として構成したことを特徴とする。処理されるアナログ信号は、携帯無線端末８内に含まれる画像（イメージ）に関するものである。
【００６０】
図１２に示されたアナログ信号処理部１２の詳細な構成は図１３（ａ）に示されている。図１３（ａ）において、アナログ信号処理部１１は、本発明の第１ないし第８実施形態に係る可変利得増幅器（ＶＧＡ―Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ―）１７と、波形等化回路１８とを備えており、ＶＧＡ１７にはＤＳＰ１２から信号状態に関する情報がフィードバックされている。ＶＧＡ１７に入力される電圧は、図１３（ｂ）に示すような波形の正弦波であることが望ましいが、光ピックアップのような微細な記録領域からの信号の読出しや、携帯無線端末のような移動体通信における電波品質が保障されていない場所での信号の送受信のように、電波状態が悪い場合には図１３（ｃ）に示すように波形にかなりの乱れが生じる。このように、図１３（ｃ）のような乱れた信号電圧を図１３（ｂ）のように適正な正弦波に波形成形してからＤＳＰ１２に供給することにより、光ピックアップによる再生信号や携帯無線端末による送受信信号特に受信信号電圧を所望のものとすることができる。
【００６１】
【発明の効果】
以上詳細に説明したように、本発明に係る可変利得増幅器は、消費電力を増加させることなく、出力電圧範囲（ダイナミックレンジ）や、利得を制御する制御電圧範囲を広げることが可能であり、外乱ノイズに対して強い可変利得増幅器が実現できる。また、この可変利得増幅器を搭載したアナログ信号処理部をＬＳＩに実装することにより、利得制御特性に優れた可変利得増幅器を容易に提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の基本構成としての第１実施形態に係る可変利得増幅器の概念構成を示すブロック図である。
【図２】第１実施形態による可変利得増幅器の回路構成を示す回路図である。
【図３】本発明の第２実施形態に係る可変利得増幅器の概念構成を示すブロック図である。
【図４】第２実施形態による可変利得増幅器の回路構成を示す回路図である。
【図５】本発明の第３実施形態に係る可変利得増幅器の概念構成を示すブロック図である。
【図６】本発明の第４実施形態に係る可変利得増幅器の概念構成を示すブロック図である。
【図７】本発明の第５実施形態に係る可変利得増幅器の概念構成を示すブロック図である。
【図８】本発明の第６実施形態に係る可変利得増幅器の概念構成を示すブロック図である。
【図９】本発明の第７実施形態に係る可変利得増幅器の概念構成を示すブロック図である。
【図１０】本発明に係る可変利得増幅器における電圧出力部の具体的な構成例を示す回路図である。
【図１１】本発明の第８実施形態による可変利得増幅器の回路構成を示す回路図である。
【図１２】本発明の第９および第１０実施形態による可変利得増幅器を用いた光ピックアップ信号処理用および携帯無線端末送受信信号処理用ＬＳＩの構成を示すブロック図である。
【図１３】第９および第１０実施形態の（ａ）詳細な構成を示すブロック図、およびその動作波形（ｂ）（ｃ）を示す波形図である。
【図１４】従来の可変利得増幅器の構成を示すブロック図である。
【図１５】図１４に示す可変利得増幅器の回路構成を示す回路図である。
【符号の説明】
１ 電圧電流変換回路
２ 正負入力電圧生成部
３ 電圧電流変換部
４ 可変利得部
５ 電圧出力部
６ 同相フィードバック部
７ ＤＶＤ（ＣＤ）
８ 携帯無線端末
１０ ＬＳＩ
１１ アナログ信号処理部
１２ デジタル信号処理部（ＤＳＰ）
１３ 復号部（ＤＥＣ）
１４ 演算部（マイクロコンピュータ）
１７ 可変利得増幅器（ＶＧＡ）
１８ 波形等化回路
２１ 第１の電流加算器
２２ 第２の電流加算器
Claims (11)
- 入力電圧に比例した第１の正電流と第１の負電流をそれぞれ出力する電圧電流変換回路と、
前記第１の正電流と前記第１の負電流をそれぞれ入力し、制御信号によって制御される利得係数Ａ（０＜Ａ＜１）で制御され、前記第１の正電流をＡ倍した第２の正電流と、前記第１の正電流を（１−Ａ）倍した第３の正電流と、前記第１の負電流をＡ倍した第２の負電流と、前記第１の負電流を（１−Ａ）倍した第３の負電流との４つの出力電流を出力する可変利得部と、
前記第２の正電流と前記第２の負電流、または、前記第３の正電流と前記第３の負電流のどちらか一方のみを入力して正の出力電圧と負の出力電圧を出力する電圧出力部と、を備えることを特徴とする可変利得増幅器。 - 前記電圧電流変換回路は、前記入力電圧を入力して正の入力電圧と負の入力電圧とを生成する正負入力電圧生成部と、該正負入力電圧生成部の出力した前記正の入力電圧と前記負の入力電圧を入力してこれら正負の入力電圧の電位差に比例した第１の正電流と第１の負電流をそれぞれ出力する電圧電流変換部と、を備えることを特徴とする請求項１に記載の可変利得増幅器。
- 前記可変利得部は、４つの出力電流のうち電圧出力部に入力しない２つの出力電流の出力端子を接地電位に接続したことを特徴とする請求項１または請求項２に記載の可変利得増幅器。
- 前記可変利得部は、４つの出力電流のうち電圧出力部に入力しない２つの出力電流の出力端子をそれぞれ別の基準電圧源に接続したことを特徴とする請求項１または請求項２に記載の可変利得増幅器。
- 前記電圧出力部は、前記可変利得部の出力する４つの出力電流のうち２つの出力電流のそれぞれの出力端子を一方の端子に接続し、もう一方の端子を同一の基準電位に接続された２つの負荷素子から構成され、前記可変利得部の出力端子と接続された２つの負荷素子のそれぞれの接続端子を出力端子として正の出力電圧と負の出力電圧を出力することを特徴とする請求項１または請求項２に記載の可変利得増幅器。
- 前記電圧出力部は、トランジスタにより構成された負荷素子を備えることを特徴とする請求項１または請求項２に記載の可変利得増幅器。
- 前記電圧出力部は、前記可変利得部の出力する４つの出力電流のうち２つの出力電流のそれぞれの出力端子を一方の端子に接続し、他方の端子が第２の電圧電流変換器の負入力端子に接続された２つの負荷素子と、正入力端子が基準電圧に接続された第２の電圧電流変換部の出力電流を正の出力端子および負の出力端子にそれぞれ供給する同相フィードバック部と、より構成されていることを特徴とする請求項１または請求項２に記載の可変利得増幅器。
- 前記電圧出力部は、前記負荷素子をトランジスタにより構成することを特徴とする請求項７に記載の可変利得増幅器。
- 前記電圧出力部は、前記可変利得部の４つの出力電流のうち電圧出力部に入力しない２つの出力電流のうちの、第２または第３の正電流を第１の電流加算部に入力して前記同相フィードバック部の出力電流から減算して前記電圧出力部の負の出力電圧端子に供給し、第２または第３の負電流を第２の電流加算部に入力して前記同相フィードバック部の出力電流から減算して前記電圧出力部の正の出力電圧端子に供給するように構成されていることを特徴とする請求項７に記載の可変利得増幅器。
- 少なくとも、光ピックアップにより生成された光信号電圧を前記入力電圧とする請求項１ないし請求項９の何れか１項に記載された可変利得増幅器を搭載したアナログ信号処理部と、該アナログ信号処理部より供給されたアナログ信号から変換されたデジタル信号を処理するデジタル信号処理部と、符号化信号を復号する復号部と、前記アナログ信号処理部、デジタル信号処理部、復号部における信号処理の演算を行なう演算部と、をＬＳＩとして構成したことを特徴とする可変利得増幅器を用いた光ピックアップ信号処理用ＬＳＩ。
- 少なくとも、携帯無線端末で受信した受信信号を前記入力電圧とする請求項１ないし請求項９の何れか１項に記載された可変利得増幅器を搭載したアナログ信号処理部と、該アナログ信号処理部より供給されたアナログ信号から変換されたデジタル信号を処理するデジタル信号処理部と、符号化信号を復号する復号部と、前記アナログ信号処理部、デジタル信号処理部、復号部における信号処理の演算を行なう演算部と、をＬＳＩとして構成したことを特徴とする可変利得増幅器を用いた携帯無線端末送受信信号処理用ＬＳＩ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003185350A JP2005020591A (ja) | 2003-06-27 | 2003-06-27 | 可変利得増幅器、これを用いた光ピックアップ信号処理用および携帯無線端末送受信信号処理用ｌｓｉ |
| TW093109447A TWI283511B (en) | 2003-06-27 | 2004-04-06 | Variable gain amplifier and LSIs with the variable gain amplifier for processing signals of optical pick-up head and signals of portable wireless transceiver |
| US10/876,652 US7075369B2 (en) | 2003-06-27 | 2004-06-28 | Variable gain amplifier and a large scale integrated circuit installed thereof applicable to processing signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003185350A JP2005020591A (ja) | 2003-06-27 | 2003-06-27 | 可変利得増幅器、これを用いた光ピックアップ信号処理用および携帯無線端末送受信信号処理用ｌｓｉ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005020591A true JP2005020591A (ja) | 2005-01-20 |
Family
ID=34074297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003185350A Pending JP2005020591A (ja) | 2003-06-27 | 2003-06-27 | 可変利得増幅器、これを用いた光ピックアップ信号処理用および携帯無線端末送受信信号処理用ｌｓｉ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7075369B2 (ja) |
| JP (1) | JP2005020591A (ja) |
| TW (1) | TWI283511B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627879A (en) | 1992-09-17 | 1997-05-06 | Adc Telecommunications, Inc. | Cellular communications system with centralized base stations and distributed antenna units |
| US6704545B1 (en) | 2000-07-19 | 2004-03-09 | Adc Telecommunications, Inc. | Point-to-multipoint digital radio frequency transport |
| US8958789B2 (en) | 2002-12-03 | 2015-02-17 | Adc Telecommunications, Inc. | Distributed digital antenna system |
| US7691063B2 (en) * | 2004-02-26 | 2010-04-06 | Siemens Medical Solutions Usa, Inc. | Receive circuit for minimizing channels in ultrasound imaging |
| US7477103B2 (en) * | 2005-08-05 | 2009-01-13 | Siemens Medical Solutions Usa, Inc. | Amplifier circuit |
| US7342451B2 (en) * | 2005-08-05 | 2008-03-11 | Siemens Medical Soluitions Usa, Inc. | System for logarithmically controlling multiple variable gain amplifiers |
| KR100813464B1 (ko) * | 2006-11-24 | 2008-03-13 | (주)에프씨아이 | 저 전력 가변이득증폭기 |
| US8086207B2 (en) * | 2007-03-19 | 2011-12-27 | Qualcomm Incorporated | Linear transconductor for RF communications |
| US8200179B1 (en) * | 2008-10-07 | 2012-06-12 | Lattice Semiconductor Corporation | Combined variable gain amplifier and analog equalizer circuit |
| US8922923B2 (en) | 2011-03-01 | 2014-12-30 | Seagate Technology Llc | Interleaved automatic gain control for asymmetric data signals |
| US10499269B2 (en) | 2015-11-12 | 2019-12-03 | Commscope Technologies Llc | Systems and methods for assigning controlled nodes to channel interfaces of a controller |
| US9838016B1 (en) * | 2016-02-23 | 2017-12-05 | Integrated Device Technology, Inc. | Adaptive high-speed current-steering logic (HCSL) drivers |
| CN115955205B (zh) * | 2023-01-16 | 2023-11-28 | 无锡众享科技有限公司 | 一种用于以太网供电的跨导放大器 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3532332B2 (ja) * | 1995-11-10 | 2004-05-31 | パイオニア株式会社 | 画像情報再生装置 |
| US5717360A (en) * | 1996-04-16 | 1998-02-10 | National Semiconductor Corporation | High speed variable gain amplifier |
| US6005506A (en) * | 1997-12-09 | 1999-12-21 | Qualcomm, Incorporated | Receiver with sigma-delta analog-to-digital converter for sampling a received signal |
| JPH11195940A (ja) * | 1998-01-06 | 1999-07-21 | Mitsubishi Electric Corp | 可変利得増幅器 |
| JPH11340760A (ja) | 1998-05-28 | 1999-12-10 | Fuji Film Microdevices Co Ltd | 可変利得増幅回路 |
| US6525609B1 (en) * | 1998-11-12 | 2003-02-25 | Broadcom Corporation | Large gain range, high linearity, low noise MOS VGA |
| JP3585822B2 (ja) | 2000-09-28 | 2004-11-04 | 株式会社東芝 | 可変利得増幅器を用いた無線通信装置 |
| JP3495715B2 (ja) * | 2001-03-01 | 2004-02-09 | 株式会社東芝 | 回線品質監視装置及び回線品質監視方法 |
| US6573779B2 (en) * | 2001-05-25 | 2003-06-03 | Rambus Inc. | Duty cycle integrator with tracking common mode feedback control |
| JP2003046352A (ja) | 2001-07-31 | 2003-02-14 | Sony Corp | 可変利得増幅器 |
| US6710657B2 (en) * | 2001-10-12 | 2004-03-23 | Anadigics, Inc. | Gain control circuit with well-defined gain states |
| JP4197881B2 (ja) * | 2002-03-27 | 2008-12-17 | 三洋電機株式会社 | 記録媒体再生装置 |
| US6862439B2 (en) * | 2002-06-28 | 2005-03-01 | Nokia Corporation | Offset compensation in a direct-conversion receiver |
| US7050765B2 (en) * | 2003-01-08 | 2006-05-23 | Xytrans, Inc. | Highly integrated microwave outdoor unit (ODU) |
-
2003
- 2003-06-27 JP JP2003185350A patent/JP2005020591A/ja active Pending
-
2004
- 2004-04-06 TW TW093109447A patent/TWI283511B/zh not_active IP Right Cessation
- 2004-06-28 US US10/876,652 patent/US7075369B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7075369B2 (en) | 2006-07-11 |
| TWI283511B (en) | 2007-07-01 |
| US20050017784A1 (en) | 2005-01-27 |
| TW200507449A (en) | 2005-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101127461B1 (ko) | 고도의 선형 가변이득 증폭기 | |
| US7193466B2 (en) | Operational transconductance amplifier with DC offset elimination and low mismatch | |
| US6084476A (en) | Operational amplifier | |
| US7782142B2 (en) | High speed differential to single ended converting circuit | |
| JP2005020591A (ja) | 可変利得増幅器、これを用いた光ピックアップ信号処理用および携帯無線端末送受信信号処理用ｌｓｉ | |
| US7358810B2 (en) | Buffer amplifier | |
| JP2004248014A (ja) | 電流源および増幅器 | |
| CN110224677B (zh) | 低噪声差分放大器电路以及放大方法 | |
| US8400214B2 (en) | Class AB output stage | |
| US6972623B2 (en) | Differential amplifier without common mode feedback | |
| JP2012029206A (ja) | トランスコンダクタ回路、ミキサ回路、無線機器 | |
| US7002405B2 (en) | Linear low noise transconductance cell | |
| KR20060099976A (ko) | 전류싱크를 이용한 연산 트랜스컨덕턴스 증폭기 | |
| JP2008206004A (ja) | ミキサ回路 | |
| US20070229140A1 (en) | Mixer | |
| US7312658B2 (en) | Differential amplifier with two outputs and a single input of improved linearity | |
| US11664774B2 (en) | Operational amplifier using single-stage amplifier with slew-rate enhancement and associated method | |
| JPH09130166A (ja) | Ｃｍｏｓ差動増幅回路 | |
| US7233202B2 (en) | Amplifier with increased bandwidth and method thereof | |
| JP2006166306A (ja) | 増幅回路 | |
| US7230487B2 (en) | Amplifying device and converter thereof | |
| JP3962011B2 (ja) | 増幅回路 | |
| JP2006287657A (ja) | 電界強度検出回路 | |
| JP2006311028A (ja) | 可変利得増幅器 | |
| JP2004289384A (ja) | 増幅回路およびこれを用いた半導体集積装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070302 |