CN110224677B - 低噪声差分放大器电路以及放大方法 - Google Patents

低噪声差分放大器电路以及放大方法 Download PDF

Info

Publication number
CN110224677B
CN110224677B CN201910094394.4A CN201910094394A CN110224677B CN 110224677 B CN110224677 B CN 110224677B CN 201910094394 A CN201910094394 A CN 201910094394A CN 110224677 B CN110224677 B CN 110224677B
Authority
CN
China
Prior art keywords
output
input
amplifier circuit
amplifier
bias current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910094394.4A
Other languages
English (en)
Other versions
CN110224677A (zh
Inventor
A·阿米得
J·韦兰德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN110224677A publication Critical patent/CN110224677A/zh
Application granted granted Critical
Publication of CN110224677B publication Critical patent/CN110224677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/135—Indexing scheme relating to amplifiers there being a feedback over one or more internal stages in the global amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/21—Bias resistors are added at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45031—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are compositions of multiple transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45084—Indexing scheme relating to differential amplifiers the common mode signal circuit comprising one or more inductive or capacitive elements, e.g. filter circuitry
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45118—At least one reactive element being added to at least one feedback circuit of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45151—At least one resistor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45404—Indexing scheme relating to differential amplifiers the CMCL comprising capacitors containing, not in parallel with the resistors, an addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45701—Indexing scheme relating to differential amplifiers the LC comprising one resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明题为“低噪声差分放大器电路以及放大方法”。在一个整体方面，放大器可包括输入放大器电路，所述输入放大器电路被配置成接收偏置电流并且接收差分连接到所述输入放大器电路的信号对作为输入，所述输入放大器电路被配置成基于所述接收的差分输入信号对而输出差分输出信号对；反馈放大器电路，所述反馈放大器电路被配置成接收所述差分输出信号对的平均值并且被配置成提供用于控制所述偏置电流的偏置设置输出；和输出缓冲电路，所述输出缓冲电路被配置成缓冲所述差分输出信号对，所述缓冲得到能够驱动电阻负载的缓冲差分输出信号对。

Description

低噪声差分放大器电路以及放大方法
技术领域
本说明书整体涉及低噪声差分放大器。
背景技术
一般来讲，小型电子设备，例如可佩戴或植入人体内的电子医疗设备，在一些应用中可以从减小尺寸和/或降低功耗方面显著获益。然而，减小尺寸和/或降低功耗可能存在一定的挑战，因为在处理体戴式电子器件中的信号时需要相对大的和高功率的部件来实现高灵敏度和选择性。因此，已知的体戴式电子设备无法在足够小且低功率的同时实现生物信号处理所需的灵敏度和选择性。
发明内容
在一个整体方面，放大器包括反馈放大器电路，该反馈放大器电路被配置成通过为输出差分信号对提供恒定输出电压信号增益来控制输出差分信号对相对于偏置电流的输出电压摆幅；输入放大器电路，该输入放大器电路被配置成接收偏置电流并且被配置成接收通过阻塞电容器差分连接到输入放大器电路的信号对作为输入，该输入放大器电路被配置成基于输入差分信号对和偏置电流来输出输出差分信号对；和输出缓冲器，该输出缓冲器包括第一缓冲电路和第二缓冲电路，该第一缓冲电路被配置成放大差分输出信号对的第一输出信号以生成第一缓冲输出信号，该第一缓冲输出信号被配置成驱动第一电阻负载，该第二缓冲电路被配置成放大差分输出信号对的第二输出信号以生成第二缓冲输出信号，该第二缓冲输出信号被配置成驱动第二电阻负载。
实施方式可单独地或以与一个或多个其他特征结合的方式包括以下特征中的一个或多个。例如，放大器可还包括DC偏置模块，该DC偏置模块被配置成为放大器设置高通滤波器频率。DC偏置模块可包括多个电阻器和多个金属氧化物半导体(MOS)晶体管，该多个MOS晶体管控制多个电阻器以设置输入差分信号对的DC偏置。高通滤波器频率可进一步基于阻塞电容器的值。反馈放大器电路可以是共模反馈电路。反馈放大器电路可具有作为第一共模参考电压的输入电压，并且DC偏置模块可具有作为第二共模参考电压的输入电压。可设置第一共模参考电压的值和第二共模参考电压的值，以便控制放大器的输入共模范围。放大器可以是前置放大器，该前置放大器具有包括反馈放大器电路和输入放大器电路的第一级并且具有包括输出缓冲器的第二级，并且第一电阻负载和第二电阻负载包括在增益模块中。多个金属氧化物半导体(MOS)晶体管可控制输出负载电阻器到输入放大器电路的切换。输出负载电阻器可具有确定输入放大器电路消耗的电流大小的值。所消耗的电流大小可确定放大器中的噪声电平。放大器可具有基于输出负载电阻器的匹配而确定的共模增益。反馈放大器可具有输入，该输入是输出差分信号对的第二输出信号电压和输出差分信号对的第一输出信号电压的组合。放大器可还包括输入偏置电流模块，该输入偏置电流模块被配置成生成偏置电流并且将偏置电流提供给输入放大器。反馈放大器可具有输出，该输出控制来自输入偏置电流模块的偏置电流的生成。
在另一个整体方面，方法可包括由包括在放大器中的输入放大器电路接收输入差分信号对和偏置电流；由输入放大器电路基于所接收的输入差分信号对和所接收的偏置电流而输出输出差分信号对；由包括在放大器中的反馈放大器电路接收输出差分信号对的信号的组合；以及由反馈放大器电路输出用于控制偏置电流的信号。
实施方式可单独地或以与一个或多个其他特征结合的方式包括以下特征中的一个或多个。例如，该方法可还包括由多个金属氧化物半导体(MOS) 晶体管控制输出负载电阻器到输入放大器电路的切换；基于该切换确定输出负载电阻器的值；基于所确定的输出负载电阻器的值来确定输入放大器电路所消耗的电流的量；以及基于所确定的放大器所消耗的电流的量来确定放大器中的噪声电平。该方法可还包括基于输出负载电阻器的匹配来确定放大器的共模增益。该方法可还包括由包括在放大器中的输入偏置电流模块接收来自反馈放大器电路的用于控制偏置电流的生成的信号；由输入偏置电流模块基于所接收的信号而生成偏置电流；以及由输入偏置电流模块输出用于输入到输入放大器电路的偏置电流。可基于为第二共模参考电压设置的值来确定偏置电流。该方法可还包括确定第一共模参考电压的值，以用于控制输出差分信号对的信号摆幅。
在又一个整体方面，放大器可包括输入放大器电路，该输入放大器电路被配置成接收偏置电流并且接收差分连接到输入放大器电路的信号对作为输入，该输入放大器电路被配置成基于所接收的差分输入信号对而输出差分输出信号对；反馈放大器电路，该反馈放大器电路被配置成接收差分输出信号对的平均值并且被配置成提供用于控制偏置电流的偏置设置输出；以及输出缓冲电路，该输出缓冲电路被配置成缓冲差分输出信号对，该缓冲得到能够驱动电阻负载的缓冲差分输出信号对。
实施方式可单独地或以与一个或多个其他特征结合的方式包括以下特征中的一个或多个。例如，放大器可还包括组合电路，该组合电路被配置成接收差分输出信号对并且被配置成输出差分输出信号对的平均值以输入到反馈放大器。偏置设置输出可基于为第二共模电压设置的值。反馈放大器电路可基于偏置设置输出来控制差分输出信号对的电压摆幅。可基于设置第一共模参考电压的值来控制差分输出信号对的电压摆幅。放大器可基于反馈放大器电路对电压摆幅的控制来提供恒定增益。放大器可以是前置放大器。前置放大器可具有包括反馈放大器电路和输入放大器电路的第一级。前置放大器可具有包括输出缓冲器的第二级。电阻负载可包括在增益模块中。
一个或多个实施方式的细节在附随附图和以下描述中阐明。其他特征将从说明书和附图中以及从权利要求书中显而易见。
附图说明
图1A是示出集成差分放大电路的示例性电气电路的框图。
图1B是示出包括反馈放大器、输入放大器、输入偏置电流模块、DC 偏置模块和输出缓冲器的放大器的示例性电气电路的框图。
图2是示出包括放大器和增益块模块的示例性电气电路的框图。
图3是示出反馈放大器的示例性电气电路的示意图。
图4是示出包括在输出缓冲器中所含的第一电路中的示例性电气电路的示意图。
图5是示出包括在输出缓冲器中所含的第二电路中的示例性电气电路的示意图。
图6是示出包括在DC偏置模块中的示例性电气电路的示意图。
图7是示出包括在输入偏置电流模块中的示例性电气电路的示意图。
图8是示出包括在组合电路中的示例性电气电路的示意图。
图9是示出输入放大器的示例性电气电路的示意图。
图10是示出输出电压与频率的示例性曲线图，其中频率是由使用DC 偏置模块外部的电容器的高通滤波器控制的高通滤波器频率。
图11是示出在特定高通滤波器频率处DC偏置电压随时间变化的示例性曲线图。
图12是示出用于为体戴式电子器件中使用的信号提供低噪声差分放大的示例性方法的流程图。
各个附图中的相同参考标号指示相同元件。
具体实施方式
可由人类佩戴和/或可植入人体内的诸如电子医疗设备之类的小型低功率电子设备(两者都可称为体戴式电子器件或体戴式电子设备)可在多种应用中有益。包括在这些小型低功率体戴式电子器件中的电子电路可包括信号处理电路，该信号处理电路消耗有限量的功率(例如，小于一微瓦) 同时提供放大信号的高共模抑制比(CMRR)和/或低总谐波失真(THD)。如本文所讨论，用于放大这种电路中的信号的集成差分放大电路可满足低功耗要求同时提供放大信号的高CMRR和低THD。
在一些体戴式电子设备应用中，例如，放大电路可在低频率处以高通转角频率(例如，高通截止频率、高通中断频率)实现生物和/或音频输入信号的预放大。一般来讲，放大电路的前端的第一级内的信号处理可由噪声支配。因此，放大电路放大输入信号同时将噪声和其他信号失真保持在最小的要求对于放大电路的前端可能至关重要，因为在放大电路的前端引入的任何噪声或其他类型的信号失真可在整体上降低电子电路的性能。噪声和/或信号失真可进一步放大并且提供给包括在体戴式电子设备中的其他电路。如本文所讨论的集成差分放大电路包括使用差分输入到放大电路的前端的第一级，从而提供改善的噪声和抗干扰性的优点。
如本文所讨论的集成差分放大电路提供例如放大电路，该放大电路是适用于部件匹配的低功率电路，其可严格控制集成差分放大电路的高通转角频率。本文所述的集成差分放大电路优于例如使用分立部件。在分立部件中实施放大电路可导致功耗增加、噪声/电流消耗权衡受限、匹配部件时出现困难以及可能无法良好控制的高通拐点频率(例如，高通截止频率、高通中断频率)。
本文所述的示例性集成差分放大电路可包括自偏置共模反馈，其可前馈以严格控制放大电路的增益级中的电压。电压在放大电路的亚阈值增益级中产生电流，其中增益级的增益与电流成比例并且由馈入增益级的电压控制。在增益级中实施恒定增益可包括将输入参考噪声交换为电流损耗的能力，从而能够以噪声作为权衡来缩放电流消耗。这样就提供了为放大电路保持稳定操作点的优点。
虽然本文所述的示例性集成差分放大电路可用于体戴式电子器件或体戴式电子设备中，但是本文所述的示例性集成差分放大电路可还用于包括消耗有限量的功率同时提供放大信号的高CMRR和/或低THD的信号处理电路的其他类型的小型低功率电子设备中。
图1A是示出集成差分放大电路的示例性电气电路的框图。放大器100 可包括组合电路140、反馈放大器104(其可也被称为反馈放大器电路 104)、输入放大器102(其可也被称为输入放大器电路102)、输入偏置电流模块110和输出缓冲器134。
放大器100可用于例如体戴式电子器件中的信号处理。放大器100可提供例如生物信号和/或音频信号(例如，输入差分信号对120a-b，其被示为输入信号in_n 120a和输入信号in_p 120b)的预放大。输入信号in_p 120b是提供给输入放大器102的非反相输入的电压。输入信号in_n 120a是提供给输入放大器102的反相输入的电压。
放大器100可使用高共模抑制比反馈放大器(例如，反馈放大器 104)、输入放大器(例如，输入放大器102)和输出缓冲器134来放大输入差分信号对120a-b。放大的输入差分信号对从放大器100输出为缓冲输出差分信号对132a-b，其被示为缓冲输出信号pout_n132a和缓冲输出信号 pout_p 132b。缓冲输出信号pout_n 132a是从输出缓冲器134的反相输出输出的电压。缓冲输出信号pout_p 132b是从输出缓冲器134的非反相输出输出的电压。
将被示为输出信号Voutn 124a和输出信号Voutp 124b的输出差分信号对124a-b的组合提供给反馈放大器104。例如，输出差分信号对124a-b的组合可以是输出信号Voutn124a和输出信号Voutp 124b的平均值(或中点)。输出差分信号对124a-b的平均值或组合作为输入信号136输入到反馈放大器104。输出差分信号对124a-b是来自输入放大器102的输出信号。输出信号Voutn 124a是从输入放大器102的反相输出输出的电压。输出信号Voutp124b是从输入放大器102的非反相输出输出的电压。
反馈放大器104的输出146控制到输入偏置电流模块110的输入(例如，Vbias_set128)。输入偏置电流模块110的输出(例如，I_bias 130) 被输入到输入放大器102。输出I_bias 130控制输入放大器102的偏置电流。
参见图3，第二共模参考电压Vcmo 114连接到MOS晶体管Q31的栅极306。连接(耦接)在MOS晶体管Q31的栅极306和输出146之间的电容器C14可改善反馈电路104的稳定性，如图3所示。Vbias_set 128输入信号电压是反馈放大器104感测和均衡输入信号136的结果，其可以是输出信号Voutn 124电压和输出信号Voutp 124b电压的平均值(或中点)。可生成Vbias_set 128输入信号电压的值以控制来自输入偏置电流模块110 的输出电流I_bias130，如图7中更详细示出的。
当放大器100作为前置放大器结合到例如体戴式电子器件中时，可具有一个或多个优点。对输入放大器102使用差分输入可提供改善的噪声和抗干扰性。任何噪声或电磁干扰对于输入信号in_n 120a和输入信号in_p 120b都是共同的。因为输入放大器102测量输入信号in_n 120a和输入信号 in_p 120b之间的差异，所以忽略任何噪声或电磁干扰。基于来自输入放大器102的输出差分信号对124a-b的组合或平均值使用反馈放大器104提供对输入到输入放大器102的偏置电流的控制可通过控制输出差分信号对 124a-b相对于输入偏置电流的信号摆幅，通过为输入放大器102保持恒定增益来为前置放大器保持稳定的工作点。
为了将输入放大器102的电流保持为低(处于最小值(例如，在纳安范围内))，输出信号Voutn 124a和输出信号Voutp 124b中每一者的输出电阻都较大(例如，在兆欧姆范围内)。由于输出信号Voutn 124a和输出信号Voutp 124b的大输出电阻，所以输出信号Voutn124a和输出信号 Voutp 124b可不驱动电阻负载。使用输出缓冲器(例如，输出缓冲器134)可缓冲输出信号Voutn 124a和输出信号Voutp 124b，生成缓冲输出信号 pout_n 132a和缓冲输出信号pout_p 132b作为前置放大器的输出，该前置放大器被配置成驱动电阻负载。
图1B是更详细地示出放大器100的示例性电气电路的框图，该放大器还包括DC偏置模块112、包括在输出缓冲器134中的第一输出缓冲电路 106和第二输出缓冲电路108，以及包括在输入放大器102中的金属氧化物半导体(MOS)晶体管和电阻器块126以及MOS晶体管和电阻器块138。
包括在MOS晶体管和电阻器块126以及MOS晶体管和电阻器块138 中的电路的细节示于图9中。一般来讲，每个MOS晶体管和电阻器块包括多个MOS晶体管，其可将相应的电阻器切换进和切换出可控制相应输出信号(例如，输出信号Voutn 124a和输出信号Voutp124b)的增益的电路。对于相应的输出信号，可在增益与噪声的权衡中增加或减小总电阻值。DC 偏置模块112输出DC偏置差分电压信号138a-b(被示为DCbias_n 138a和 DCbias_p138b)，用于分别控制输入差分信号对120a-b中输入信号in_n 120a和输入信号in_p 120b的DC偏置。第一共模参考电压Vcmi 116作为输入参考电压被提供给DC偏置模块112。电容器C16和电容器C18可用于为输入信号in_n 120a和输入信号in_p 120b(输入差分信号对120a-b)设置高通滤波器频率。电压Sin 142a和电压Sip 142b分别是提供给电容器 C16和电容器C18的参考电压，作为参考电压差分信号对142a-b。
输出信号Voutn 124a作为输入信号160被提供给第一输出缓冲电路 106。第一输出缓冲电路106缓冲来自输入放大器102的输出信号Voutn 124a，以输出为缓冲输出信号pout_n 132a。输出信号Voutp 124b作为输入信号162被提供给第二输出缓冲电路108。第二输出缓冲电路108缓冲来自输入放大器102的输出信号Voutp 124b，以输出为缓冲输出信号pout_p 132b。第一输出缓冲电路106和第二输出缓冲电路108提供缓冲输出差分信号对132a-b。
例如，组合电路140将作为输出信号Voutn 124a和输出信号Voutp 124b的平均值的输入信号136提供给反馈放大器104。
VDDA 148是放大器100的稳压供电电压。例如，VDDA 148可以是一伏范围内的低值。在一些实施方式中，VDDA 148可以是稳压电池电压。 VSS150是放大器100的电路接地电压。
ip_buff_pa_4n信号152和ip_buff_pa_1n信号154分别作为输入信号 153和输入信号155被提供给第一输出缓冲器106。ip_buff_pa_4n信号152 和ip_buff_pa_1n信号154分别作为输入信号156和输入信号158被提供给第二输出缓冲器108。当缓冲输出信号Voutn124a和输出信号Voutp124b 时，第一输出缓冲电路106和第二输出缓冲电路108分别使用ip_buff_pa_4n信号152和ip_buff_pa_1n信号154，以分别产生缓冲输出信号pout_n 132和缓冲输出信号pout_p132b。
在一些实施方式中，放大器100可具有两级，第一级170和第二级 172。第一级170可包括反馈放大器104、输入放大器102、组合电路140、输入偏置电流模块110和DC偏置模块112。第二级172可包括输出缓冲器 134。
然而，低电流消耗可限制输出差分信号对124a-b(被示为输出信号 Voutn 124a和输出信号Voutp 124b)驱动输出负载的驱动能力。输出缓冲器134可提供电阻负载后续增益级。输出缓冲器134可包括输出缓冲电路 (分别为第一输出缓冲电路106和第二输出缓冲电路108)，以缓冲输出信号Voutn 124a和输出信号Voutp 124b。包括在输出缓冲器134中的第一输出缓冲电路106和第二输出缓冲电路108可以是被配置(设计)成提供低总谐波失真的高转换率缓冲器。例如，对于两毫伏峰值的最大输入信号电平，放大器100产生的总谐波失真可小于百分之一。包括在输出缓冲器134 中的第一输出缓冲电路106和第二输出缓冲电路108可被实施(设计)成源极跟随器，该源极跟随器具有低输出阻抗并且可缓冲来自输入放大器102 的每个输出信号。因此，包括在输出缓冲器134中的第一输出缓冲电路106 和第二输出缓冲电路108可被实施成使得放大器100可使用简单的结构表现出AB类性能。
图3-图9包括示出包括在图1A、图1B中的电路、放大器和模块的示例性电气电路的示意图。图3是示出反馈放大器104的示例性电气电路的示意图。
图4是示出第二输出缓冲电路108的示例性电气电路的示意图。图5是示出第一输出缓冲电路106的示例性电气电路的示意图。图6是示出包括在 DC偏置模块112中的示例性电气电路的示意图。图7是示出包括在输入偏置电流模块110中的示例性电气电路的示意图。图8是示出包括在组合电路140中的示例性电气电路的示意图。图9是示出输入放大器102的示例性电气电路的示意图，其包括MOS晶体管和电阻器块126的示例性电气电路以及MOS晶体管和电阻器块138的示例性电气电路。
图2是示出包括放大器(例如，如图1A、图1B所示的放大器100)和增益块模块202的示例性电气电路200的框图。例如，放大器100可以是前置放大器。放大器100的输出，缓冲输出差分信号对132a-b可以被输入到增益块模块202。由放大器100输出的缓冲输出信号pout_n 132a和缓冲输出信号 p_outp 132b可驱动增益块差分输入210a-b(分别被示为增益块模块202的增益块输入210a和增益块输入210b)。
增益块模块202可提供缓冲输出差分信号对132a-b的进一步增益和放大，得到被示为输出信号go_n 206a和输出信号go_p 206b的输出差分信号对206a-b。放大器204可放大缓冲输出信号pout_n 132a和缓冲输出信号 p_outp 132b。电阻器R20和电阻器R24可控制放大器204的增益以及提供到缓冲输出信号pout_n 132a的放大，得到输出信号go_n206a。电阻器R22 和电阻器R26可控制放大器204的增益以及提供到缓冲输出信号pout_p132b的放大，得到输出信号go_p 206b。
图3是示出反馈放大器(例如，如图1A、图1B所示的反馈放大器104)的示例性电气电路的示意图。反馈放大器104可被实施成共模放大器，该共模放大器包括电流镜(MOS晶体管Q34-37)、差分输入(MOS晶体管 Q30-31)以及向电流镜提供输入参考电流304的MOS晶体管Q32-33。输入信号302可驱动控制输入参考电流304的值的MOS晶体管Q33。
输入到反馈放大器104的差分输入包括组合电路140在输入信号136 处的输出和第二共模参考电压Vcmo 114。组合电路140的输出是来自输入放大器102的输出信号Voutn124a和输出信号Voutp 124b的组合或平均值。输入信号136和第二共模参考电压Vcmo 114允许Vbias_set 128输出的自适应设置，该输出控制到输入放大器102的输入偏置电流。反馈放大器 104可控制输出差分信号对124a-b相对于输入偏置电流的输出信号摆幅。这可为输入放大器102提供恒定增益，因为输出差分信号对124a-b被用于到反馈放大器104的差分输入，而到反馈放大器104的另一个差分输入是参考电压(Vcmo 114)。
可通过在MOS晶体管Q32和MOS晶体管Q33之间提供良好匹配来优化反馈放大器104的性能。另外地或者替代地，差分输入晶体管、MOS晶体管Q30与MOS晶体管Q31的良好匹配可还有助于优化反馈放大器104 的性能。
图4是示出包括在输出缓冲器(例如，如图1A、图1B所示的输出缓冲器 134)的第二电路(例如，如图1A、图1B所示的第二输出缓冲电路108)中的示例性电气电路的示意图。第二输出缓冲电路108包括电流镜(MOS晶体管Q42-45)。ip_buff_pa_4n信号152和ip_buff_pa_1n信号154分别作为输入信号156和输入信号158被提供给第二输出缓冲器108。ip_buff_pa_4n信号152为电流镜(MOS晶体管Q42-45)提供参考电流。ip_buff_pa_4n信号 152和ip_buff_pa_1n信号154连同MOS晶体管Q46和电容器C40一起控制MOS晶体管Q40。MOS晶体管Q41是源极跟随器，其具有低输出阻抗并且可缓冲输出信号Voutp 124b。选择ip_buff_pa_4n信号152、 ip_buff_pa_1n信号154、电容器C40和电阻器R40的值可确定缓冲输出信号pout_p 132b的输出驱动能力。
如上所述，输出缓冲器134可被认为是放大器100的两级中的第二级。在第二级中，第二输出缓冲电路108可被偏置以使得放大器100可被归类为AB类放大器。作为AB类放大器，放大器100导通放大器100的输入周期的一半以上。第二输出缓冲电路108可被偏置以使得电流的吸收和源化提供缓冲输出信号pout_p 132b的低总谐波失真(THD)，用于大输入信号操作。可通过在MOS晶体管Q44和MOS晶体管Q45之间提供良好匹配来优化第二输出缓冲电路108的性能。
图5是示出包括在输出缓冲器(例如，如图1A、图1B所示的输出缓冲器 134)的第一电路(例如，如图1A、图1B所示的第一输出缓冲电路106)中的示例性电气电路的示意图。第一输出缓冲电路106包括电流镜(MOS晶体管Q52-55)。ip_buff_pa_4n信号152和ip_buff_pa_1n信号154分别作为输入信号153和输入信号155被提供给第一输出缓冲器106。ip_buff_pa_4n信号152为电流镜(MOS晶体管Q52-55)提供参考电流。ip_buff_pa_4n信号 152和ip buff pa 1n信号154连同MOS晶体管Q56和电容器C50一起控制MOS晶体管Q50。MOS晶体管Q51是源极跟随器，其具有低输出阻抗并且可缓冲输出信号Voutn 124a。选择ip_buff_pa_4n信号152、 ip_buff_pa_1n信号154、电容器C50和电阻器R50的值可确定缓冲输出信号pout_n 132a的输出驱动能力。
如上所述，输出缓冲器134可被认为是放大器100的两级中的第二级。在第二级中，第一输出缓冲电路106可被偏置以使得放大器100可被归类为AB类放大器。作为AB类放大器，放大器100导通放大器100的输入周期的一半以上。第一输出缓冲电路106可被偏置以使得电流的吸收和源化提供缓冲输出信号pout_n 132n的低总谐波失真(THD)，用于大输入信号操作。可通过在MOS晶体管Q54和MOS晶体管Q55之间提供良好匹配来优化第一输出缓冲电路106的性能。
图6是示出包括在DC偏置模块(例如，如图1A、图1B所示的DC偏置模块112)中的示例性电气电路的示意图。通过分别控制每个MOS晶体管Q60-62的栅极602、栅极604和栅极606，可选择性地接通和断开MOS晶体管Q60-62。可选择性地断开MOS晶体管Q60-62，这将导致电阻器 R61、R62和R63的切换分别与电阻器R60和电阻器R64串联。可选择性地接通MOS晶体管Q60-62，这将导致电阻器R61、R62和R63分别不与电阻器R60和电阻器R64串联。允许MOS晶体管Q60-62的接通和断开的任意组合。总电阻的设置确定DCbias_n 138a电压的值。
通过分别控制第一反相器输入608、第二反相器输入610和第三反相器输入610来分别控制MOS晶体管Q63-65的栅极608、栅极610和栅极 612，从而可选择性地接通或断开MOS晶体管Q63-65。可选择性地断开 MOS晶体管Q63-65，这将导致电阻器R66、R67和R68的切换分别与电阻器R65和电阻器R69串联。可选择性地接通MOS晶体管Q63-65，这将导致电阻器R66、R67和R68分别不与电阻器R65和电阻器R69串联。允许 MOS晶体管Q63-65的接通和断开的任意组合。总电阻的设置确定结合外部电容器的高通频率拐点的值。
DC偏置模块112输出DC偏置差分电压信号138a-b，用于控制输入差分信号对120a-b的DC偏置。第一共模参考电压Vcmi 116是到DC偏置模块112的输入参考电压，从而为DC偏置差分电压信号138a-b提供参考电压。
使用两个单独共模输入参考电压(例如，Vcmi 116和Vcmo 114)可使得能够使用两个单独电压来部分地确定放大器100的不同电特性。两个单独共模输入参考电压(例如，Vcmi 116和Vcmo 114)的设置可适当地实现放大器100的整体最佳实施方式。当实现放大器100的整体最佳实施方式时，使用两个单独共模输入参考电压(例如，Vcmi 116和Vcmo 114)可允许参考等式1、2A-B、3A-B和4A-B独立控制和优化本文所述的参数。
可基于第一共模参考电压Vcmi 116的电压值的选择来控制和/或最大化放大器100输入共模范围。例如，在放大器100的低电压实施方式中，可在放大器100的设计阶段或者在测量放大器100时优化电压Vcmi 116的值。
大的共模信号可存在于可由人类佩戴和/或可植入人体内的电子医疗设备中。如果大的共模信号在放大器100的输入共模范围内，则可通过放大器100衰减该大的共模信号，并且具体地讲，可通过本文所述的包括组合电路140、反馈放大器104、输入放大器102、输入偏置电流模块110和 DC偏置模块112的共模反馈电路来衰减该大的共模信号。例如，所关注差分信号(例如，输入差分信号对120a-b)可具有几十微伏范围内的电压值，而需要抑制的共模信号可比几十微伏高几个数量级。因此，期望放大器100具有低噪声并且对差分信号(例如，大约几十微伏的差分信号)进行处理(即，应用增益)同时能够抑制更高的共模信号。
可通过类似于用于确定或设置第一共模参考电压Vcmi 116的电压值的过程的过程来确定或设置输出共模电压(例如，第二共模参考电压Vcmo 114)的值。可基于实现放大器100的目标增益并且基于优化或最大化输出差分信号对124a-b的信号摆幅来确定或设置输出共模电压(例如，第二共模参考电压Vcmo 114)的电压值。如本文所述的第一共模参考电压Vcmi 116和第二共模参考电压Vcmo 114的设置可以是相互依赖和迭代的过程，以提供放大器100的最佳实施方式。
电阻器R60-64结合电容器16可为输入放大器102的输入信号in_n 120a设置高通滤波器频率。可通过选择性地接通或断开MOS晶体管Q60- 62的任意组合来调整(改变、移动)高通滤波器频率的值，这将导致选择性地包括或省略电阻器R61-63与电阻器R60和电阻器R64串联。电阻器 R65-69结合电容器18可为输入放大器102的输入信号in_p 120b设置高通滤波器频率。可通过选择性地接通或断开MOS晶体管Q63-65的任意组合来调整(改变、移动)高通滤波器频率的值，这将导致选择性地包括或省略电阻器R66-68与电阻器R65和电阻器R69串联。
图7是示出包括在输入偏置电流模块(例如，如图1A、图1B所示的输入偏置电流模块110)中的示例性电气电路的示意图。Vbias_set 128输入信号电压被输入到MOS晶体管Q70的栅极，并且被输入到MOS晶体管Q71的栅极。由Vbias_set 128输入信号电压提供给MOS晶体管Q70和MOS晶体管 Q71的驱动确定输出I_bias 130的值，该值控制输入放大器102的偏置电流。
图8是示出包括在组合电路(例如，如图1A、图1B所示的组合电路140) 中的示例性电气电路的示意图。组合电路140包括并联连接的电阻器R10 和电容器C10。输出信号Voutn124a连接到电阻器R10和电容器C10的并联连接的第一侧10a。组合电路140还包括并联连接的电阻器R12和电容器 C12。输出信号Voutp 124b连接到电阻器R12和电容器C12的并联连接的第一侧12a。电阻器R10和电容器C10的并联连接的第二侧10b连接到电阻器R12和电容器C12的并联连接的第二侧12b，以形成输出信号Voutn 124a和输出信号Voutp 124b的组合、平均值或中点作为输入信号136。
图9是示出输入放大器(例如，如图1A、图1B所示的输入放大器102)的示例性电气电路900的示意图。被示为输入信号in_n 120a和输入信号in_p 120b的输入差分信号对120a-b被输入到输入放大器102。被示为输出信号 Voutn 124a和输出信号Voutp 124b的输出差分信号对124a-b从输入放大器 102输出。
从输入偏置电流模块110输出的I_bias 130控制输入放大器102的差分输入级的偏置电流。例如，输入放大器102的设计目标可以是输出信号 Voutn 124a和输出信号Voutp124b的电压值近似等于稳压供电电压VDDA 148的一半。因此，放大器100的增益可与稳压供电电压VDDA 148成比例并且可以是固定增益，因为电压VDAA 148是稳压电压。保持电阻器R90- 92两端电压恒定并且保持电阻器R93-95两端电压恒定可消除对供电电压的依赖性。使用稳压供电电压作为每个串联电阻器网络(串联连接的电阻器 R90-02和串联连接的R93-95)的输入电压可为放大器100实现固定增益输出。
每个MOS晶体管Q90-92可将相应的电阻器R90-92切换到串联电阻器 R90-92之内和之外，从而控制通过串联电阻器R90-92、通过电阻器R96并且流入MOS晶体管Q97的电流流动。每个MOS晶体管Q93-95可将相应的电阻器R93-95切换到串联电阻器R93-95之内和之外，从而控制通过串联电阻器R93-95、通过电阻器R97并流入MOS晶体管Q96的电流流动。
通过分别控制每个MOS晶体管Q90-92的栅极902、栅极904和栅极 906，可选择性地接通和断开MOS晶体管Q90-92。可选择性地断开MOS 晶体管Q90-92，这将导致电阻器R90、R91和R92的切换分别与电阻器 R96串联。可选择性地接通MOS晶体管Q90-92，这将导致电阻器R90、 R91和R92分别不与电阻器R96串联。允许MOS晶体管Q90-92的接通和断开的任意组合。总电阻的设置确定流入MOS晶体管Q97的漏极的电流 IDn 914的值。
通过分别控制每个MOS晶体管Q93-95的栅极908、栅极910和栅极 912，可选择性地接通和断开MOS晶体管Q93-95。可选择性地断开MOS 晶体管Q93-95，这将导致电阻器R93、R94和R95的切换分别与电阻器 R97串联。可选择性地接通MOS晶体管Q93-95，这将导致电阻器R93、 R94和R95分别不与电阻器R97串联。允许MOS晶体管Q93-95的接通和断开的任意组合。总电阻的设置确定流入MOS晶体管Q96的漏极的漏极电流IDp 916的值。可通过紧密匹配电阻器R97和电阻器R96来限制输入放大器102的共模抑制比。
当MOS晶体管Q97和MOS晶体管Q96在弱反型或亚阈值区域中操作时，输入放大器102可被偏置在亚阈值操作区域中。为了使MOS晶体管 Q97和MOS晶体管Q96在弱反型或亚阈值区域中操作，MOS晶体管Q97 和MOS晶体管Q96的栅极-源极电压保持低于阈值电压。因此，MOS晶体管Q97和MOS晶体管Q96的相应跨导(gm)可分别是相应MOS晶体管Q97 和MOS晶体管Q96的漏极电流，即漏极电流IDn 914和漏极电流IDp 916的函数。
一般来讲，MOS晶体管的跨导是MOS晶体管性能的表达，并且由西门子测量。例如，跨导越大，MOS晶体管被配置用于提供的增益越大。
等式1、2A-B、3A-B和4A-B示出了可用于确定(计算)输出差分信号对124a-b的输入放大器102的增益的示例性关系。等式1、2A-B、3A-B 和4A-B示出了输出信号Voutn 124a和输出信号Voutp 124b的增益取决于稳压供电电压VDDA 148、相应的输出信号和MOS晶体管栅极电压。
等式1表示用于确定MOS晶体管Q96和MOS晶体管Q97的跨导 (GM(n,p))的关系。
等式1：
Figure BDA0001964155660000151
对于MOS晶体管Q97，IDn为漏极电流IDn 914，n为亚阈值斜率参数，并且Vt为热电压(kT/q)，其例如可等于大约25.8mV。
对于MOS晶体管Q96，IDn为漏极电流IDn 916，n为亚阈值斜率参数，并且Vt为热电压(kT/q)，其例如可等于大约25.8mV。
等式2A表示用于计算漏极电流IDn 914的关系。
等式2A：
Figure BDA0001964155660000152
其中VDDA为稳压供电电压VDDA 148，Voutn为输出信号Voutn 124a，并且Rn＝R96+R90至R92的总和，这取决于电阻器R90-92中哪些切换成与R96串联。
等式2B表示用于计算漏极电流IDp 916的关系。
等式2B：
Figure BDA0001964155660000153
其中VDDA为稳压供电电压VDDA 148，Voutp为输出信号Voutp 124b，并且Rp＝R97+R93至R95的总和，这取决于电阻器R93-95中哪些切换成与R97串联。
等式3A表示用于计算输出信号Voutn 124a的输入放大器102的增益的关系。
等式3A：增益(Voutn)＝GM(n)×Rn
其中GM(n)跨导(GM(n))用于MOS晶体管Q97，并且Rn＝R96+R90 至R92的总和，这取决于电阻器R90-92中哪些切换成与R96串联。
等式3B表示用于计算输出信号Voutp 124b的输入放大器102的增益的关系。
等式3B：增益(Voutp)＝GM(p)×Rp
其中GM(p)跨导(GM(p))用于MOS晶体管Q96，并且Rp＝R97+R93 至R95的总和，这取决于电阻器R93-95中哪些切换成与R97串联。
等式4A表示用于使用等式1A、等式2A和等式3A计算输出信号 Voutn 124a的输入放大器102的增益的关系。
等式4A：
Figure BDA0001964155660000161
其中VDDA为稳压供电电压VDDA 148，Voutn为输出信号Voutn 124a，n为亚阈值斜率参数，Vt为热压力(kT/q)，并且Rn Rn＝R96+R90 至R92的总和，这取决于电阻器R90-92中哪些切换成与R96串联。
等式4B表示用于使用等式1B、等式2B和等式3B计算输出信号 Voutp 124b的输入放大器102的增益的关系。
等式4B：
Figure BDA0001964155660000162
其中VDDA为稳压供电电压VDDA 148，Voutp为输出信号Voutp 124b，n为亚阈值斜率参数，Vt为热压力(kT/q)，并且Rp＝R97+R93至 R95的总和，这取决于电阻器R93-95中哪些切换成与R97串联。
如等式4A和等式4B所示，输入放大器102的增益可取决于稳压供电电压VDDA 148、输出信号Voutn 124a电平和输出信号Voutp 124b电平。使用共模反馈电路(例如反馈放大器104、组合电路140和输入偏置电流模块110)可确保输出信号Voutn 124a和输出信号Voutp 124b保持在恒定电平。输出信号Voutn 124a和输出信号Voutp 124b的恒定电平以及使用提供稳压供电电压VDDA 148的稳压电源的组合使得输入放大器102能够提供恒定增益。
在一些情况下，当确定漏极电流IDn 914和漏极电流IDp 916的值时，可在电流和噪声之间权衡。例如，漏极电流越大，可引入输入放大器102的输出信号(输出信号Voutn 124a和输出信号Voutp 124b)的噪声越多。例如，当漏极电流为几百纳安时，在放大器的工艺和温度特性范围内大约小于100赫兹的带宽中，集成输入参考噪声可小于一微伏。在该示例中，参见图9，在每个MOS晶体管Q93-95各自的栅极908、栅极910和栅极912 的输入的三位控制以及每个MOS晶体管Q90-92各自的栅极902、栅极904 和栅极906的三位控制的整个范围内，放大器100的增益可变化低于 1dB。
图10是示出输出电压(dB)随频率(Hz)变化的示例性曲线图1000。频率是由高通滤波器使用DC偏置模块(例如，DC偏置模块112)外部的电容器(例如，电容器C16、电容器C18)控制的高通滤波器频率。
图11是示出在特定高通滤波器频率处DC偏置电压随时间变化的示例性曲线图1100。
图12是示出用于为体戴式电子器件中使用的信号提供低噪声差分放大的示例性方法1200的流程图。在一些实施方式中，本文所述的电路、设备、系统和过程可实施方法1200。例如，可参见图1A、图1B和图2-图9来描述方法1200。
包括在放大器中的输入放大器电路接收输入差分信号对和偏置电流 (框1202)。例如，参见图1B，输入放大器102接收的被示为输入信号 in_n 120a和输入信号in_p 120b的输入差分信号对120a-b。输入放大器102 接收控制输入放大器102的偏置电流的输入偏置电流模块110的输出(例如，I_bias 130)。
输入放大器电路基于所接收的输入差分信号对和所接收的偏置电流而输出输出差分信号对(框1204)。例如，输入放大器输出被示为输出信号 Voutn 124a和输出信号Voutp 124b的输出差分信号对124a-b。
包括在放大器中的反馈放大器电路接收输出差分信号对的信号的平均值、组合或中点(框1206)。例如，组合电路140将作为输出信号Voutn 124a和输出信号Voutp 124b的平均值的输入信号136提供给反馈放大器 104。
反馈放大器电路输出用于控制偏置电流的生成的信号(框1208)。例如，反馈放大器104的输出146控制到输入偏置电流模块110的输入(例如，Vbias_set 128)。
在一个整体方面，放大器电路包括反馈放大器电路，该反馈放大器电路被配置成通过为输出差分信号对提供恒定输出电压信号增益来控制差分信号对相对于偏置电流的输出电压摆幅。放大器电路还包括输入放大器电路，该输入放大器电路被配置成接收偏置电流并且进一步被配置成接收通过阻塞电容器差分连接到输入放大器电路的信号对作为输入。输入放大器电路还被配置成基于输入差分信号对和偏置电流来输出输出差分信号对。放大器电路还包括输出缓冲器。输出缓冲器包括第一缓冲电路和第二缓冲电路。第一缓冲电路被配置成放大差分输出信号对的第一输出信号以生成第一缓冲输出信号，该第一缓冲输出信号被配置成驱动第一电阻负载。第二缓冲电路被配置成放大差分输出信号对的第二输出信号以生成第二缓冲输出信号，该第二缓冲输出信号被配置成驱动第二电阻负载。
在一些实施方式中，放大器电路还包括DC偏置模块。DC偏置模块被配置成为放大器设置高通滤波器频率，并且在一些实施方式中，高通滤波器频率可进一步基于阻塞电容器的值。
在一些实施方式中，放大器电路的反馈放大器电路是共模反馈电路。共模反馈电路具有作为第二共模参考电压的输入电压，并且放大器电路的 DC偏置模块具有作为第一共模参考电压的输入电压。在一些实施方式中，设置共模参考电压的值和第二共模参考电压的值，以便控制放大器的输入共模范围。
在一些实施方式中，放大器是前置放大器，该前置放大器具有包括反馈放大器电路和输入放大器电路的第一级。放大器还具有包括输出缓冲器的第二级，并且第一和第二电阻负载包括在增益模块中。
在一些实施方式中，放大器具有多个金属氧化物半导体(MOS)晶体管，该多个MOS晶体管控制输出负载电阻器到输入放大器电路的切换。输出负载电阻器具有确定输入放大器电路消耗的电流大小的值。所消耗的该电流大小确定放大器中的噪声电平。此外，在一些实施方式中，基于输出负载电阻器的匹配来确定放大器的共模增益。
在另一个整体方面，放大器电路包括输入放大器电路、反馈放大器电路和输出缓冲电路。输入放大器电路被配置成接收偏置电流并且接收差分连接到输入放大器电路的信号对作为输入。输入放大器电路被进一步配置成基于所接收的差分输入信号对而输出差分输出信号对。反馈放大器电路被配置成接收差分输出信号对的平均值并且还被配置成提供用于控制偏置电流的偏置设置输出。输出缓冲电路被配置成缓冲差分输出信号对，其中该缓冲得到能够驱动电阻负载的缓冲差分输出信号对。
在一些实施方式中，放大器电路还包括组合电路，该组合电路被配置成接收差分输出信号对并且被配置成输出差分输出信号对的平均值以输入到反馈放大器。
在放大器电路的一些实施方式中，偏置设置输出基于为第二共模参考电压设置的值。此外，反馈放大器电路基于偏置设置输出来控制差分输出信号对的电压摆幅，并且还基于设置第一共模参考电压的值来控制差分输入信号对的电压摆幅。放大器基于反馈放大器电路对电压摆幅的控制来提供恒定增益。
在一些实施方式中，放大器电路是包括第一级和第二级的前置放大器。第一级包括反馈放大器电路和输入放大器电路，而第二级包括输出缓冲器。电阻负载包括在增益模块中。
本文所述的金属氧化物半导体(MOS)晶体管可被实施为P沟道或N沟道设备。本文所述的MOS晶体管可被实施为耗尽型或增强型设备。本文所述的MOS晶体管可被实施为结型场效应晶体管(JFET)或金属氧化物半导体场效应晶体管(MOSFET)，
将理解，在前述描述中，当元件被提及为在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件或电耦接到另一个元件时，该元件可以是直接地在另一个元件上、连接或耦接到另一个元件，或可以存在一个或多个中间元件。相反，当元件被提及直接在另一个元件上、直接连接到另一个元件、或直接耦接到另一个元件时，不存在中间元件。虽然在整个详细描述中可能不会通篇使用术语直接在…上、直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件可以此类方式提及。本申请的权利要求书(如果存在的话)可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。
如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语 (例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…之下、在…之以下等等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…上面和在…下面的相对术语可分别包括竖直地在…上面和竖直地在…下面。在一些实施方式中，术语邻近可包括横向邻近或水平邻近。
本文所述的各种技术的实施方式可在数字电子电路中、计算机硬件、固件、软件中或它们的组合中实现(例如，包括在其中)。方法的部分也可通过专用逻辑电路例如FPGA(现场可编程门阵列)或ASIC(专用集成电路)进行，并且装置可实现为该专用逻辑电路。
一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包括但不限于，例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)等。
虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求书旨在涵盖落入实施方式的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以示例的方式呈现，而不是限制，并且可以进行形式和细节上的各种改变。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式可包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。

Claims (12)

1.一种放大器电路，包括：
反馈放大器电路，所述反馈放大器电路被配置成通过为输出差分信号对提供恒定输出电压信号增益来控制所述输出差分信号对相对于偏置电流的输出电压摆幅；
输入放大器电路，所述输入放大器电路被配置成接收所述偏置电流并且被配置成通过阻塞电容器接收差分连接到所述输入放大器电路的输入差分信号对作为输入，所述输入放大器电路被配置成基于输入差分信号对和所述偏置电流来输出所述输出差分信号对，所述输入放大器电路包括能够被控制用于将输出负载电阻器切换到所述输入放大器电路的晶体管和电阻器块；和
输出缓冲器，所述输出缓冲器包括第一缓冲器电路和第二缓冲器电路，所述第一缓冲器电路被配置成放大所述输出差分信号对的第一输出信号以生成第一缓冲输出信号，所述第一缓冲输出信号被配置成驱动第一电阻负载，所述第二缓冲器电路被配置成放大所述输出差分信号对的第二输出信号以生成第二缓冲输出信号，所述第二缓冲输出信号被配置成驱动第二电阻负载。
2.根据权利要求1所述的放大器电路，还包括DC偏置模块，所述DC偏置模块被配置成为所述放大器设置高通滤波器频率。
3.根据权利要求2所述的放大器电路，其中所述DC偏置模块包括多个电阻器和多个金属氧化物半导体MOS晶体管，所述多个MOS晶体管控制所述多个电阻器以设置用于所述输入差分信号对的DC偏置。
4.根据权利要求1所述的放大器电路，其中所述晶体管和电阻器块包括多个金属氧化物半导体MOS晶体管，所述多个MOS晶体管控制输出负载电阻器到所述输入放大器电路的切换，所述输出负载电阻器具有确定所述输入放大器电路消耗的电流大小的值，并且所消耗的所述电流大小确定所述放大器中的噪声水平。
5.根据权利要求1所述的放大器电路，其中所述反馈放大器具有输入，所述输入是所述输出差分信号对的第一输出信号电压和所述输出差分信号对的第二输出信号电压的组合；并且还包括输入偏置电流模块，所述输入偏置电流模块被配置成生成所述偏置电流并且将所述偏置电流提供给所述输入放大器，所述反馈放大器具有输出，所述输出控制通过所述输入偏置电流模块的所述偏置电流的生成。
6.一种用于放大的方法，包括：
由包括在放大器中的输入放大器电路接收输入差分信号对和偏置电流；
通过晶体管和电阻器块将输出负载电阻器切换到输入放大器电路；
由所述输入放大器电路基于所接收的输入差分信号对和所接收的偏置电流而输出输出差分信号对；
由包括在所述放大器中的反馈放大器电路接收所述输出差分信号对的信号的组合；以及
由所述反馈放大器电路输出用于控制所述偏置电流的信号。
7.根据权利要求6所述的用于放大的方法，其中通过所述晶体管和电阻器块将输出负载电阻器切换到所述输入放大器电路包括：
由多个金属氧化物半导体MOS晶体管控制输出负载电阻器到所述输入放大器电路的切换；
基于所述切换确定所述输出负载电阻器的值；
基于所确定的所述输出负载电阻器的值来确定所述输入放大器电路所消耗的电流的量；以及
基于所确定的所述放大器所消耗的电流的量来确定所述放大器中的噪声水平。
8.根据权利要求7所述的用于放大的方法，还包括：
基于所述输出负载电阻器的匹配来确定所述放大器的共模增益。
9.根据权利要求6所述的用于放大的方法，还包括：
由包括在所述放大器中的输入偏置电流模块接收来自所述反馈放大器电路的用于控制所述偏置电流的生成的所述信号；
由所述输入偏置电流模块基于所接收的信号而生成所述偏置电流；以及
由所述输入偏置电流模块输出用于输入到所述输入放大器电路的所述偏置电流。
10.根据权利要求6所述的用于放大的方法，
其中基于为第二共模参考电压设置的值来确定所述偏置电流，并且
其中所述方法还包括确定第一共模参考电压的值，以用于控制所述输出差分信号对的信号摆幅。
11.一种放大器电路，包括：
输入放大器电路，所述输入放大器电路被配置成接收偏置电流并且接收差分连接到所述输入放大器电路的差分输入信号对作为输入，所述输入放大器电路被配置成基于所接收的差分输入信号对来输出差分输出信号对，所述输入放大器电路包括能够被控制用于将输出负载电阻器切换到所述输入放大器电路的晶体管和电阻器块；
反馈放大器电路，所述反馈放大器电路被配置成接收所述差分输出信号对的平均值并且被配置成提供用于控制所述偏置电流的偏置设置输出；和
输出缓冲器电路，所述输出缓冲器电路被配置成缓冲所述差分输出信号对，所述缓冲得到能够驱动电阻负载的缓冲差分输出信号对。
12.根据权利要求11所述的放大器电路，其中所述放大器是前置放大器，所述前置放大器具有包括所述反馈放大器电路和所述输入放大器电路的第一级，所述前置放大器具有包括所述输出缓冲器的第二级，并且所述电阻负载包括在增益模块中。
CN201910094394.4A 2018-03-01 2019-01-31 低噪声差分放大器电路以及放大方法 Active CN110224677B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/909,098 2018-03-01
US15/909,098 US10491166B2 (en) 2018-03-01 2018-03-01 Low noise differential amplifier

Publications (2)

Publication Number Publication Date
CN110224677A CN110224677A (zh) 2019-09-10
CN110224677B true CN110224677B (zh) 2022-11-11

Family

ID=67622887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910094394.4A Active CN110224677B (zh) 2018-03-01 2019-01-31 低噪声差分放大器电路以及放大方法

Country Status (3)

Country Link
US (2) US10491166B2 (zh)
CN (1) CN110224677B (zh)
DE (1) DE102019101663A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113646827A (zh) * 2019-01-29 2021-11-12 奥斯兰姆奥普托半导体股份有限两合公司 视频墙、驱动器电路、控制系统及其方法
US11870348B1 (en) * 2020-08-28 2024-01-09 Empower Semiconductor, Inc. High speed, low quiescent current comparator
CN118113100A (zh) * 2024-04-25 2024-05-31 瓴科微(上海)集成电路有限责任公司 一种宽输入范围lvds电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101132168A (zh) * 2006-08-25 2008-02-27 王悦 一种前置差分放大器输入范围扩展方法及前置差分放大器
CN101651449A (zh) * 2009-09-03 2010-02-17 上海博为光电科技有限公司 一种用于光通信接收机的光输入前置放大器
CN102365820A (zh) * 2009-02-24 2012-02-29 标准微系统公司 用于差分驱动器的快速共模反馈控制

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI268656B (en) 2003-06-20 2006-12-11 Tai-1 Microelectronics Corp Improved circuit of common mode feedback amplifier and method thereof aims to extend the dynamic range of CMFB amplifier
US7339390B2 (en) 2005-05-31 2008-03-04 International Business Machines Corporation Systems and methods for controlling of electro-migration
US7400193B2 (en) * 2006-06-29 2008-07-15 Itt Manufacturing Enterprises, Inc. Ultra wide band, differential input/output, high frequency active splitter in an integrated circuit
US7733179B2 (en) 2007-10-31 2010-06-08 Texas Instruments Incorporated Combination trim and CMFB circuit and method for differential amplifiers
US20090133083A1 (en) 2007-11-21 2009-05-21 Texas Instruments Incorporated Passive circuit for improved differential amplifier common mode rejection
CN102386864A (zh) 2011-09-21 2012-03-21 四川和芯微电子股份有限公司 自偏置运算放大电路及系统
US9847762B1 (en) 2016-07-01 2017-12-19 Inphi Corporation Low voltage high speed CMOS line driver without tail current source
US10411652B2 (en) * 2017-07-21 2019-09-10 Qualcomm Incorporated Amplifier bias technique

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101132168A (zh) * 2006-08-25 2008-02-27 王悦 一种前置差分放大器输入范围扩展方法及前置差分放大器
CN102365820A (zh) * 2009-02-24 2012-02-29 标准微系统公司 用于差分驱动器的快速共模反馈控制
CN101651449A (zh) * 2009-09-03 2010-02-17 上海博为光电科技有限公司 一种用于光通信接收机的光输入前置放大器

Also Published As

Publication number Publication date
US20200007089A1 (en) 2020-01-02
DE102019101663A1 (de) 2019-09-05
US10491166B2 (en) 2019-11-26
CN110224677A (zh) 2019-09-10
US10756680B2 (en) 2020-08-25
US20190273471A1 (en) 2019-09-05

Similar Documents

Publication Publication Date Title
US9685914B2 (en) Amplifier circuit
CN110224677B (zh) 低噪声差分放大器电路以及放大方法
KR101250439B1 (ko) Ｃｍｏｓ 가변 이득 증폭기
JP4512566B2 (ja) 混合器構造、その使用、および周波数変換方法
KR101127461B1 (ko) 고도의 선형 가변이득 증폭기
TWI452830B (zh) Signal conversion circuit and track-to-rail circuit
Tang et al. A sub-1-V bulk-driven opamp with an effective transconductance-stabilizing technique
TWI492528B (zh) 放大器與相關接收器
KR100664309B1 (ko) 가변 이득 차동 증폭기, 이에 사용되는 가변 축퇴 임피던스조절장치, 및 가변 축퇴 임피던스 조절 방법
JP2005020591A (ja) 可変利得増幅器、これを用いた光ピックアップ信号処理用および携帯無線端末送受信信号処理用ｌｓｉ
EP1435693A1 (en) Amplification circuit
US7834693B2 (en) Amplifying circuit
US20040239426A1 (en) Operational amplifier generating desired feedback reference voltage allowing improved output characteristic
US20040160245A1 (en) Linear low noise transconductance cell
JP4371618B2 (ja) 差動増幅回路
US7315210B2 (en) Differential operational amplifier
JP4180411B2 (ja) トランスコンダクタンス増幅器
JPH07283660A (ja) 多入力トランジスタおよび多入力トランスコンダクタ回路
KR100499856B1 (ko) 가변 이득 증폭기
KR20080061480A (ko) Ｃｍｏｓ 가변 이득 증폭기
JP5205403B2 (ja) 半導体集積回路装置
JP5872959B2 (ja) 差動増幅器及び半導体装置
KR101072465B1 (ko) 연산 상호컨덕턴스 증폭 회로
US7113040B2 (en) Differential amplifier
WO2018173201A1 (ja) 電流増幅器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant