KR20080061480A - Ｃｍｏｓ 가변 이득 증폭기 - Google Patents

Ｃｍｏｓ 가변 이득 증폭기 Download PDF

Info

Publication number
KR20080061480A
KR20080061480A KR1020060136244A KR20060136244A KR20080061480A KR 20080061480 A KR20080061480 A KR 20080061480A KR 1020060136244 A KR1020060136244 A KR 1020060136244A KR 20060136244 A KR20060136244 A KR 20060136244A KR 20080061480 A KR20080061480 A KR 20080061480A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
variable
output
transconductance
Prior art date
Application number
KR1020060136244A
Other languages
English (en)
Other versions
KR100864898B1 (ko
Inventor
홍성철
이희동
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020060136244A priority Critical patent/KR100864898B1/ko
Publication of KR20080061480A publication Critical patent/KR20080061480A/ko
Application granted granted Critical
Publication of KR100864898B1 publication Critical patent/KR100864898B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 CMOS 가변 이득 증폭기에 관한 것으로서, 차동입력전압신호가 캐스코드 입력단에 차동입력되고, 상기 캐스코드 공통 게이트 전압인 이득조절전압신호에 따라 트랜스컨덕턴스의 크기를 조절하여 다양한 크기의 출력전류를 발생하는 가변 트랜스컨덕턴스 변환부; 상기 가변 트랜스컨덕턴스 변환부의 출력전류를 저항 부하 또는 능동 부하를 이용하여 차동출력전압으로 출력하는 부하 저항단; 상기 부하 저항단과 병렬로 상기 가변 트랜스컨덕턴스 변환부에 브리딩 전류를 공급하는 브리딩 전류 생성부; 상기 차동출력전압의 직류전압값을 검출하여 소정의 원하는 직류전압값과 비교함으로써 상기 차동출력전압의 직류전압값을 일정한 하게 유지시키는 출력 직류 전압 비교기; 를 구비하는 것을 특징으로 한다. 본 발명에 의하면, 낮은 공급전압에서 외부 조절전압 신호에 의해 넓은 범위를 가지는 입력신호에 대한 가변 이득 증폭 기능을 제공할 수 있으며, 고이득, 저왜곡, 고선형성, 광대역 동작, 안전적인 전류 바이어스 형태를 갖는 가변 이득 증폭기를 제공할 수 있다.
캐스코드, 블리딩 전류, 부하저항, 가변이득증폭기, 능동부하

Description

ＣＭＯＳ 가변 이득 증폭기{CMOS variable gain amplifier}
도 1은 종래의 가변 이득 증폭기(VGA)를 설명하기 위한 회로도;
도 2는 본 발명의 제1실시예에 따른 가변 이득 증폭기를 설명하기 위한 회로도;
도 3은 본 발명의 제2실시예에 따른 가변 이득 증폭기를 설명하기 위한 회로도;
도 4는 본 발명의 제3실시예에 따른 가변 이득 증폭기를 설명하기 위한 회로도;
도 5는 본 발명의 제4실시예에 따른 가변 이득 증폭기를 설명하기 위한 회로도이다.
<도면의 주요부분에 대한 참조번호의 설명>
100: 가변 트랜스컨덕턴스 변환부
210: 저항단
220: 블리딩 전류 생성부
230: 출력 직류 전압 비교기
본 발명은 가변 이득 증폭기에 관한 것으로, 특히 이득을 가변시켜 회로의 동작영역을 증가시키는 CMOS 가변 이득 증폭기에 관한 것이다.
신호를 송수신하는데 있어서 신호의 크기는 송신단과 수신단의 거리 및 상태에 따라 변화정도가 심하다. 특히, 무선시스템에서는 다양한 종류의 파라미터에 의하여 신호의 변화가 더욱 심해지는데. 이렇게 변화가 심한 신호를 처리하기 위해서는 일정한 신호의 크기를 가져야 한다. 따라서 큰 신호가 입력되면 이득을 작게 가지도록 하고, 작은 신호가 입력되면 이득을 크게 가지도록 해 주어야만 한다. 이와 같이 이득을 조절할 수 있는 가변 이득 증폭기 (VGA)가 요구된다.
CMOS 공정을 이용해서 가변 이득 증폭기를 설계할 때, 주된 고려 사항은 원하는 응용 분야에 맞는 주파수 대역폭, 큰 입력신호까지 받아 처리할 수 있는 선형성, CMOS 집적화에 따른 저전압 구동 가능성, 가변 이득 범위, 조절전압 및 이득조절 특성 등이다.
고속으로 많은 데이터를 한꺼번에 처리하기 위해서 근거리 통신용 통신시스템들이 대두되고 있으며, 이에 따라 광대역을 가지는 Multi-Band 시스템, UWB 시스템 등에서 사용되는 가변 이득 증폭기는 광대역 특성을 가져야 한다. 가변 이득 증폭기를 다른 부분과 같이 집적화하기 위해서는 가변 이득 증폭기가 저전압 특성과 저전력 특성을 가져야 하며 회로도 단순화되어 작은 크기를 가져야만 한다.
CMOS 공정이 발전하면서 게이트 선폭이 작아지면서 집적된 CMOS 회로에서는 저전압, 저전력으로 동작하는 회로들이 필요하게 되었다. 따라서, 저공급전원을 사용할 때 높은 이득을 가지고 저왜곡 특성을 가지는 가변 이득 증폭기가 필요하다.
도 1은 종래의 가변 이득 증폭기(VGA)를 설명하기 위한 회로도이다. 도 1을 참조하면, 차동입력신호(Vin+, Vin-)가 입력 트랜지스터 M1과 M2의 게이트에 입력되어 전류형태의 차동신호로 변화된다. 이러한 차동전류신호는 캐스코드 형태의 윗쪽에 위치한 트랜지스터 M3와 M4를 거쳐 부하저항 RL에 의해서 증폭된 출력전압 차동신호(Vout)로 바뀌게 된다. 이 때 위쪽 트랜지스터 M3와 M4의 게이트에 이득조절신호(VCTRL)가 인가되며, 이득조절신호(VCTRL)에 의해서 전체회로의 트랜스컨덕턴스를 조절함으로써 가변 이득이 얻어진다. 이득조절신호(VCTRL)에 따라서 입력 트랜지스터 M1과 M2는 선형영역 또는 포화영역에서 동작하고, 윗쪽 트랜지스터 M3과 M4는 포화영역에서 동작한다.
상술한 종래의 경우에는, 가변이득 셀의 공급전압(VDD)이 낮으면 큰 이득과 큰 다이나믹 레인지를 얻기 위해서 부하 저항 RL을 크게 할 수 밖에 없다. 그러면, 부하저항 RL 사이에 걸리는 전압에 의해서 출력(Vout)의 직류전압이 낮아지게 되고, 모든 CMOS 트랜지스터들(M1~M4)이 선형영역 혹은 컷오프 영역에서 동작하게 되어서 높은 이득을 얻을 수 없다. 출력(Vout) 직류전압이 떨어지는 것을 막기 위해서 바 이어스 전류 IS를 낮추면 높은 이득을 얻을 수 있지만, 높은 차동입력신호(Vin+, Vin-)가 인가되었을 때, 심한 왜곡이 생기게 되어서 회로의 선형성에 문제가 생기게 된다.
이미 공지된 미국특허 제6,759,904호(2004.07.06, Large gain range, high linearity, low noise MOS VGA)에서는 왜곡 특성을 위해 추가적으로 복잡한 회로를 사용해서 소모전력도 크고, 집적화된 크기도 크게 되어서 다른 회로와 집적화 할 때 문제가 된다.
그리고, 또 다른 공지기술인 대한민국 특허출원 제01-38781호(2003.01.08 공개, 가변이득증폭기)에서는 잡음특성을 향상시키기 위해 앞단의 가변이득 증폭기의 이득을 최대화 한다는 특징을 가지기는 하지만, 낮은 공급전압에서 제안된 형태로 전압이득을 최대화하기에는 무리가 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는, 저전압에서 동작가능하며, 넓은 가변 이득 범위를 가지는 입력 신호에 대한 가변 이득 증폭 기능을 갖으며, 고정된 전류 바이어스에 의한 광대역 동작 특성을 갖는 CMOS 가변 이득 증폭기를 제공하는데 있다. 또한 다른 부분과 집적화할 수 있도록 IC화 된 가변 이득 증폭기를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 가변 이득 증폭기는,
차동입력전압신호가 캐스코드 입력단에 차동입력되고, 상기 캐스코드 공통 게이트 전압인 이득조절전압신호에 따라 트랜스컨덕턴스의 크기를 조절하여 다양한 크기의 출력전류를 발생하는 가변 트랜스컨덕턴스 변환부;
상기 가변 트랜스컨덕턴스 변환부의 출력전류를 저항 부하 또는 능동 부하를 이용하여 차동출력전압으로 출력하는 부하 저항단;
상기 부하 저항단과 병렬로 상기 가변 트랜스컨덕턴스 변환부에 브리딩 전류를 공급하는 브리딩 전류 생성부;
상기 차동출력전압의 직류전압값을 검출하여 소정의 원하는 직류전압값과 비교함으로써 상기 차동출력전압의 직류전압값을 일정한 하게 유지시키는 출력 직류 전압 비교기; 를 구비하는 것을 특징으로 한다.
상기 부하 저항단은, 제 1 P형 트랜지스터의 게이트와 제 2 P형 트랜지스터의 드레인 양단을 캐패시터로 연결하고, 상기 제 2 P형 트랜지스터의 게이트와 상기 제1 P형 트랜지스터의 드레인 양단을 캐패시터로 연결하여 이루어질 수 있다.
상기 부하 저항단은, 제1 N형 트랜지스터의 게이트와 제 2 N형 트랜지스터의 드레인 양단을 캐패시터로 연결하고, 상기 제2 N형 트랜지스터의 게이트와 상기 제1 N형 트랜지스터의 드레인 양단을 캐패시터로 연결하여 이루어질 수 있다.
상기 부하 저항단은 로드저항을 포함하여 이루어질 수 있다.
상기 가변 트랜스컨덕턴스 변환부는, 제 1 입력 전압에 따라 구동되는 제 1 트랜지스터와 제2입력 전압에 따라 구동되는 제2 트랜지스터를 포함할 수 있으며, 이 경우 상기 제 1 및 제 2 트랜지스터의 소스 단자는 저항에 의해 상호 접속된다.
상기 가변 트랜스컨덕턴스 변환부는, 제1 입력 전압에 따라 구동되는 제 1 트랜지스터와 제2 입력 전압에 따라 구동되는 제2 트랜지스터를 포함할 수 있으며, 이 경우 상기 제1 트랜지스터의 소스 단자는 상기 제3 트랜지스터의 드레인 단자와 접속되며, 상기 제2 트랜지스터의 소스 단자는 상기 제3 트랜지스터의 소스 단자와 접속된다.
상기 가변 트랜스컨덕턴스 변환부는, 제1 입력 전압에 따라 구동되는 제 1 트랜지스터와 제2 입력 전압에 따라 구동되는 제2 트랜지스터를 포함할 수 있으며, 이 경우 상기 제1 트랜지스터의 소스 단자는 제 3 트랜지스터의 소스 단자와 접속되며, 상기 제2 트랜지스터의 소스 단자는 제 3 트랜지스터의 드레인 단자와 접속된다.
이하에서, 본 발명의 바람직한 실시예들을 첨부한 도면들을 참조하여 상세히 설명한다. 아래의 실시예들은 본 발명의 내용을 이해하기 위해 제시된 것일 뿐이며 당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 내에서 많은 변형이 가능할 것이다. 따라서, 본 발명의 권리범위가 이러한 실시예들에 한정되는 것으로 해석돼서는 안 된다.
도 2 내지 도 5는 본 발명에 따른 가변 이득 증폭기에 대한 여러 가지 실시 예를 각각 나타내는 회로도이다. 본 발명에 따른 가변 이득 증폭기는 크게 가변 트랜스컨덕턴스 변환부(100), 출력 직류 전압 비교기(230), 블리딩 전류 생성부(220), 및 부하 저항단(210)을 포함하여 이루어진다. 참조번호 200은 출력 직류 전압 비교기(230)와 블리딩 전류 생성부(220)를 포함하는 부하 저항부이다.
[가변 트랜스컨덕턴스 변환부(100)]
가변 트랜스컨덕턴스 변환부(100)는 차동입력트랜지스터 M1과 M2를 통해 차동입력전압신호(Vin+, Vin-)를 차동 입력받아 증폭하여 출력하되, 이득조절전압신호(Vctrl)에 따라 가변되는 트랜스컨덕턴스를 이용하여 차동입력전압신호(Vin+, Vin-)의 가변 이득을 조절한다. 캐스코드 형태의 입력단은 트랜지스터 M1, M2, M3, 및 M4로 이루어지며, 이러한 캐스코드 형태의 입력단은 밀러효과와 기생 캐패시턴스 성분을 최소화하는 효과를 가진다.
도 3에서 차동입력트랜지스터 M1은 노드 P1과 트랜지스터 M3의 소스단에 연결되며 또 다른 입력트랜지스터 M2는 노드 P1과 트랜지스터 M4의 소스단에 연결된다. 도 2, 도4, 도5에서 차동입력트랜지스터 M1은 노드 P1a과 트랜지스터 M3의 소스단에 연결되며 또 다른 차동입력트랜지스터 M2는 노드 P1b와 트랜지스터 M4의 소스단에 연결된다. 트랜지스터 M3와 트랜지스터 M4의 게이트 단에는 이득조절전압신호(Vctrl)가 인가되며, 이득조절전압신호(Vctrl)에 따라 공동 게이트 증폭기로 동작한다.
차동입력트랜지스터 M1과 M2는 이득조절전압신호(Vctrl)에 따라 선형영역 또는 포화 영역에서 동작한다. 이득조절전압신호(Vctrl)가 크면 트랜지스터 M1, M2, M3, 및 M4는 모두 포화영역에서 동작한다. 반면, 이득조절전압신호(Vctrl)가 작으면 트랜지스터 M1과 M3는 선형영역에서 동작하고 트랜지스터 M2와 M4는 포화영역에서 동작한다.
즉, 본 발명에 의하면, 작은 차동입력전압신호(Vin+, Vin-)가 인가될 때에는 이득조절전압신호(Vctrl)를 크게 하여 캐스코드 접속을 가지는 두 트랜지스터(M1과 M3, M2과 M4)가 모두 포화영역에서 동작하게 하고, 큰 차동입력전압신호(Vin+, Vin-)가 인가될 때에는 이득조절전압신호(Vctrl)를 작게 하여 차동입력전압신호(Vin+, Vin-)가 인가되는 두 트랜지스터(M1, M2)만 선형영역에서 동작하게 함으로써, 차동입력전압신호(Vin+, Vin-)의 크기에 관계없이 선형성을 최대화 할 수 있다. 또한, 이 캐스코드 형태의 구성은 출력 노드 P2와 P3에서 들여다 보았을 때, 큰 출력 임피던스를 갖게 되고, 이로 인해전압 이득을 크게 할 수 있다는 장점을 지닌다.
선형영역에서의 드레인 전류(Ids)는,
Figure 112006097553515-PAT00001
이고,
선형영역에서의 트랜스컨덕턴스(gm)는,
Figure 112006097553515-PAT00002
이다.
여기서,
Figure 112006097553515-PAT00003
이고,
Figure 112006097553515-PAT00004
이며,
Figure 112006097553515-PAT00005
는 트랜지스터의 문턱전압(threshold voltage)이다.
포화영역에서의 드레인 전류(Ids)는,
Figure 112006097553515-PAT00006
이고,
포화영역에서의 트랜스컨덕턴스(gm)는,
Figure 112006097553515-PAT00007
여기서,
Figure 112006097553515-PAT00008
이다.
[출력 직류 전압 비교기(230)]
출력 직류 전압 비교기(230)는 출력노드 점의 직류 전압값을 검출해서 원하는 직류 전압값과 비교하는 기능을 한다. 출력 직류 전압 비교기(230)는 도 2, 도 3, 도 4와 도 5에서처럼 트랜지스터 M5와 트랜지스터 M6에 의해서 차동 출력 노드 P2와 P3의 직류 전압을 검출한다. 노드 P4의 직류 전압은 P2와 P3 직류 전압과 동일하며, AC적으로는 차동출력전압에 의해서 버츄얼 접지(virtual) 노드점을 형성한다.
또한, 도 2와 도 3에서처럼 트랜지스터 M11, 트랜지스터 M12, 트랜지스터 M13, 트랜지스터 M14, 그리고 주파수 보상회로인 저항 R2와 캐패시터 C2로 구성된 차동 증폭기에 의해서 노드 P4의 직류 전압과 외부 기준 전압 Vcm을 비교해서 노드 P5의 바이어스 전압을 정한다.
후술하는 브리딩 전류 생성부(220)에 의해서 노드 P5 전압에 의해서 브리딩 전류량을 결정하고, 그 전류량에 의해 출력노드 P2와 P3의 직류 전압이 바뀌게 된다. 이런 과정을 거쳐 결국 외부 기준 전압 Vcm과 출력 노드 P2와 P3의 직류 전압이 같아지게 된다.
이와 같이 출력 직류 전압비교기(230)와 브리딩 전류 생성부(220)는 부궤환을 구성하여 안정적으로 바이어스 전류와 출력 직류 전압을 설정해 준다. 도 2와 도 3에서 저항 R2와 캐패시터 C2는 보상회로로써 출력 직류 전압 비교기(230)가 안정적으로 동작하도록 해 준다. 이와 같이 출력직류전압을 외부에서 조절 가능하기 때문에 가변 이득 증폭기 입력과 출력의 직류 전압 레벨을 같게 함으로써 도 2와 도 3과 같은 회로를 캐스케이드 형태로 연결이 가능해지는 장점이 있어, 더 넓은 다이나믹 동작 영역을 가지는 가변이득 증폭기를 쉽게 구현할 수 있다.
[브리딩 전류 생성부(220)]
브리딩 전류 생성부(220)는 도 2와 도 3에서처럼 출력 직류 전압 비교기(230)에서 얻어진 노드 P5의 직류 전압이 트랜지스터 M9과 트랜지스터 M10의 게 이트 단에 바로 인가되어서 전류를 가변 트랜스컨덕턴스 변환부(100)에 공급한다.
트랜지스터 M9와 트랜지스터 M10는 전류 소스로 동작하고 출력 노드 P2와 P3에서 들여다 보이는 임피던스가 매우 크기 때문에 회로의 성능에는 영향을 주지 않는다. 이와 같은 브리딩 전류 생성부(220)를 이용하면 회로의 로드에는 바이어스 전류가 작게 흐르고 가변 트랜스컨덕턴스 변환부(100)에는 바이어스 전류를 많이 흐르게 할 수 있다. 가변 트랜스컨덕턴스 변환부(100)에서는 많은 전류가 흐를수록 선형적이기 때문에 브리딩 전류 생성부(220)를 이용하면 저왜곡, 고선형성 특성을 향상시킬 수 있다.
또한, 도 2에서 부하저항(R1, 210)에 흐르는 전류를 작게 할 수 있으므로 큰 저항을 사용할 수 있어서 큰 이득과 큰 가변 이득범위를 얻고, 저왜곡을 유지하면서 저전압 동작이 가능해 진다. 도 3에서는 부하 저항단(210)에서 설명하겠지만, 트랜지스터 M7 및 트랜지스터 M8의 트랜스컨덕턴스 값의 역수가 대략적인 출력부하(1/gm7, 1/gm8)가 되며, 트랜지스터 M7 및 트랜지스터 M8에 전류가 적게 흐를수록 트랜스컨덕턴스가 작아지기 때문에 출력 부하의 값을 커져 큰 이득과 큰 가변이득 범위를 얻을 수 있게 된다. 이와 같이 브리딩 전류 생성부(220)는 출력 직류 전압비교기(230)와 함께 구현되어 저전압 동작과 높은 이득, 높은 가변이득 범위 등의 특성을 가지게 할 수 있다.
[부하 저항단(210)]
부하 저항단(210)은 트랜스컨덕턴스 변환부(100)로부터 출력되는 전류 형태의 차동 신호를 입력받고, 저항 부하 또는 능동 부하를 이용하여 전류 형태의 상기 차동 신호를 전압 형태의 출력전압(Vout+, Vout-)으로 출력한다. 구체적으로, 부하 저항단(210)은 도 2에서는 저항 로드를 통해서 차동 트랜스컨덕턴스 변환부(100)로부터 출력되는 전류 형태의 차동 신호를 전압 형태의 출력전압(Vout+, Vout-)으로 변화한다. 도 3, 도 4, 및 도 5에서는 저항 소자 대신에 능동 부하를 사용하여 전압 형태의 출력전압(Vout+, Vout-)으로 출력한다. 도 3, 도 4, 및 도 5에서처럼 저항 부하 대신에 능동 부하를 사용한 이유는 CMOS 가변 이득 증폭기의 주파수 특성을 개선하면서 저전압 동작이 가능하도록 하기 위함이다.
도 3, 도 4, 및 도 5에서처럼 트랜지스터 M7 및 트랜지스터 M8는 그 트랜스컨덕턴스 값의 역수가 앞에서 언급한 바와 같이 대략적인 출력부하 값이 된다. 트랜지스터 M7는 전원전압원(VDD)와 출력 노드 P2 사이에 접속되며 바이어스 전압원(Vp)의 전위에 따라 동작된다. 트랜지스터 M8는 전원전압원과 노드 P3 사이에 접속되며 바이어스 전압원(Vp)의 전위에 따라 동작한다. 트랜지스터 M7 및 트랜지스터 M8의 게이트는 저항(R1)을 통해서 바이어스 전압소스(Vp)로 연결된다. 이 전압소스의 전압은 경우에 따라서 접지 신호로 연결가능하다. 트랜지스터 M7의 게이트단자와 노드 P3 사이, 트랜지스터 M8의 게이트단자와 노드 P2 사이에 각각 캐패시터(C1)가 연결되어 있다.
구체적으로, 능동부하의 동작특성을 살펴보면, 트랜지스터 M7 및 트랜지스터 M8은 부하로 동작된다. 주파수 특성 보상 캐패시터(C1)는 노드 P2와 P3에서 들여다 본 출력 임피던스와 함께 영(zero) 주파수를 갖게 되어 VGA 전체회로 주파수 특성을 좋게 한다. 따라서 주파수 특성 보상 캐패시터(C1)의 크기와 저항(R1) 값을 조절하면 원하는 주파수에서 원하는 이득을 얻을 수 있다. 이에 따라 도 2에서의 저항 부하를 사용한 것보다 더 큰 이득, 저전압 및 주파수 보상 캐패시터에 의해서 간단하게 광대역에서 동작시킬 수 있다.
상술한 바와 같이 본 발명에 의하면, 낮은 공급전압에서 외부 조절전압 신호에 의해 넓은 범위를 가지는 입력신호에 대한 가변 이득 증폭 기능을 제공할 수 있으며, 고이득, 저왜곡, 고선형성, 광대역 동작, 안전적인 전류 바이어스 형태를 갖는 가변 이득 증폭기를 제공할 수 있다. 또한, CMOS 트랜지스터를 이용하여 작은 공급전압에서 동작할 수 있어 다른 소자를 이용하는 가변 이득 증폭기들보다 IC로 내장하는 것이 가능하다.

Claims (7)

  1. 차동입력전압신호가 캐스코드 입력단에 차동입력되고, 상기 캐스코드 공통 게이트 전압인 이득조절전압신호에 따라 트랜스컨덕턴스의 크기를 조절하여 다양한 크기의 출력전류를 발생하는 가변 트랜스컨덕턴스 변환부;
    상기 가변 트랜스컨덕턴스 변환부의 출력전류를 저항 부하 또는 능동 부하를 이용하여 차동출력전압으로 출력하는 부하 저항단;
    상기 부하 저항단과 병렬로 상기 가변 트랜스컨덕턴스 변환부에 브리딩 전류를 공급하는 브리딩 전류 생성부;
    상기 차동출력전압의 직류전압값을 검출하여 소정의 원하는 직류전압값과 비교함으로써 상기 차동출력전압의 직류전압값을 일정한 하게 유지시키는 출력 직류 전압 비교기; 를 구비하는 것을 특징으로 하는 가변 이득 증폭기.
  2. 제1항에 있어서, 상기 부하 저항단이, 제 1 P형 트랜지스터의 게이트와 제 2 P형 트랜지스터의 드레인 양단을 캐패시터로 연결하고, 상기 제 2 P형 트랜지스터의 게이트와 상기 제1 P형 트랜지스터의 드레인 양단을 캐패시터로 연결하여 이루어지는 것을 특징으로 하는 가변 이득 증폭기.
  3. 제1항에 있어서, 상기 부하 저항단이, 제1 N형 트랜지스터의 게이트와 제 2 N형 트랜지스터의 드레인 양단을 캐패시터로 연결하고, 상기 제2 N형 트랜지스터의 게이트와 상기 제1 N형 트랜지스터의 드레인 양단을 캐패시터로 연결하여 이루어지는 것을 특징으로 하는 가변 이득 증폭기.
  4. 제1항에 있어서, 상기 부하 저항단이, 로드저항을 포함하여 이루어지는 것을 특징으로 하는 가변 이득 증폭기.
  5. 제1항에 있어서, 상기 가변 트랜스컨덕턴스 변환부는, 제 1 입력 전압에 따라 구동되는 제 1 트랜지스터와 제2입력 전압에 따라 구동되는 제2 트랜지스터를 포함하며, 상기 제 1 및 제 2 트랜지스터의 소스 단자는 저항에 의해 상호 접속되는 것을 특징으로 하는 가변 이득 증폭기.
  6. 제1항에 있어서, 상기 가변 트랜스컨덕턴스 변환부는, 제1 입력 전압에 따라 구동되는 제 1 트랜지스터와 제2 입력 전압에 따라 구동되는 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터의 소스 단자가 상기 제3 트랜지스터의 드레인 단자와 접속되며, 상기 제2 트랜지스터의 소스 단자는 상기 제3 트랜지스터의 소스 단자와 접속된 것을 특징으로 하는 가변 이득 증폭기.
  7. 제1항에 있어서, 상기 가변 트랜스컨덕턴스 변환부는, 제1 입력 전압에 따라 구동되는 제 1 트랜지스터와 제2 입력 전압에 따라 구동되는 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터의 소스 단자가 제 3 트랜지스터의 소스 단자와 접속 되며, 상기 제2 트랜지스터의 소스 단자가 제 3 트랜지스터의 드레인 단자와 접속되는 것을 특징으로 하는 가변 이득 증폭기.
KR1020060136244A 2006-12-28 2006-12-28 Ｃｍｏｓ 가변 이득 증폭기 KR100864898B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060136244A KR100864898B1 (ko) 2006-12-28 2006-12-28 Ｃｍｏｓ 가변 이득 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136244A KR100864898B1 (ko) 2006-12-28 2006-12-28 Ｃｍｏｓ 가변 이득 증폭기

Publications (2)

Publication Number Publication Date
KR20080061480A true KR20080061480A (ko) 2008-07-03
KR100864898B1 KR100864898B1 (ko) 2008-10-22

Family

ID=39813729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060136244A KR100864898B1 (ko) 2006-12-28 2006-12-28 Ｃｍｏｓ 가변 이득 증폭기

Country Status (1)

Country Link
KR (1) KR100864898B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633771B2 (en) 2011-05-09 2014-01-21 Samsung Electro-Mechanics Co., Ltd. Power amplifier
WO2014113369A1 (en) * 2013-01-15 2014-07-24 Knowles Electronics, Llc Telescopic op-amp with slew rate control
KR20150076571A (ko) * 2013-12-27 2015-07-07 전자부품연구원 무선 송수신기용 선형 전력증폭기
WO2015190836A1 (ko) * 2014-06-11 2015-12-17 이화여자대학교 산학협력단 차동 전달 임피던스 증폭기

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244909A (ja) 1987-03-31 1988-10-12 Toshiba Corp 利得制御増幅器
JPH02142211A (ja) * 1988-11-24 1990-05-31 Hitachi Ltd 利得可変増幅器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633771B2 (en) 2011-05-09 2014-01-21 Samsung Electro-Mechanics Co., Ltd. Power amplifier
WO2014113369A1 (en) * 2013-01-15 2014-07-24 Knowles Electronics, Llc Telescopic op-amp with slew rate control
KR20150076571A (ko) * 2013-12-27 2015-07-07 전자부품연구원 무선 송수신기용 선형 전력증폭기
WO2015190836A1 (ko) * 2014-06-11 2015-12-17 이화여자대학교 산학협력단 차동 전달 임피던스 증폭기
US10348261B2 (en) 2014-06-11 2019-07-09 Ewha University-Industry Collaboration Foundation Differential transimpedance amplifier
US10396734B1 (en) 2014-06-11 2019-08-27 EWHA University—Industry Collaboration Foundation Differential transimpedance amplifier

Also Published As

Publication number Publication date
KR100864898B1 (ko) 2008-10-22

Similar Documents

Publication Publication Date Title
US6259321B1 (en) CMOS variable gain amplifier and control method therefor
US7586373B2 (en) Fully differential class AB amplifier and amplifying method using single-ended, two-stage amplifier
US7271663B2 (en) Operational amplifier output stage and method
US8319553B1 (en) Apparatus and methods for biasing amplifiers
US8217720B2 (en) Variable-gain low noise amplifier
US8193861B2 (en) Differential amplifier
US8279004B2 (en) System for driver amplifier
CN109951161B (zh) 一种互补型数字可变增益放大器
US6496067B1 (en) Class AB voltage current convertor having multiple transconductance stages and its application to power amplifiers
US20090072905A1 (en) Variable gain amplifier having wide gain variation and wide bandwidth
US7091783B2 (en) Rejection circuitry for variable-gain amplifiers and continuous-time filters
KR100864898B1 (ko) Ｃｍｏｓ 가변 이득 증폭기
KR100462467B1 (ko) 자동이득제어의 가변이득증폭회로
US8890612B2 (en) Dynamically biased output structure
US7728669B2 (en) Output stage circuit and operational amplifier thereof
KR100729342B1 (ko) ｄＢ 선형 이득의 제어가 가능한 ＣＭＯＳ 가변 이득 증폭기
US20040135632A1 (en) Variable gain amplifier
JP2019216346A (ja) トランスインピーダンス増幅回路、及び利得可変増幅器
US7268625B2 (en) Method and apparatus for a linear transconductance device
US20060170497A1 (en) Gain variable amplifier
KR100499859B1 (ko) 가변 이득 증폭기
KR20080028317A (ko) 차동 단상 변환 회로
US7199660B2 (en) Variable gain amplifier
US6741133B2 (en) High output amplifier for stable operation
CN115498970A (zh) 放大电路、差分放大电路和放大器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111007

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee