CN102365820A - 用于差分驱动器的快速共模反馈控制 - Google Patents

用于差分驱动器的快速共模反馈控制 Download PDF

Info

Publication number
CN102365820A
CN102365820A CN2010800146520A CN201080014652A CN102365820A CN 102365820 A CN102365820 A CN 102365820A CN 2010800146520 A CN2010800146520 A CN 2010800146520A CN 201080014652 A CN201080014652 A CN 201080014652A CN 102365820 A CN102365820 A CN 102365820A
Authority
CN
China
Prior art keywords
nmos transistor
coupled
resistor
level
cmfb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800146520A
Other languages
English (en)
Other versions
CN102365820B (zh
Inventor
M·J·拜尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STANDER
Standard Microsystems LLC
Original Assignee
STANDER
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STANDER filed Critical STANDER
Publication of CN102365820A publication Critical patent/CN102365820A/zh
Application granted granted Critical
Publication of CN102365820B publication Critical patent/CN102365820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45654—Controlling the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/456—A scaled replica of a transistor being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45074—A comparator circuit compares the common mode signal to a reference before controlling the differential amplifier or related stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45292—Indexing scheme relating to differential amplifiers the AAC comprising biasing means controlled by the signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Amplifiers (AREA)

Abstract

一种用于快速稳定输出缓冲的系统和方法。差分驱动器电路具备放大级，该放大级用于接收差分输入信号并基于该输入信号产生差分输出。差分输出具有相应的共模(CM)电压水平，典型地，基于电源值的一半。共模反馈缓冲(CMFB)级检测CM电压水平的变化，并且，基于超高的总线频率，在非常快的稳固时间内将CM电压水平恢复到它的期望值。CMFB级使用仅包含单设备的拓扑结构。在一个实施例中，单设备是作为跨阻抗级而使用的n型金属氧化物半导体晶体管。CMFB级内部的电流偏置级和分路电容器提供稳定性。

Description

用于差分驱动器的快速共模反馈控制
技术领域
本发明涉及电子电路，并且特别地，涉及用于快速稳定输出缓冲的有效方法。
背景技术
超高速网络和计算机总线不断地增加对带宽的需求。为满足这个需求，使用差分信令对高速串行总线结构加以改进。借助于在两个分开导线上发送的两个互补信号，电传输差分信令。本技术可用于模拟信令，例如音频信号传输，也可用于数字信令，例如在快速外设组件互连(PCI Express)串行连接接口和通用串行总线(USB)接口内部。
差分信令的一个优点包括容忍发送器与接收器间的地电位差，这是因为接收器接口读取两个传输数据信号之间的差，而不受与地相关的导线电压的影响。并且，差分信令与移动式电子设备的低压一起使用，这是因为它提供两倍于单端系统的抗干扰度。差分信令有助于减少线路或信号跟踪的数目，还有助于减少功率消耗。
在发送器和接收器之间，由包含有差分对的差分放大器或差分驱动器来驱动差分信号。如果，互补金属氧化物半导体(CMOS)差分对上的输入设备全都是n型金属氧化物半导体晶体管，且负载是电感器或电阻器，那么，共模反馈缓冲(CMFB)或环或放大器并不是必要的。在这种情况下并不要求CMFB，这是因为这类差分对的输出电阻由该电感器或电阻器的低电阻承担了。
然而，如果高阻抗跨导体，例如n型或p型金属氧化物半导体晶体管，分别加载有高阻抗电流源，例如p型或n型金属氧化物半导体晶体管，则CMFB是必要的。当乘以输出节点的高电阻时，跨导体的偏置电流与负载的偏置电流之间的细微差别可导致大的电压摆动。
为获得稳定且可预测的输出信号，第一，CMFB要求共模输出信号以固定但任意选择的参考电压为中心。对于最大输出电压摆动，优选值是电源电压的一半。第二，CMFB的带宽必须大于差分放大器的带宽。这要求保证该差分放大器具有可预测的且稳定的输出响应，哪怕是对高频输入信号。第三，CMFB的共模输入电压范围需要大于差分放大器的差分输出范围。而且，第四，CMFB的差分输入范围必须大于差分放大器的差分输出范围。
以前的使用低压差分信令(LVDS)的通信总线协议要求，启动的CMFB在数百微秒的时间内稳固。较新的使用类似LVDS技术的总线体系结构要求更高的总线频率。因此，为了保持相应的差分数据率，CMFB要求以更快的速率，例如几个纳秒，来稳固。对CMFB来说，现有的设计并不满足新的稳固时间的要求。典型的慢得多的稳固时间帮助消除信号稳定性问题。为了保持当前的电路拓扑结构，可能需要使用实质功率(substantial power)以达到新的速度。然而，带宽将受到限制，而可与输出相耦合的未知负载出现稳定性问题。
鉴于以上所述，需要快速稳定输出缓冲的有效的方法和系统。
发明内容
用于快速稳定输出缓冲的系统和方法。在一个实施例中，差分驱动器电路具备放大级，该放大级用于接收差分输入信号并基于该输入信号产生差分输出。基于预定参考共模(CM)电压水平，该差分输出具有相应的CM电压水平。共模反馈缓冲(CMFB)级检测CM电压水平相对于预定参考CM电压水平的变化，并且，基于预定高总线频率，在非常快的稳固时间内将CM电压水平恢复到参考CM电压水平。该CMFB级使用仅包含单设备的拓扑结构。在一个实施例中，该单设备是作为跨阻抗级(transimpedance stage)而使用的n型金属氧化物半导体晶体管。其它实施例可使用单个p型金属氧化物半导体晶体管或单个双极结型晶体管。该CMFB级内部的电流偏置级(circuitbiasing stage)和分路电容器保证稳定性。
此外，考虑一种在通信总线上非常迅速地提供串行数据的方法。差分输出数据在总线上传送，其相关联的共模(CM)电压水平通常是电源电压值的一半。该方法包含检测CM电压水平的变化，并在对应于预定高总线频率的恢复时间内，将CM电压水平恢复到其期望值。频率可能是几百兆赫(MHz)。
这些和其他的实施例将参考如下的说明和附图进行理解。
附图说明
图1是示出使用差分信号的通信总线的一个实施例的广义图。
图2是示出具有共模反馈的差分驱动器的一个实施例的广义图。
图3是示出用于高速差分数据率的具有共模反馈的差分驱动器的一个实施例的广义图。
虽然本发明允许各种变化和替换的形式，但仍在示图中以实例的方式示出具体实施例，并在此对其进行详细描述。然而，应当清楚的是，所述示图及其详细描述并不旨在将本发明限制于所公开的特定形式，恰恰相反，本发明应包含权利要求所限定的本发明的精神和范围内的所有变化、等同和替换。
具体实施方式
下面的描述阐明大量的具体细节，以提供对本发明的全面理解。然而，本领域的普通技术人员应该理解，即使没有这些细节，也可实施本发明。在某些情况下，没有详细说明公知的电路、结构和技术，以免影响对本发明的理解。
参照图1，其示出使用差分信号的通信总线100的一个实施例。本实施例并不包括功能块、控制逻辑、电路以及发送器110和接收器120的内部和外部都要求的接口的全部例子。本实施例的示出，仅是出于例证的目的。
共地信号方法的替代是差分电压信号方法，其中，与地绝缘的线对(例如，第一对信号+112和信号-114与第二对输出+122和输出-124)之间的电压水平差代表各个比特。通信总线100并不使用一个线与共地之间的电压。并-串口信号变换器可馈入输入信号102。被称为串行器/解串器(SerDes)的电路可被用来在输入信号102上提供输入数据。SerDes是一对功能块，通常被用在高速通信中。在各个方向中，这些块在串行数据和并行接口间转换数据。该差分信号方法可限制施加在各信号上电容效应和感应效应，以及信号由于外界的电干扰而被破坏的趋势，从而显著地提高串行网络的实际距离。
发送器110可以包含差分放大器，以驱动信号+112和信号-114之间的差分电压信号。类似地，接收器120可以包含差分放大器，以驱动输出+122和输出-124之间的差分电压信号。信号路线112、114、122和124不能与地参考共同电连接。
在这些线路上，已经去除了电压信号与地之间的任何联系，仅有的施加在信号电压的重要电容可以是存在于两个信号线之间的交叉耦合电容，例如电容器130a-130b。如同这里所使用的那样，带有字母的附图标记表示的元件可以在整体上单由该附图标记数字表示。举例来说，电容器130a-130d可以统称电容器130。现在，信号线与地参考之间的电容的影响可以小得多，因为两个信号线之间经由地参考的电容性通路(capacitive path)是两个串联的电容。举例来说，从信号+112到地参考的通路包括电容器134。其次，从地参考到信号-114的连续通路包括电容器132。这个通路包括电容器132和134的串联组合，而且，串联的电容值总是小于其中任何一个单独的电容。
此外，信号线112和114与地参考之间的由外源所引入的任何噪声电压都可被忽略。其理由是，在两个信号线112和114上所引入的噪声电压可能是不相上下的，而且，接收器120可以只响应信号112与114之间的差分电压，而非信号+112或信号-114与地参考之间的电压。在那些具有较长的线距和较大的抗交流电源导线电干扰的潜力的工业应用中，与共地参考方法相比，通信总线100可被更广泛地使用于网络中。
被用于在信号112和114上提供高频协议的设计参数可能需要标准化，以适用于大范围的应用。开放系统互连参考模型，或OSI模型，是对分层通信和计算机网络协议设计的精炼描述。它是作为开放系统互连(OSI)的初始部分而开发的。在其最基本的形式中，网络体系结构被分成7层，从上到下分别是应用层、表示层、会话层、传输层、网络层、数据链路层和物理层。
层是为上层提供服务和从下层接收服务这些概念上类似的功能的集合。举例来说，跨过网络提供无错通信的层提供其上应用所需要的通路，而调用下一较低层发送和接收构成通路内容的分组。
物理层为设备定义电规范和物理规范。特别地，它定义设备与物理媒介之间的关系。这可包括管脚布局、电压、电缆规格、集线器(Hub)、中继器、网络接口卡或其它。
数据链路层提供在网络实体之间传输数据的功能上和程序上的方法，并检测和可能纠正可出现在物理层中的错误。网络层提供经由一个或多个网络从源向目的地传输可变长度数据序列的功能上和程序上的方法，同时保持传输层所请求的服务的质量。
可能正在发展用于通信总线100的较新的网络体系结构，以满足对较高频率和较高数据吞吐量的要求。举例来说，一个实施例，由标准微系统公司(Standard Microsystems Corp.)所提供的媒体本地总线(MLB)是为物理层和链路层而开发的。MLB是印刷电路板上(onPCB)或芯片内通信总线，其被特别设计，以使公共硬件接口和软件应用程序接口(API)库标准化。这个标准化可允许一个或多个应用以最小的代价存取网络数据或与其它应用通信。MLB还被设计为提供从现有的网络体系结构通向下一代结构的简单迁移。MLB支持所有的网络数据运输方法，包括同步流数据(synchronous stream data)、异步分组数据(asynchronous packet data)、控制消息数据(controlmessage data)和等时数据运输(isochronous data transport)。
网络带宽是指网络媒介的实际的频率限制。在串行通信中，带宽可以是数据量(例如，每个所传输字的二进制位)与数据速度或每秒钟字数的乘积。网络带宽的标准量度是比特/秒，或bps。
因为串行数据要求所有的数据位通过相同的线路通道(wiringchannel)而传输，例如，在一个实施例中，信号+112从发送器110到接收器120，所以它需要网络线路上潜在的高频信号。数据，例如取决于字的大小的32位或64位，以及奇偶校验和信号同步所必需的其它位，都可以以每秒数千次的速率而得以更新。串行数据网络频率开始进入无线电的范围，而简单的导线开始充当天线，导线对充当传输线，这是由于感抗和容抗。这些寄生的特征可使信号传输失真和减慢。
上述较新的网络体系结构的较高的速度要求提出了设计挑战，例如，满足这些较高的频率而没有特别大的稳定性牺牲。特别地，可能要把具有共地反馈缓冲(CMFB)的差分驱动器的设计放在第一位。举例来说，在一个实施例中，除了较高速度的寄生特征，信号线112和114可与多驱动器(multiple driver)或发送器110相耦合。特定的发送器110可正等待线路112和114上的驱动信号，并因此关闭至少CMFB级内部的电路，以提供三态输出。一旦接收到在线路112和114上驱动差分输出的许可，该特定的发送器110的至少CMFB级的内部的电路会需要超快速响应，从“启动时”到“达到稳固状态时”，例如，为信号线112和114提供共模电压水平。在一个实施例中，由于较新的网络体系结构，这种快速响应可能从上述的数百微秒的值减少到只有几个纳秒。
参照图2，其示出了具有共模反馈的差分驱动器200的一个实施例的广义图。再参照图1，可以在发送器110或接收器120的输出电路内部使用驱动器200。驱动器200的简图可由许多本领域的普通技术人员所已知的电路拓扑结构和技术来实现。在一个实施例中，把参考共模电压信号，Vcmref 234，提供给反馈放大器230。此外，可以把共模节点处的电压水平，例如Vcm 232，提供给反馈放大器230。共模节点在两个串联电阻器210和220之间，所述两个串联电阻器可以具有相同的大小的值，例如，在一个实施例中为1000欧姆(lkohm)。电流源202给相应的电路供应电流，并可由电流反射镜或其它拓扑结构来实现。输入信号202可用来确定经由交换机204和206从源202向哪个节点供应电流，这可由已知的晶体管拓扑结构来实现。
在以前的设计中，由放大器230、电阻器210和电阻器220所形成的共模反馈回路或CMFB被设计为比输出线路212和214上的差分数据率要慢得多，这有助于去除许多稳定性问题。由被启动到时间节点232的时间驱动器200测量的典型稳固时间稳固于预定共模电压水平，是在几百微秒内。
然而，较新的通信总线结构，比如上面所简要描述的MLB，要求从CMFB有快得多的速度，例如5纳秒内的稳固时间。举例来说，经由CMFB，驱动器200控制线路212和214或总线上的共模电压，而且，当启动时，CMFB需要在5ns内稳固。典型地，上述用于反馈放大器230的电路要求5个或更多个晶体管，这在驱动器设计中是相当大的封装(footprint)。此外，除非实质功率(substantial power)被用在当前的反馈放大器230的实现中，否则，它的带宽将受到限制，且那些可附于输出的未知负载出现稳定性问题。
参照图3，其示出了用于高速差分数据率的具有共模反馈的差分驱动器300的一个实施例。再参照图1，可以在发送器110或接收器120的输出电路内部使用驱动器300。作为输入或放大器，也作为驱动器级的级380包含p型金属氧化物半导体晶体管312和n型金属氧化物半导体晶体管320。晶体管312和320两者都接收输入信号，并产生线路382和384上的差分输出，所述输入信号可以是差分输入信号。在一个实施例中，晶体管312和320可为H桥(H-bridge)的一半，其中，为便于例证，另一半并未示出，另外，H桥是为本领域的普通技术人员所熟知的。共模反馈缓冲(CMFB)级370包含被设置为跨阻抗级(transimpedance stage)的n型金属氧化物半导体晶体管350、电阻器352、和晶体管350的栅极端子上的电容器354，以及电阻器210和220。
驱动器300的其余电路可用于偏压和保持稳定。电流源302和310可由本领域的普通技术人员所知的任何拓扑结构而实现。这些电流源和p型金属氧化物半导体晶体管304以及由p型金属氧化物半导体晶体管306和308所实现的电流反射镜为下面的电路提供预定电流值。P型金属氧化物半导体晶体管306和308的输出漏极所提供的电流值相互间可以是整数倍的，这基于这些晶体管的尺寸，例如晶体管宽度。在一个实施例中，p型金属氧化物半导体晶体管可以是p型金属氧化物半导体晶体管306宽度的4倍，并且，p型金属氧化物半导体晶体管308因此提供的电流是晶体管306的4倍。
为了获得超高速网络总线结构(例如，MLB规范)所需要的快速响应，可使用单设备跨阻抗级(transimpedance stage)来控制共模电压。在一个实施例中，单设备跨阻抗级(transimpedance stage)使用单n型金属氧化物半导体晶体管，例如，晶体管350。在另一个实施例中，可使用p型金属氧化物半导体晶体管或双极结型晶体管。在其它实施例中，可使用其它的单晶体管配置，以提供高速网络总线结构所需要的快速响应。n型金属氧化物半导体晶体管350与电阻器210和220的组合为驱动器300提供CMFB电路。当启动时，通过串联电阻器352，n型金属氧化物半导体晶体管350的栅极端子感测电阻器210和220中心处的共模电压Vcm 372。
晶体管350的栅极端子处的电势被保持在晶体管350的栅极-源级接通电压Vgs上。然而，这个Vgs值可不是驱动器300所期望的共模电压。因此，可使用复制电路来尝试在电阻器210和220中心提供所期望的共模电压水平Vcmref 370。注意，可轻微偏离这个值，并且，因此用Vcm 372来表示这个节点电压。在一个实施例中，复制电路包含n型金属氧化物半导体晶体管360、电流槽(current sink)332、338和340以及电流源304、306和308的组合。这个复制电路可用来产生足够的通过串联电阻器352的电流，以创造电压降，所述电压降在电阻器210和220间的节点处提供电压水平Vcm 372。
这个复制电路产生直流且不要求快速响应。因此，可由公知的经典电压反馈拓扑结构来实现此复制电路。晶体管360和350可需要相互匹配，例如，具有非常类似的几何宽度和沟道长度、接通阈值电压水平及其它。请注意，匹配的晶体管350和360返回的地参考与电流槽332、338和340的地参考分开。晶体管350和360使用地参考Vsspwr374，而电流槽(current sink)使用地参考Vss 376。
通过晶体管350的电流可以到达非常高的数值，例如，几毫安，这可产生地脚Vsspwr 374的显著的电压降。包含p型金属氧化物半导体晶体管306和308的电流反射镜结合p型金属氧化物半导体晶体管304，可以随之增大电流消耗的数值，而且，晶体管360的漏极端子可以经历电压和电流的增大。因此，晶体管350所产生的地脚Vsspwr 374的显著的电压降可由晶体管360感测。相应地，电阻器334上的电压降可以增大，单端差分放大器330可以输出大于驱动器300中的n型金属氧化物半导体晶体管的Vgs值的电压，而且，电流槽(currentsink)340可以更强地接通并消耗更多的电流。那么，电阻器352上的电压降可以增大，而且，Vcm 232处的电压水平可因此减小，并回到类似于所期望的参考节点Vss 376的共模电压水平vcmref 370的值。对CMFB来说，这个补偿可能消耗比启动时间还要长的时间，可为几纳秒，但偏差是相当小的，例如在20mV范围内。
理想地，放大器对给定的频率范围具有接近恒定增益，且该增益在较高的频度处下降。反馈放大器的瞬态和频率响应与所讨论的放大器的极点位置特征相关。典型地，非理想的放大器的极点不只一个。为避免无意间产生正反馈(这将促使驱动器300振荡)以及为控制过冲和振铃(ringing)，由驱动器300的复制电路所提供的负反馈可以要求频率补偿。
极点是频率响应曲线中的点，在该点处振幅由于集成电阻和容抗而下降了3db。最终，各极点将导致90°的相位滞后，或者，在此点处输出信号将落后于输入信号90°。放大器的增益级内部的电容对所其创建的各个极点来说，该电容促使输出信号落后于输入信号90°。极点分离是一种频率补偿，其中，引入电容器的目的是移动频率中最低的极点(典型地，输入极点)至较低频率以及移动下一频率的极点(典型地，输出极点)至较高的频率。这个极点的运动以降低速度为代价增加放大器的稳定性并改进其阶跃响应。
图3的驱动器300可以有两个极点。一个极点由晶体管350的栅极-源级寄生电容部分地提供，而第二个极点由与输出相耦合的电容器318或晶体管350的漏极端子提供。电阻器352上放置电容器354，消去了由晶体管350的栅极-源级寄生电容形成的极点和由晶体管350的导通阻抗与电阻器352、210和220所形成的串联电阻。电容器354不能被连接至电阻器210和220中心，因为当禁止输出时这个节点可以是断开的，而且也不希望输出节点上留有附加的电容。
通过包括二极管连接的n型金属氧化物半导体晶体管350，驱动器300可以为差分放大器提供高速稳固的CMFB，其中，漏极端子经由晶体管320的导通阻抗、电阻器220和电阻器352连接至栅极端子。可由所述复制电路和电容器354提供驱动器300的稳定性。
虽然上面对实施例进行了相当细节的描述，但对于本领域的普通技术人员来说，显然可以在充分理解上述公开之后进行各种修改和变化。下面的权利要求应当理解为包含所有这样的修改和变化。

Claims (20)

1.一种差分驱动器电路，包括：
驱动器级，其被设置为产生具有相关联的预定共模CM电压水平的差分输出；和
与所述驱动器级相耦合的共模反馈缓冲CMFB级，所述驱动器级仅包含一个n型金属氧化物半导体晶体管，其中，该n型金属氧化物半导体晶体管被设置为：
经由栅极端子检测预定CM电压水平与CM节点电压水平之间的差；和
经由漏极端子将CM节点电压水平恢复至预定CM电压水平。
2.如权利要求1所述的差分驱动器电路，其中，CMFB级的唯一一个n型金属氧化物半导体晶体管是二极管连接的晶体管，其具有：
与所述驱动器级内部的输入n型金属氧化物半导体晶体管的导通阻抗相耦合的漏极端子，其中，导通阻抗与第一电阻器相耦合，而该第一电阻器与所述CM节点相耦合；和
与第二电阻器相耦合的栅极端子，其中，第二电阻器与所述CM节点相耦合；和
与第一地参考相耦合的源极端子。
3.如权利要求2所述的差分驱动器电路，其中，该差分驱动器进一步包含偏置级，该偏置级包含具有与所述第一地参考相耦合的源极端子的复制n型金属氧化物半导体晶体管，其中，复制n型金属氧化物半导体晶体管具有与所述唯一一个n型金属氧化物半导体晶体管相匹配的晶体管特征。
4.如权利要求3所述的差分驱动器电路，其中，偏置级进一步包含电流源的电路，其被设置为给所述唯一一个n型金属氧化物半导体晶体管提供电流，该电流大于提供给所述复制n型金属氧化物半导体晶体管的电流。
5.如权利要求4所述的差分驱动器电路，其中，偏置级被进一步设置为：
经由所述复制n型金属氧化物半导体晶体管和所述电流源检测CMFB级的预定电流消耗阈值；和
响应于检测预定电流消耗阈值，将CM节点电压水平恢复至预定CM电压水平。
6.如权利要求4所述的差分驱动器电路，其中，偏置级进一步包含电流槽的电路，该电流槽与不同于所述第一地参考的第二地参考相耦合。
7.如权利要求4所述的差分驱动器电路，其中，CMFB级进一步包含并联所述第二电阻器的电容器，其中，该电容器消去由所述唯一一个n型金属氧化物半导体晶体管的栅极-源级寄生电容所形成的极点。
8.如权利要求7所述的差分驱动器电路，其中，CMFB级进一步包含所述差分输出的第一差分信号与所述CM节点之间的第三电阻器以及所述CM节点与所述输入n型金属氧化物半导体晶体管的漏极端子之间的第二电阻器，其中，所述第三电阻器具有与所述第一电阻器相同的阻抗。
9.一种总线通信系统，包括：
发送器，其被设置为产生具有相关联的预定共模CM电压水平的差分输出；
接收器，其被设置为接收差分输出；和
总线，其包含一个或多个将发送器的差分输出与接收器相耦合的数据线；和
其中，发送器包含共模反馈缓冲CMFB，所述CMFB仅包含一个n型金属氧化物半导体晶体管，其中，该唯一一个n型金属氧化物半导体晶体管被设置为：
经由栅极端子检测预定CM电压水平与CM节点电压水平之间的差；和
经由漏极端子将CM节点电压水平恢复至预定CM电压水平。
10.如权利要求9所述总线通信系统，其中，CMFB级的唯一一个n型金属氧化物半导体晶体管是二极管连接的晶体管，其具有：
与所述驱动器级内的输入n型金属氧化物半导体晶体管的导通阻抗相耦合的漏极端子，其中，导通阻抗与第一电阻器相耦合，而该第一电阻器与所述CM节点相耦合；和
与第二电阻器相耦合的栅极端子，其中，第二电阻器与所述CM节点相耦合；和
与第一地参考相耦合的源极端子。
11.如权利要求10所述的总线通信系统，其中，差分驱动器进一步包含偏置级，该偏置级包含具有与所述第一地参考相耦合的源极端子的复制n型金属氧化物半导体晶体管，其中，复制n型金属氧化物半导体晶体管具有与所述唯一一个n型金属氧化物半导体晶体管相匹配的晶体管特征。
12.如权利要求11所述的总线通信系统，其中，偏置级进一步包含电流源的电路，其被设置为给所述唯一一个n型金属氧化物半导体晶体管提供电流，该电流大于提供给所述复制n型金属氧化物半导体晶体管的电流。
13.如权利要求12所述的总线通信系统，其中，偏置级被进一步设置为：
经由所述复制n型金属氧化物半导体晶体管和所述电流源检测CMFB级的预定电流消耗阈值；和
响应于检测预定电流消耗阈值，将CM节点电压水平恢复至预定CM电压水平。
14.如权利要求12所述的总线通信系统，其中，偏置级进一步包含电流槽的电路，该电流槽与不同于第一地参考的第二地参考相耦合。
15.如权利要求12所述的总线通信系统，其中，CMFB级进一步包含并联所述第二电阻器的电容器，其中，该电容器消去由所述唯一一个n型金属氧化物半导体晶体管的栅极-源级寄生电容所形成的极点。
16.如权利要求15所述的总线通信系统，其中，CMFB级进一步包含所述差分输出的第一差分信号与所述CM节点之间的第三电阻器以及所述CM节点与所述输入n型金属氧化物半导体晶体管的漏极端子之间的第二电阻器，其中，所述第三电阻器具有与所述第一电阻器相同的阻抗。
17.一种差分信号驱动方法，该方法包括：
产生具有相关联的预定共模CM电压水平的差分输出；
经由共模反馈缓冲CMFB级内部的唯一一个n型金属氧化物半导体晶体管的栅极端子，检测预定CM电压水平与CM节点电压水平之间的差；和
经由所述唯一一个n型金属氧化物半导体晶体管的漏极端子将CM节点电压水平恢复至预定CM电压水平。
18.如权利要求17所述的方法，其中，CMFB级的唯一一个n型金属氧化物半导体晶体管是二极管连接的晶体管，其具有：
与所述驱动器级内的输入n型金属氧化物半导体晶体管的导通阻抗相耦合的漏极端子，其中，导通阻抗与第一电阻器相耦合，而该第一电阻器与所述CM节点相耦合；和
与第二电阻器相耦合的栅极端子，其中，第二电阻器与所述CM节点相耦合；和
与第一地参考相耦合的源极端子。
19.如权利要求18所述的方法，进一步包含具有与所述第一地参考相耦合的源极端子的复制n型金属氧化物半导体晶体管，其中，复制n型金属氧化物半导体晶体管具有与所述唯一一个n型金属氧化物半导体晶体管相匹配的晶体管特征。
20.如权利要求19所述的方法，进一步包含给所述唯一一个n型金属氧化物半导体晶体管提供电流，该电流大于提供给所述复制n型金属氧化物半导体晶体管的电流。
CN201080014652.0A 2009-02-24 2010-02-24 用于差分驱动器的快速共模反馈控制 Active CN102365820B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/391,414 US7906994B2 (en) 2009-02-24 2009-02-24 Fast common mode feedback control for differential driver
US12/391,414 2009-02-24
PCT/US2010/025208 WO2010099183A1 (en) 2009-02-24 2010-02-24 Fast common mode feedback control for differential driver

Publications (2)

Publication Number Publication Date
CN102365820A true CN102365820A (zh) 2012-02-29
CN102365820B CN102365820B (zh) 2015-04-08

Family

ID=42110355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080014652.0A Active CN102365820B (zh) 2009-02-24 2010-02-24 用于差分驱动器的快速共模反馈控制

Country Status (6)

Country Link
US (1) US7906994B2 (zh)
EP (1) EP2401813B1 (zh)
JP (1) JP5238085B2 (zh)
KR (1) KR101357331B1 (zh)
CN (1) CN102365820B (zh)
WO (1) WO2010099183A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105991124A (zh) * 2015-06-08 2016-10-05 龙迅半导体（合肥）股份有限公司 一种驱动装置
CN106647909A (zh) * 2016-12-21 2017-05-10 北京时代民芯科技有限公司 一种输出可调驱动器电路
CN110224677A (zh) * 2018-03-01 2019-09-10 半导体元件工业有限责任公司 低噪声差分放大器电路以及放大方法
CN110350907A (zh) * 2018-04-04 2019-10-18 意法半导体国际有限公司 在宽范围电源电压下工作的输出缓冲电路的偏置级联晶体管
CN110521174A (zh) * 2017-04-28 2019-11-29 雅马哈株式会社 接收装置及信号传送系统
CN111200775A (zh) * 2018-11-19 2020-05-26 广州汽车集团股份有限公司 音频接口电路、电路组、汽车和音频接入方法
CN111313851A (zh) * 2020-02-26 2020-06-19 西安微电子技术研究所 一种lvds用高速数据传输预加重电路及其控制方法
CN112394767A (zh) * 2020-11-26 2021-02-23 辽宁大学 一种衬底电位可控的低压差分驱动器电路
CN113556106A (zh) * 2021-07-28 2021-10-26 东南大学 一种门限电压可自适应调节的迟滞比较器
CN114153263A (zh) * 2021-11-30 2022-03-08 杭州海康威视数字技术股份有限公司 一种lvds发送器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487592B2 (en) * 2010-02-10 2013-07-16 Infineon Technologies Ag Circuit and method for de-energizing a field coil
US8891595B1 (en) * 2010-05-28 2014-11-18 Aquantia Corp. Electromagnetic interference reduction in wireline applications using differential signal compensation
KR101141554B1 (ko) * 2010-10-28 2012-05-04 에스케이하이닉스 주식회사 전압 발생 회로 및 신호 처리 회로
US8368432B2 (en) * 2010-11-12 2013-02-05 Nxp B.V. Interference-tolerant communication circuit
US9497049B2 (en) 2014-09-04 2016-11-15 Qualcomm Incorporated Wideband transmitter with high-frequency signal peaking
US9806703B2 (en) * 2015-09-03 2017-10-31 Mediatek Inc. Single-ended to differential conversion circuit and signal processing module
US9941958B2 (en) * 2015-12-15 2018-04-10 Futurewei Technologies, Inc. On-chip test interface for voltage-mode Mach-Zehnder modulator driver
KR102495033B1 (ko) * 2016-01-19 2023-02-02 주식회사 디비하이텍 전자 소자 및 이를 포함하는 시스템
JP6890493B2 (ja) * 2017-07-21 2021-06-18 エイブリック株式会社 磁気センサ回路
CN109818257B (zh) * 2018-12-24 2020-09-11 北京时代民芯科技有限公司 一种cmos工艺激光驱动电路
BE1026933B1 (nl) * 2018-12-28 2020-07-28 Sofics Bvba Driver voor een gemeenschappelijke bus, in het bijzonder een LIN bus
US20240291480A1 (en) * 2021-06-23 2024-08-29 Sony Semiconductor Solutions Corporation Drive circuit
CN117254682B (zh) * 2023-11-20 2024-03-12 成都芯翼科技有限公司 一种抗干扰电压转换电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1613236A (zh) * 2002-01-02 2005-05-04 英特尔公司 低供电电压差分信号驱动器
US20070279105A1 (en) * 2006-06-06 2007-12-06 Nec Electronics Corporation Driver circuit and method for differential signaling with improved signal level control
US20080238521A1 (en) * 2007-03-26 2008-10-02 Novatek Microelectronics Corp. Low differential output voltage circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381112A (en) 1993-09-22 1995-01-10 Motorola, Inc. Fully differential line driver circuit having common-mode feedback
US6847232B2 (en) 2001-11-08 2005-01-25 Texas Instruments Incorporated Interchangeable CML/LVDS data transmission circuit
US6900663B1 (en) * 2002-11-04 2005-05-31 Cypress Semiconductor Corporation Low voltage differential signal driver circuit and method
US6946907B2 (en) 2003-10-23 2005-09-20 Tai-1 Microelectronics Corp. Common mode feedback amplifier
US7609097B2 (en) * 2004-07-06 2009-10-27 Agere Systems, Inc. Driver circuit and a method for matching the output impedance of a driver circuit with a load impedance
ITMI20051276A1 (it) 2005-07-06 2007-01-07 St Microelectronics Srl Trasmettitore multi-standard
US7352207B2 (en) 2005-09-30 2008-04-01 Silicon Laboratories Inc. Output driver with common mode feedback
US7514972B2 (en) * 2006-01-27 2009-04-07 Honeywell International, Inc. Differential charge pump with open loop common mode
TWI325223B (en) 2006-06-16 2010-05-21 Realtek Semiconductor Corp Amplifier with common-mode feedback circuit
US20080136464A1 (en) * 2006-12-06 2008-06-12 Electronics And Telecommunications Research Institute Method of fabricating bipolar transistors and high-speed lvds driver with the bipolar transistors
TWI343703B (en) * 2007-12-21 2011-06-11 Novatek Microelectronics Corp Low power differential signaling transmitter
US7872519B2 (en) * 2008-04-22 2011-01-18 Seiko Instruments Inc. Voltage divider circuit
US8008944B2 (en) * 2008-11-25 2011-08-30 Qualcomm Incorporated Low voltage differential signaling driver with programmable on-chip resistor termination

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1613236A (zh) * 2002-01-02 2005-05-04 英特尔公司 低供电电压差分信号驱动器
US20070279105A1 (en) * 2006-06-06 2007-12-06 Nec Electronics Corporation Driver circuit and method for differential signaling with improved signal level control
US20080238521A1 (en) * 2007-03-26 2008-10-02 Novatek Microelectronics Corp. Low differential output voltage circuit

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105991124B (zh) * 2015-06-08 2019-01-15 龙迅半导体（合肥）股份有限公司 一种驱动装置
CN105991124A (zh) * 2015-06-08 2016-10-05 龙迅半导体（合肥）股份有限公司 一种驱动装置
CN106647909A (zh) * 2016-12-21 2017-05-10 北京时代民芯科技有限公司 一种输出可调驱动器电路
CN106647909B (zh) * 2016-12-21 2018-01-19 北京时代民芯科技有限公司 一种输出可调驱动器电路
CN110521174B (zh) * 2017-04-28 2022-05-10 雅马哈株式会社 接收装置及信号传送系统
CN110521174A (zh) * 2017-04-28 2019-11-29 雅马哈株式会社 接收装置及信号传送系统
CN110224677A (zh) * 2018-03-01 2019-09-10 半导体元件工业有限责任公司 低噪声差分放大器电路以及放大方法
CN110224677B (zh) * 2018-03-01 2022-11-11 半导体元件工业有限责任公司 低噪声差分放大器电路以及放大方法
CN110350907A (zh) * 2018-04-04 2019-10-18 意法半导体国际有限公司 在宽范围电源电压下工作的输出缓冲电路的偏置级联晶体管
CN111200775A (zh) * 2018-11-19 2020-05-26 广州汽车集团股份有限公司 音频接口电路、电路组、汽车和音频接入方法
CN111200775B (zh) * 2018-11-19 2021-03-05 广州汽车集团股份有限公司 音频接口电路、电路组、汽车和音频接入方法
CN111313851A (zh) * 2020-02-26 2020-06-19 西安微电子技术研究所 一种lvds用高速数据传输预加重电路及其控制方法
CN111313851B (zh) * 2020-02-26 2023-02-24 西安微电子技术研究所 一种lvds用高速数据传输预加重电路及其控制方法
CN112394767B (zh) * 2020-11-26 2022-04-05 辽宁大学 一种衬底电位可控的低压差分驱动器电路
CN112394767A (zh) * 2020-11-26 2021-02-23 辽宁大学 一种衬底电位可控的低压差分驱动器电路
CN113556106A (zh) * 2021-07-28 2021-10-26 东南大学 一种门限电压可自适应调节的迟滞比较器
CN114153263A (zh) * 2021-11-30 2022-03-08 杭州海康威视数字技术股份有限公司 一种lvds发送器

Also Published As

Publication number Publication date
JP5238085B2 (ja) 2013-07-17
US7906994B2 (en) 2011-03-15
US20100213985A1 (en) 2010-08-26
EP2401813B1 (en) 2014-06-25
WO2010099183A1 (en) 2010-09-02
KR101357331B1 (ko) 2014-02-03
JP2012518968A (ja) 2012-08-16
KR20110119744A (ko) 2011-11-02
EP2401813A1 (en) 2012-01-04
CN102365820B (zh) 2015-04-08

Similar Documents

Publication Publication Date Title
CN102365820B (zh) 用于差分驱动器的快速共模反馈控制
US10664430B2 (en) Reconfigurable transmitter
US11075671B2 (en) Configurable, power supply voltage referenced single-ended signaling with ESD protection
US9154252B2 (en) Methods and systems for noise resilient, pin-efficient and low power communications with sparse signaling codes
EP2652874B1 (en) Pre-emphasis technique for on-chip voltage-driven single-ended-termination drivers
US20020064247A1 (en) Cmos driver and on-chip termination for gigabaud speed data communication
US8989238B2 (en) Bi-directional interface circuit having a switchable current-source bias
CN101636925A (zh) 用于在差分i/o链路上组合信号的系统及方法
US9698735B1 (en) Low voltage differential signal receiver with fully integrated AC coupling and bias latching
US20110019760A1 (en) Methods and Systems for Reducing Supply and Termination Noise
US9356599B1 (en) Differential driver circuit having bias equalizing pre-drivers
US20230058343A1 (en) Nmos low swing voltage mode tx driver
US20130090148A1 (en) Circuit Coupling
CN109977063B (zh) 串行解串系统以及其差动比较器
US11909388B2 (en) Terminal resistance circuit, chip and chip communication device
Kim et al. Single‐ended 2 ch.× 3.4 Gbit/s dual‐mode near‐ground transmitter IO driver in 45 nm CMOS process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant