CN113556106A - 一种门限电压可自适应调节的迟滞比较器 - Google Patents

一种门限电压可自适应调节的迟滞比较器 Download PDF

Info

Publication number
CN113556106A
CN113556106A CN202110854319.0A CN202110854319A CN113556106A CN 113556106 A CN113556106 A CN 113556106A CN 202110854319 A CN202110854319 A CN 202110854319A CN 113556106 A CN113556106 A CN 113556106A
Authority
CN
China
Prior art keywords
threshold voltage
transistor
hysteresis comparator
comparator
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110854319.0A
Other languages
English (en)
Inventor
徐建
陈长江
石永柳
王鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Sino Chip Microelectronics Co ltd
Southeast University
Original Assignee
Nanjing Sino Chip Microelectronics Co ltd
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Sino Chip Microelectronics Co ltd, Southeast University filed Critical Nanjing Sino Chip Microelectronics Co ltd
Priority to CN202110854319.0A priority Critical patent/CN113556106A/zh
Publication of CN113556106A publication Critical patent/CN113556106A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种门限电压可自适应调节的迟滞比较器,在传统的迟滞比较器的基础上将其中的阻值固定的电阻修改为一个MOS管,使其工作在可变电阻区,充当一个阻值可变的电阻,并在传统的迟滞比较器输入端引入一个信号幅度检测电路,通过检测迟滞比较器输入信号的幅度,根据检测结果利用预校正系统动态调整其门限电压,以达到能够在不同输入信号幅度下自适应调整门限电压,提高抗干扰能力和改善灵敏度。

Description

一种门限电压可自适应调节的迟滞比较器
技术领域
本发明涉及一种新型的迟滞门限可变的比较器,属于模拟电路技术领域。
背景技术
比较器是模拟集成电路以及数模混合集成电路中十分重要的模块之一,其输入信号为参考电压和需处理的信号,输出信号为数字信号。然而,由于噪声会影响电路的稳定性,在噪声环境中,会导致普通的比较器输出伴有窄脉冲,因此引入迟滞比较器来消除这种噪声。因其具有很强的抗干扰能力,而得到了广泛的应用。
如图1所示,传统的迟滞比较器电路包括:PMOS管M1、M2、M3、M4、M5、M6、M10,NMOS管M7、M8、M9、M11,一个电阻R。M1和M5、M6、M7、M8组成一个P型的双转单输出的五管差分对,右边输入Vref,左边输入需要处理的信号,差分管的输出级连接一个恒流源做负载的共源级放大器,再将信号输出,并且一部分输出经由M10、M11构成的反相器送回到差分对构成正反馈回路,输出信号从M3、M4流入差分管使得左右两路电流不相同,使差分管下面充当恒流源的一个管子处于线性区,由于中间电阻R的作用,电阻上产生的压降即为转折点电压。因为需要一个输出级提供一个合理的输出电压摆幅和输出电阻,所以最后由差分管M6的漏极输出信号到共源级放大器,然后再由共源级放大器输出信号,再通过控制M9的工作状态进而控制比较器的输出状态。
其中,跨接在差分输入管的电阻R由于是固定的,因此迟滞宽度在工作时保持不变,从而限制整个比较器的门限电压范围。如图2所示,参考电压为Vref,当输入正弦波信号摆幅小于门限电压范围(Vtrp+~Vtrp-)时,输出信号可能无跳变,此时需要缩小其门限电压范围,虽然提高了灵敏度,但是抗干扰能力却有所下降。如图3所示,当输入正弦波信号摆幅大于门限电压范围(Vtrp+~Vtrp-)由于噪声等因素影响时,需要提高门限电压范围来滤除噪声,提高抗干扰能力。然而,由于电阻值固定,因此门限电压固定,在输入信号过大和过小时,会分别导致抗干扰能力和灵敏度受到损失。
发明内容
发明目的:针对上述现有技术,提出一种门限电压可自适应调节的迟滞比较器,解决传统的迟滞比较器因门限电压固定,在面对输入信号幅度过大时,由于门限电压范围相对较小,使得迟滞比较器无法滤除输入信号伴随的噪声,以及当输入信号幅度较小时,导致迟滞比较器的输出信号无跳变而检测不到信号的问题。
技术方案:一种门限电压可自适应调节的迟滞比较器,包括P型双转单输出的五管差分对、共源级放大电路、反相器、信号检测电路,以及工作在线性区的NMOS管M12;所述NMOS管M12跨接在所述五管差分对的差分管输入级PMOS管M5和PMOS管M6的源级之间,所述五管差分对的输出级连接所述共源极放大电路的输入端,所述共源极放大电路的输出信号输入反相器,所述反相器的输出信号以及共源极放大电路的输出信分别对应送入串接在所述差分管输入级PMOS管M5和PMOS管M6支路的PMOS管M3和PMOS管M4的栅极;所述信号检测电路用于检测比较器输入信号的峰值电压,所述峰值电压再经过比例运算后输出控制电压到所述NMOS管M12的栅端,通过控制电压调整所述NMOS管M12的电阻值来改变比较器的门限电压范围。
进一步的,所述信号检测电路由峰值检测电路和同向比例运算电路连接构成。
有益效果:本发明的一种新型的门限电压可自适应调节的迟滞比较器,在传统迟滞比较器的基础上将其中的阻值固定的电阻改为一个MOS管,使其工作在可变电阻区,充当一个阻值可变的电阻,并且将输入信号的一部分输入到信号检测电路中,再由检测电路输出信号来控制可变电阻的大小。信号检测电路用以检测输入信号的电压幅度,根据检测结果动态调整MOS管栅端电压的大小,从而调整MOS管电阻值的大小以达到动态调整其门限电压的目的。这样可以实现迟滞比较器的灵敏度和抗干扰能力的折中处理。
附图说明
图1是传统的迟滞比较器电路结构示意图;
图2是传统的迟滞比较器门限电压范围过大时迟滞比较器传输曲线;
图3是传统的迟滞比较器门限电压范围过小时迟滞比较器传输曲线;
图4是本发明的迟滞比较器电路结构示意图;
图5是信号检测电路结构示意图。
具体实施方式
下面结合附图对本发明做更进一步的解释。
如图4所示,一种门限电压可自适应调节的迟滞比较器,包括P型双转单输出的五管差分对、共源级放大电路、反相器、信号检测电路,以及工作在线性区的NMOS管M12。其中,PMOS管M1、M5、M6以及NMOS管M7、M8组成P型双转单输出的五管差分对。NMOS管M12跨接在五管差分对的差分管输入级PMOS管M5和M6的源级之间,PMOS管M5和M6的栅极分别接比较器输入信号Vin以及参考信号Vref。五管差分对的输出级连接一个恒流源做负载的共源极放大电路的输入端,共源极放大电路的输出信号OUT经PMOS管M10和NMOS管M11组成的反相器后送回到差分对构成正反馈回路,具体为反相器输出信号以及共源极放大电路的输出信号分别控制PMOS管M3和M4的栅极,PMOS管M3和M4分别串入差分管所在支路,使得左右两支路电流不相同,NMOS管M12上产生的压降即为转折点电压。同时将输入信号接入信号检测电路,信号检测电路用于检测比较器输入信号的峰值电压,峰值电压再经过比例运算后输出一个合适的控制电压到NMOS管M12的栅端,通过控制电压调整NMOS管M12的电阻值来改变比较器的门限电压范围,达到能够动态调整门限电压范围的目的,提高抗干扰能力的同时兼顾灵敏度。
本发明在传统的迟滞比较器基础上添加的信号检测电路,如图5所示,信号检测电路由峰值检测电路和同向比例运算电路连接构成,其功能是检测输入信号的峰值电压,将峰值电压经过比例运算电路之后输出一个恰当的电压信号给M12,由线性区电阻公式
Figure 999722DEST_PATH_IMAGE002
可知,可以通过改变M12的栅极电压大小来改变电阻值,进而改变门限电压范围。信号检测电路中,峰值检测电路检测到输入信号的峰值电压,为了获得足够的可调MOS电阻的控制栅压,需要将此峰值电压送入到后续的同向比例运算电路中。如果输入信号的幅度较大,峰值检测电路输出的峰值电压也变大,同向比例运算电路输出的电压也变大,M12栅端的电压也变大,迟滞比较器的门限电压范围也跟着变大。如果输入信号的幅度较小,峰值检测电路输出的峰值电压也变小,同向比例运算电路输出的电压也变小,M12栅端的电压也变小,迟滞比较器的门限电压范围也跟着变小。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (2)

1.一种门限电压可自适应调节的迟滞比较器,其特征在于,包括P型双转单输出的五管差分对、共源级放大电路、反相器、信号检测电路,以及工作在线性区的NMOS管M12;所述NMOS管M12跨接在所述五管差分对的差分管输入级PMOS管M5和PMOS管M6的源级之间,所述五管差分对的输出级连接所述共源极放大电路的输入端,所述共源极放大电路的输出信号输入反相器,所述反相器的输出信号以及共源极放大电路的输出信分别对应送入串接在所述差分管输入级PMOS管M5和PMOS管M6支路的PMOS管M3和PMOS管M4的栅极;所述信号检测电路用于检测比较器输入信号的峰值电压,所述峰值电压再经过比例运算后输出控制电压到所述NMOS管M12的栅端,通过控制电压调整所述NMOS管M12的电阻值来改变比较器的门限电压范围。
2.根据权利要求1所述的门限电压可自适应调节的迟滞比较器,其特征在于,所述信号检测电路由峰值检测电路和同向比例运算电路连接构成。
CN202110854319.0A 2021-07-28 2021-07-28 一种门限电压可自适应调节的迟滞比较器 Pending CN113556106A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110854319.0A CN113556106A (zh) 2021-07-28 2021-07-28 一种门限电压可自适应调节的迟滞比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110854319.0A CN113556106A (zh) 2021-07-28 2021-07-28 一种门限电压可自适应调节的迟滞比较器

Publications (1)

Publication Number Publication Date
CN113556106A true CN113556106A (zh) 2021-10-26

Family

ID=78133041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110854319.0A Pending CN113556106A (zh) 2021-07-28 2021-07-28 一种门限电压可自适应调节的迟滞比较器

Country Status (1)

Country Link
CN (1) CN113556106A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211478A (ja) * 1992-01-30 1993-08-20 Sumitomo Electric Ind Ltd 光信号入力断検出回路
US5570052A (en) * 1995-06-07 1996-10-29 Philips Electronics North America Corporation Detection circuit with differential input and hysteresis proportional to the peak input voltage
US20080191803A1 (en) * 2007-02-08 2008-08-14 Mediatek Singapore Pte Ltd Variable gain amplifying circuit
CN102365820A (zh) * 2009-02-24 2012-02-29 标准微系统公司 用于差分驱动器的快速共模反馈控制
CN203039666U (zh) * 2012-11-26 2013-07-03 贵州中科汉天下电子有限公司 一种单端转差分电路及射频功率放大器
JP2014007471A (ja) * 2012-06-21 2014-01-16 Lapis Semiconductor Co Ltd ヒステリシスコンパレータ回路及びヒステリシスコンパレータ回路の制御方法
CN112332705A (zh) * 2020-11-23 2021-02-05 中国计量大学 一种基于mppt的压电式可拓展能量采集接口电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211478A (ja) * 1992-01-30 1993-08-20 Sumitomo Electric Ind Ltd 光信号入力断検出回路
US5570052A (en) * 1995-06-07 1996-10-29 Philips Electronics North America Corporation Detection circuit with differential input and hysteresis proportional to the peak input voltage
US20080191803A1 (en) * 2007-02-08 2008-08-14 Mediatek Singapore Pte Ltd Variable gain amplifying circuit
CN102365820A (zh) * 2009-02-24 2012-02-29 标准微系统公司 用于差分驱动器的快速共模反馈控制
JP2014007471A (ja) * 2012-06-21 2014-01-16 Lapis Semiconductor Co Ltd ヒステリシスコンパレータ回路及びヒステリシスコンパレータ回路の制御方法
CN203039666U (zh) * 2012-11-26 2013-07-03 贵州中科汉天下电子有限公司 一种单端转差分电路及射频功率放大器
CN112332705A (zh) * 2020-11-23 2021-02-05 中国计量大学 一种基于mppt的压电式可拓展能量采集接口电路

Similar Documents

Publication Publication Date Title
US20080238546A1 (en) Fully differential class ab amplifier and amplifying method using single-ended, two-stage amplifier
US6590456B2 (en) Active cascode amplifier with an amplitude limiter
CN101917168A (zh) 用于有源功率因数校正器中的高转换速率跨导放大器
US20050225391A1 (en) Output stage circut for an operational amplifier
CN115348129B (zh) 一种can收发器接收电路
US9130521B2 (en) Operational amplifier circuit
US10791203B2 (en) Multi-protocol receiver
US8149056B2 (en) Amplifying circuit
US7061322B2 (en) Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
JP2005217887A (ja) 可変利得回路
TWI535196B (zh) 放大器及其操作方法
CN113556106A (zh) 一种门限电压可自适应调节的迟滞比较器
US9473122B1 (en) Rail-to-rail input stage circuit with constant transconductance
US6985028B2 (en) Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA
US8232828B2 (en) Analog circuit having improved response time
US20060170497A1 (en) Gain variable amplifier
JP4998020B2 (ja) 出力レベル安定化回路及びそれを用いたcml回路
CN212726972U (zh) 迟滞电压可配置的比较器
CN110445482B (zh) 一种低功耗高摆率的比较器
CN109347446B (zh) 一种基于运算放大器采样控制底噪的ab类放大器
US20050088240A1 (en) Method and circuit for overload recovery of an amplifier
CN209930214U (zh) 一种用于运放的新型共模电平偏移电路
CN201011715Y (zh) 一种迟滞比较器
CN204044342U (zh) 双向磁滞比较器电路及磁传感器电路
EP3235132A1 (en) Differential comparator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211026

RJ01 Rejection of invention patent application after publication