CN115348129B - 一种can收发器接收电路 - Google Patents

一种can收发器接收电路 Download PDF

Info

Publication number
CN115348129B
CN115348129B CN202210862115.6A CN202210862115A CN115348129B CN 115348129 B CN115348129 B CN 115348129B CN 202210862115 A CN202210862115 A CN 202210862115A CN 115348129 B CN115348129 B CN 115348129B
Authority
CN
China
Prior art keywords
signal
output
circuit
comparator
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210862115.6A
Other languages
English (en)
Other versions
CN115348129A (zh
Inventor
张丽
吴勇
张子诚
刘伟峰
汤华莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhu Research Institute of Xidian University
Original Assignee
Wuhu Research Institute of Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhu Research Institute of Xidian University filed Critical Wuhu Research Institute of Xidian University
Priority to CN202210862115.6A priority Critical patent/CN115348129B/zh
Publication of CN115348129A publication Critical patent/CN115348129A/zh
Application granted granted Critical
Publication of CN115348129B publication Critical patent/CN115348129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种CAN收发器接收电路，分为三级结构，为第一级保护电路、第二级主体结构为运算放大器、第三级为迟滞比较器；所述保护电路可以将总线异常电压衰减到可被后级电路接收的范围内；所述运算放大器中预处理保护电路的输出差分信号，将其变为更易被检测的单端信号，且该单端信号可以有效区分总线信号的显性与隐性状态；所述迟滞比较器检测运放输出的单端信号并转化成数字信号输出，迟滞量可以防止比较器因输入波动而导致的输出翻转。本发明使差分信号可以正常输入到转换电路，并在该结构的基础上调整收发器结构，将差分信号转化成单端信号，单端信号经过迟滞比较器，输出一个抗干扰能力强的数字信号。

Description

一种CAN收发器接收电路
技术领域
本发明涉及收发器接收电路技术领域，具体涉及一种CAN收发器接收电路。
背景技术
CAN收发器接收电路的作用是，检测并识别总线的显、隐性信号，并将其转化成数字信号输出。一般情况下，总线信号显性时，差分为2V；总线信号隐性时，差分为0。
现有方案的电路结构由保护电路与比较器电路构成接收器(见附图1)。其主要缺点，一是保护电路尽管保护了总线信号异常电压下，电路不被损坏，但是保护电路在总线信号异常电压下不能提取有效差分信号；二是当输入的差分信号受到外界影响时，极有可能使得输入的差分信号产生微小的变化，现有电路就极大可能使得输出结果翻转产生错误。
现有方案由保护电路与比较器电路构成的接收器电路，由于芯片应用环境复杂，总线在传输信号的同时会因为受外界影响而出现异常电压，接收器电路需要有保护电路来保护芯片，以防异常电压破环电路。现有的保护电路结构由附图2所示，CANH和CANL分别连接到物理总线的高压端和低压端。首先不考虑虚线框内的电路，总线电压经过电阻R1与R2(R3与R4)分压后，连接到BJTQ1和Q2的基极，也就是A点和B点。总线正常时，A点和B点电压与总线电压呈比例缩小的关系，可以通过共射极电路将同样等比缩小的差分电压放大。C点和D点电压就是经过一次反相放大的差分电压，但是相位与总线电压相反，因此通过射极跟随器Q3、Q4管做了一次电平位移后，Q5和Q6又将差分电压反相放大，最终由Q7和Q8输出与CANH、CANL同相的VP、VN信号。当总线出现很强的正压时，通过两级三极管Q3与Q1(Q4与Q2)的钳制，A、B点的电压会被钳位在电源电压加两个三极管的导通电压的大小。对于总线上的异常负压，主要是通过附图2虚线框内的电路来进行保护。当总线电压出现一个很大的负电压时，由于压差产生的大部分电流将从R9抽走，并且由于R9阻值很小，即使流过很大的电流，A点也只会有一个很小的负压，不会导致三极管击穿。但是该电路，仅仅是保护了总线异常电压不会损坏芯片内部结构，其输出并没有携带异常时的有效差分信号。
现有的比较器电路是附图3所示的差分输入折叠运算放大器，该电路可以将分压后的差分信号放大并经过反相器整形后输出有效的数字信号，但是缺点为无法有效检测隐性信号，因为当输入的差分信号为零时，电路极有可能受到干扰使得输入的差分信号产生微小的变化，这就有极大可能使得比较器输出结果翻转，从而输出结果错误。当使用迟滞比较器替代折叠运算放大器后，虽然可以防止输出在输入差分信号受到干扰时错误翻转，但是在总线信号隐性时，由于其差分输入为0，会导致电路不能有效准确识别总线隐性信号。
现有技术正常情况下都是可以工作的，但是在工作环境产生变化时(如芯片工作温度过高、电磁信号干扰等，很难保证输出信号的正确性与稳定性)，很难保证输出信号的正确性与稳定性。因为CAN总线所处的外部环境复杂，总线信号经常会受到干扰，在总线电压异常时，现有的保护电路只有保护作用，无法将总线信号中的有效差分量转化成输出。当输入的差分信号到影响，产生波动时，很有可能使得输出结果翻转，从而输出结果错误。
发明内容
为了克服以上技术的缺点，本发明的目的在于提供一种CAN收发器接收电路，针对异常电压时，保护电路无法传递有效差分信号，该电路使差分信号可以正常输入到转换电路，并在该结构的基础上调整收发器结构，将差分信号转化成单端信号，单端信号经过迟滞比较器，输出一个抗干扰能力强的数字信号。
为了实现上述目的，本发明采用的技术方案是：
一种CAN收发器接收电路，分为三级结构，为第一级保护电路、第二级主体结构为运算放大器、第三级为迟滞比较器；
所述保护电路将总线异常电压衰减到可被后级电路检测的范围内；
所述运算放大器用来预处理保护电路的输出差分信号，将其变为更易被检测的单端信号，不管是显性还是隐形都能被识别并区分；
所述迟滞比较器检测运算放大器的输出单端信号与参考电压VREF进行比较并将比较结果变为数字信号输出，迟滞量可以防止比较器因输入波动而导致的输出翻转。
所述第一级保护电路包括接入电路中的CANH与CANL，CANH与CANL从端口接入到收发器，所述CANH与CANL之间依次设置电阻R1、R2、R3、R4、R5和R6，所述R2、R3之间设置VP点，R4、R5之间设置VN点，R3、R4之间为中心点C，在VP点和VN点得到了与输入同相位、低幅度的信号，此VP和VN差分信号输入到差动放大器中进行转换，中心点C的电压为VCC/2，所述电阻R1和R6的阻值远大于其余电阻阻值。
所述运算放大器一是将有效差分信号转变为单端信号输入到迟滞比较器中，使得隐性信号能被比较器有效识别且不出错，二是放大被保护电路衰减的差分信号，使差分信号能够更快更准确的被比较器比较输出对应的数字结果。
所述迟滞比较器包括电路的输入级的M1-M6管，电路的输出整形级的M7-M10，偏置电路的M11和M12，在输出端口加了由M13-M16构成的两级反相器提高驱动能力；
所述M1与M3串联，M3与M4并联栅极互连并连接到M3与M1的漏极组成电流镜结构，M2与M6串联，M6与M5并联栅极互连并连接到M6与M2的漏极组成电流镜结构，M4与M5的漏极分别连接到M1与M2的漏极，M1与M2为并联关系，源极相互连接；
所述M7与M9串联，M7的源极连接电源，栅极连接M3、M1的漏极，漏极连接M9的漏极与栅极，M9源极连接地电位，M8与M10串联，M8的源极连接电源，栅极连接M5、M2的漏极，漏极连接M10的漏极与栅极，M10源极连接地电位，栅极与M9相连；
所述M11与M12并联，栅极相连并连接到M12的漏极构成电流镜结构，M11的漏极与M1、M2的源极相连，为其提供电流；
所述M13与M14串联漏极相互连接，栅极连接M8与M10的栅极，源极分别连接电源和地，M15与M16串联漏极相互连接，栅极连接M13与M14的栅极，源极分别连接电源和地。
所述迟滞比较器中的电路包含两个反馈环：一个是输入对管M1和M2在共源点形成的负反馈环：另一个则是M4和M5的栅漏极连接形成的正反馈环，正反馈强于负反馈产生迟滞，M4的尺寸要大于M3的尺寸。
所述迟滞比较器拥有两个输入，一个为2.5V的基准电压VREF，该电压稳定不变，另一个为运算放大器输出的单端信号，当总线差分信号为隐性时，单端信号VOUT小于VREF2.5V，比较器输出RXD为“高”；当总线差分信号为显性时，单端信号VOUT大于VREF2.5V，比较器输出RXD为“低”，RXD信号为比较器的输出也是整个接收器的输出，是数字信号，当总线信号隐性时，RXD电压值为电源电压，逻辑值为“1”，当总线信号隐性时，RXD电压值为地电压，逻辑值为“0”。
本发明的有益效果：
本发明提出了一种CAN总线收发芯片中的接收器结构，相较于现有的保护电路本发明具有了更高的抗干扰能力，保证在总线电压异常时电路依旧可以转化有效差分信号为单端数字信号。在保护电路后引入了差分转单端的运算放大器，将保护电路减小的差分信号放大，从而使得信号更容易被比较器进行检测，提高了信号转化的速度，不管是显性还是隐形都能被识别并区分；使用迟滞比较器能够使单端信号在传输中产生的波动被忽略，提高信号的准确性。
使用本发明的保护电路既可以使高电压降低到安全有效的范围，也可以在此基础上传递有效差分信号，并不会在总线电压异常时停止接收器的工作。引入的运算放大器把受到缩减的差分信号转化为单端信号并放大，放大之后的信号更容易被比较器检测。使用迟滞比较器的结构也可以使得单端信号传输中产生的波动被忽略，即迟滞比较器并不会因为输入单端信号的微小波动而使输出翻转。经过本发明的三级结构，在保证芯片可以在总线电压异常时正常工作的同时，还大幅提升了接收器电路信号转化的速度和准确性。
附图说明：
图1为现有的接收器电路结构。
图2为现有的保护电路结构。
图3为现有的比较器电路结构。
图4为改进的接收器电路结构。
图5为改进的保护电路结构。
图6为本发明适用的运算放大器电路。
图7为本发明适用的迟滞比较器电路。
具体实施方式
下面结合实施例对本发明作进一步详细说明。
本发明提供了一种应用于CAN总线收发器中的接收器电路结构。该结构如图4所示，分为三级结构，第一级为保护电路主要由电阻组成，该电路可以将总线异常电压衰减到可被后级电路检测的范围内。第二级主体结构为运算放大器，预处理保护电路输出的差分信号，将其变为更易被检测的单端信号。第三级为迟滞比较器，检测输入信号并转化成数字信号输出，迟滞量可以防止比较器因输入波动而导致的输出翻转。
保护电路的输入CANH与CANL为总线差分信号。输出VP与VN为CANH与CANL经过分压后的差分信号，与CANH和CANL总线信号相比，相位相同、幅值降低，具有相同的共模电压，幅值降低的比例受电阻大小影响，信号携带的信息与总线信号相同。
运算放大器的输入VP与VN为总线分压过后的差分信号，因为幅值降低，较难被检测，经过运算放大器后，将差分信号放大，把信息储存在输出单端信号的幅值里，使其更容易被检测。
迟滞比较器拥有两个输入，一个为2.5V的基准电压VREF，该电压稳定不变，另一个为运算放大器输出的单端信号，当总线差分信号为隐性时，单端信号VOUT小于VREF2.5V，比较器输出RXD为“高”；当总线差分信号为显性时，单端信号VOUT大于VREF2.5V，比较器输出RXD为“低”。RXD信号为比较器的输出也是整个接收器的输出，是数字信号，当总线信号隐性时，RXD电压值为电源电压，逻辑值为“1”，当总线信号隐性时，RXD电压值为地电压，逻辑值为“0”。
本发明解决的具体技术方案如下：
图5示出了本发明中用于抑制来自总线信号的共模变量的保护电路。电阻R1和R6阻值非常大，对于总线上信号的大范围变化有很强的承压能力，同时，总线信号通过CANH与CANL接入到电路中，经过此电路结构进行了分压处理，在VP点和VN点得到了与输入同相位、低幅度的差分信号，此差分信号到差动放大器中进行放大转换。CANH与CANL从端口接入到收发器，在C点得到稳定的电压，此电压为差分输入信号与差分输出信号的共模电压。一般保证PMOS与NMOS的导通电阻相等并远小于R1与R6的电阻值，这样可以使得中心点C的电压为VCC/2。每端的输入电压与C点的电压之间存在三个电阻，输出就是三个电阻分压的结果。经过电路中电阻(R1+R2)与R3或(R5+R6)与R4的分压处理，得到与CANH与CANL相位相同和幅值降低的信号VP与VN。电阻R1和R6都是阻值非常大的电阻，能够使流经收发器电路的电流非常的小。
为了使设计的电路能在-30V～40V的异常总线电压下正常工作，本方案的电阻比例为R1(R6)：R2(R5)：R3(R4)＝50：1：5。
这样设置是为了防止总线上的电压过大导致对芯片造成损坏，在总线电压(CANH、CANL)正常时，保留有效的差分信号(VP、VN)并输入到运算放大器中。而当总线电压异常时，经过分压电路处理，输出信号VP、VN不仅被降低到一个安全有效的电压范围内，且保留了有效的差分信号。例如，如果总线端CANH与CANL上的电压增加，则晶体管M2的栅源电压增加而晶体管M1的栅源电压降低。结果，中心节点C上的电压降低，抵消了CANH与CANL上电压增加导致的C点电位提高，稳定了共模电压。同样，如果第一总线端CANH与CANL上的电压降低，则中心节点C上的电压升高，抵消了CANH与CANL上电压降低导致的C点电位降低，稳定了共模电压。对于总线端CANL上的电压变化的响应也相同。因此，共模变量被抵消。通过适当地选择电阻器的比例和晶体管的尺寸，可以实现节点14和18上的电压变得基本上独立于总线端CANH与CANL上的共模电压。即使栅极电压高于正电源电压VDD或低于地电位，电路也可以通过电阻分压使VP与VN的电压值稳定在下一级电路器件的可接受的栅压范围内。通过抵消共模变量，可以使用具有较小共模摆幅的差分放大器或比较器。该结构虽然衰减了总线信号的共模变量，但是有效差分信号也被该保护电路衰减，所以为了提高总线差分信号被识别和区分的准确性和速度，本发明使用双端转单端的运算放大器，先预处理保护电路的输出VP与VN，然后再对信号进行转化。
适用于本结构的运算放大器结构与尺寸如附图6所示，主要功能有两个，一是放大被保护电路衰减的差分信号，二是将放大后的有效差分信号转变为单端信号输入到迟滞比较器中，使其能够更快更准确的被比较器比较输出对应的数字结果。该电路将差分信号转变成单端信号进行传输，而单端信号容易受到细小的干扰，为了抑制这种干扰，可以采用具有迟滞量的比较器电路对该信号进行转化，当单端信号的波动幅值不超过比较器的迟滞量时，比较器的输出不会受到影响，从而进一步提高输出信号的准确性。本发明中使用迟滞比较器来对单端信号进行识别，并和参考电压VREF进行比较，本结构中的运算放大器通过设计晶体管尺寸在合理范围内，能够保证在总线信号在为隐性时，即差分输入为0(VP＝VN)时，运算放大器VOUT的值低于迟滞比较器的翻转阈值。
本设计使用的迟滞比较器结构如附图7所示，在抗噪声处理和信号检测当中，迟滞比较器应用的非常广泛。如果比较器没有设置迟滞量，而输入信号上存在噪声，那么在比较器阈值附近，输出可能会出现抖动。而对于迟滞比较器而言，当比较器的迟滞量VTPR+-VTPR-大于噪声幅值时，迟滞比较器就能达到很好的噪声抑制效果，可以有效防止由于输入电平抖动而引起的输出电压误翻转。CAN总线通常会工作在复杂的环境中，总线上节点众多，总线电压时常会出现波动，因此对于总线差分信号的转化而言，需要一个高速迟滞比较器。
模拟电路中，比较器的迟滞通常都是通过正反馈来产生，本设计图7是一种经典的内部迟滞比较器，其中M1-M6管为电路的输入级，M7-M10为电路的输出整形级，M11和M12是偏置电路，此外在输出端口加了由M13-M16构成的两级反相器提高驱动能力，下面将对电路的原理进行分析。图7所示的电路包含两个反馈环：一个是输入对管M1和M2在共源点形成的负反馈环：另一个则是M4和M5的栅漏极连接形成的正反馈环。为了产生迟滞，需要正反馈强于负反馈，也就是说需要M4的尺寸要大于M3的尺寸。
假设M1的栅极电压为VDD/2，当M2的栅极电压VOUT远小于VDD/2时，M1开启而M2管关断，M3和M4将会开启，M5和M6管也是关闭状态。M1开启而M2管关断，M3和M4将会开启，M5和M6管也是关闭状态。M11的电流i11将全部流经M1和M3，M4管会试图向M2管提供电流，但是由于M2关断，M4管此时没有电流。随着Vin的不断增加，M11的一些电流逐渐流过M2管，直到M2所需要的电流大于M4所能提供的电流，此时比较器的输出状态将发生翻转。在i2＝i4时，对比较器进行分析：
i11＝i1+i2 (i1＝i2，i3＝i4)
一但超过了VTRP+，比较器的输出也将翻转，并且比较器的翻转阈值将由VTRP+变为VTRP-。计算反向翻转阈值的分析方法与正向翻转阈值相同。首先当M2的栅极电压Vin远大于VDD/2时，M2管开启M1管关断，M3和M4将开启，M5和M6处于关闭状态。M11的电流i11将全部流经M2和M6，此时M5同样会向M1提供电流，但是由于M1管处于关闭状态，M5管不会有电流。随着Vin的不断减小M11的一些电的输出状态将发生翻转。过程及VTRP-的计算方法与正向翻转时一样。而迟滞比较器的要点为，需要调整M4与M5的尺寸来调整迟滞量，从而使得运算放大器的输出可以准确控制迟滞比较器的输出。

Claims (4)

1.一种CAN收发器接收电路，其特征在于，分为三级结构，为第一级保护电路、第二级主体结构为运算放大器、第三级为迟滞比较器；
所述保护电路将总线异常电压衰减到可被后级电路检测的范围内；
所述运算放大器预处理保护电路的输出差分信号，将其变为更易被检测的单端信号；
所述迟滞比较器检测输入信号并转化成数字信号输出，迟滞量可以防止比较器因输入波动而导致的输出翻转；
所述第一级保护电路包括接入电路中的CANH与CANL，CANH与CANL从端口接入到收发器，所述CANH与CANL之间依次设置电阻R1、R2、R3、R4、R5和R6，所述R2、R3之间设置VP点，R4、R5之间设置VN点，R3、R4之间为中心点C，在VP点和VN点得到了与输入同相位、低幅度的信号，VP和VN信号输入到差动放大器中进行转换，中心点C的电压为VCC/2，所述电阻R1和R6的阻值远大于其余电阻阻值；
所述运算放大器一是放大被保护电路衰减的差分信号，二是将被放大的有效差分信号转变为单端信号并输入到迟滞比较器中，该单端信号可以有效区分总线信号的显性与隐性状态。
2.根据权利要求1所述的一种CAN收发器接收电路，其特征在于，所述迟滞比较器包括电路的输入级的M1-M6管，电路的输出整形级的M7-M10，偏置电路的M11和M12，在输出端口加了由M13-M16构成的两级反相器提高驱动能力；
所述M1与M3串联，M3与M4并联栅极互连并连接到M3与M1的
漏极组成电流镜结构，M2与M6串联，M6与M5并联栅极互连并连接到M6与M2的漏极组成电流镜结构，M4与M5的漏极分别连接到M1与M2的漏极，M1与M2为并联关系，源极相互连接；
所述M7与M9串联，M7的源极连接电源，栅极连接M3、M1的漏极，漏极连接M9的漏极与栅极，M9源极连接地电位，M8与M10串联，M8的源极连接电源，栅极连接M5、M2的漏极，漏极连接M10的漏极与栅极，M10源极连接地电位，栅极与M9相连；
所述M11与M12并联，栅极相连并连接到M12的漏极构成电流镜结构，M11的漏极与M1、M2的源极相连，为其提供电流；
所述M13与M14串联漏极相互连接，栅极连接M8与M10的栅极，源极分别连接电源和地，M15与M16串联漏极相互连接，栅极连接M13与M14的栅极，源极分别连接电源和地。
3.根据权利要求2所述的一种CAN收发器接收电路，其特征在于，所述迟滞比较器中的电路包含两个反馈环：一个是输入对管M1和M2在共源点形成的负反馈环：另一个则是M4和M5的栅漏极连接形成的正反馈环，正反馈强于负反馈产生迟滞，M4的尺寸要大于M3的尺寸。
4.根据权利要求1所述的一种CAN收发器接收电路，其特征在于，所述迟滞比较器拥有两个输入，一个为2.5V的基准电压VREF，该电压为接收器电路外部接入，稳定不变；另一个为所述运算放大器输出的单端信号；当总线差分信号为隐性时，差分信号VP、VN相等，运放输出单端信号VOUT需小于基准电压VREF2.5V，比较器输出RXD为“高”；当总线差分信号为显性时，差分信号VP、VN携带有效显性差分信号，运放输出单端信号VOUT需大于基准电压VREF2.5V，比较器输出RXD为“低”；RXD信号为比较器的输出也是整个接收器的输出，是数字信号，当总线信号隐性时，RXD电压值为电源电压，逻辑值为“1”，当总线信号隐性时，RXD电压值为地电压，逻辑值为“0”。
CN202210862115.6A 2022-07-20 2022-07-20 一种can收发器接收电路 Active CN115348129B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210862115.6A CN115348129B (zh) 2022-07-20 2022-07-20 一种can收发器接收电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210862115.6A CN115348129B (zh) 2022-07-20 2022-07-20 一种can收发器接收电路

Publications (2)

Publication Number Publication Date
CN115348129A CN115348129A (zh) 2022-11-15
CN115348129B true CN115348129B (zh) 2023-08-15

Family

ID=83950177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210862115.6A Active CN115348129B (zh) 2022-07-20 2022-07-20 一种can收发器接收电路

Country Status (1)

Country Link
CN (1) CN115348129B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116032266B (zh) * 2022-12-22 2023-11-03 上海川土微电子有限公司 一种lin总线接收机比较电路及设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859000A (zh) * 2005-05-08 2006-11-08 中国科学院半导体研究所 反馈型全差分调制器
CN103559158A (zh) * 2013-10-12 2014-02-05 新昌县锦马科技有限公司 一种有指示功能的电子清纱器can总线接口电路
CN105281794A (zh) * 2015-10-20 2016-01-27 晶焱科技股份有限公司 可接收超宽共模输入电压范围的接收电路
CN106992508A (zh) * 2017-04-20 2017-07-28 天索（苏州）控制技术有限公司 非隔离can总线过压保护电路
CN107229042A (zh) * 2017-05-11 2017-10-03 湖北三江航天万峰科技发展有限公司 一种基于dsp嵌入式系统的激光信号检测装置及控制方法
CN108521348A (zh) * 2018-06-04 2018-09-11 西安太世德航空电器有限公司 一种1553b总线网络测试系统及方法
CN110635790A (zh) * 2019-11-13 2019-12-31 中国电子科技集团公司第五十八研究所 一种电压型迟滞比较器
CN112514333A (zh) * 2018-07-26 2021-03-16 日置电机株式会社 信号生成装置和信号读取系统
CN216414265U (zh) * 2021-11-24 2022-04-29 贵州北盘江电力股份有限公司马马崖分公司 一种具有自动均流功能的线性功率放大器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10042807B2 (en) * 2016-04-05 2018-08-07 Infineon Technologies Ag Differential bus receiver with four-quadrant input circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859000A (zh) * 2005-05-08 2006-11-08 中国科学院半导体研究所 反馈型全差分调制器
CN103559158A (zh) * 2013-10-12 2014-02-05 新昌县锦马科技有限公司 一种有指示功能的电子清纱器can总线接口电路
CN105281794A (zh) * 2015-10-20 2016-01-27 晶焱科技股份有限公司 可接收超宽共模输入电压范围的接收电路
CN106992508A (zh) * 2017-04-20 2017-07-28 天索（苏州）控制技术有限公司 非隔离can总线过压保护电路
CN107229042A (zh) * 2017-05-11 2017-10-03 湖北三江航天万峰科技发展有限公司 一种基于dsp嵌入式系统的激光信号检测装置及控制方法
CN108521348A (zh) * 2018-06-04 2018-09-11 西安太世德航空电器有限公司 一种1553b总线网络测试系统及方法
CN112514333A (zh) * 2018-07-26 2021-03-16 日置电机株式会社 信号生成装置和信号读取系统
CN110635790A (zh) * 2019-11-13 2019-12-31 中国电子科技集团公司第五十八研究所 一种电压型迟滞比较器
CN216414265U (zh) * 2021-11-24 2022-04-29 贵州北盘江电力股份有限公司马马崖分公司 一种具有自动均流功能的线性功率放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨耀杰.基于CAN总线的Transceiver芯片设计.《中国优秀硕士学位论文全文数据信息科技辑》.2022,全文. *

Also Published As

Publication number Publication date
CN115348129A (zh) 2022-11-15

Similar Documents

Publication Publication Date Title
US7567105B2 (en) High speed controller area network receiver having improved EMI immunity
JP3741899B2 (ja) データのデューティサイクルを補正するデューティサイクル補正回路及びその方法、デューティサイクル補正回路を有するメモリ集積回路
KR100771887B1 (ko) 듀티 검출기 및 이를 구비하는 듀티 검출/보정 회로
US7224191B1 (en) Differential signal detector methods and apparatus
JPS63318806A (ja) Ｃｍｏｓパワー演算増幅器
CN115348129B (zh) 一种can收发器接收电路
US6384619B1 (en) Integrated circuit devices having metastability protection circuits therein
US20060164059A1 (en) On-chip high frequency power supply noise sensor
US6486710B1 (en) Differential voltage magnitude comparator
US11159135B2 (en) Lower-skew receiver circuit with RF immunity for controller area network (CAN)
US5894233A (en) Sense amplifiers including bipolar transistor input buffers and field effect transistor latch circuits
JPH0559968U (ja) 集積回路およびコンパレータ
KR100411308B1 (ko) 스켈치회로
JPH0730340A (ja) 改良した共通モードのリジェクションを有する差動入力段
CN114337557A (zh) 一种差分信号放大电路
US6710605B2 (en) Method and apparatus for detecting valid signal information
US20100231260A1 (en) Receiver Circuitry for Receiving Reduced Swing Signals From a Channel
KR20040001944A (ko) 스위칭포인트 감지회로 및 그를 이용한 반도체 장치
US6791371B1 (en) Power-down activated by differential-input multiplier and comparator
US4268764A (en) Zero crossover detector
CN210405234U (zh) 一种具有负载动态检测的自适应电压跟随放大电路
US6819146B2 (en) Data receiver and data receiving method using signal integration
US20090034144A1 (en) On-Chip High Frequency Power Supply Noise Sensor
US7164320B2 (en) Current threshold circuit
US6304107B1 (en) Comparator metastability performance from an enhanced comparator detection circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant