CN114337557A - 一种差分信号放大电路 - Google Patents
一种差分信号放大电路 Download PDFInfo
- Publication number
- CN114337557A CN114337557A CN202111632362.9A CN202111632362A CN114337557A CN 114337557 A CN114337557 A CN 114337557A CN 202111632362 A CN202111632362 A CN 202111632362A CN 114337557 A CN114337557 A CN 114337557A
- Authority
- CN
- China
- Prior art keywords
- tube
- common
- mode voltage
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明提供了一种差分信号放大电路，包括差分放大器和共模电压模块。所述共模电压模块包括共模电压检测电路和偏置电路，所述共模电压检测电路和所述偏置电路连接；所述差分放大器具有第一信号输入端、第二信号输入端、第一信号输出端和第二信号输出端，所述第一信号输入端和所述第二信号输入端均与所述共模电压检测电路连接，所述偏置电路与所述差分放大器连接。本发明通过将差分放大器与共模电压模块连接，并且共模电压模块包括共模电压检测电路和偏置电路，利用对输入信号的共模电压检测来自动调节差分放大器的直流工作范围，提高输入的高速信号的共模电压范围，实现宽范围共模电压输入，且成本低，易于实现。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种差分信号放大电路。
背景技术
在高速接口通信应用中，为了提高对噪声的抵抗力，一般会使用差分模式做高速数据传输。其原理是所要传输的信号两个差分端口之间的电压差值。要获得该差值，需要在接收端设置一个差分放大器，将差分信号相减。该差分放大器的直流工作点由差分信号的共模电压决定，接收端的共模电压是差分信号的平均值与接收端的地平面之间的差值。
当高速信号从发送端传输到接收端，由于两端的环境不同，发送端和接收端的地平面电位会有所偏差，该偏差会直接叠加到接收端的共模电压。同时在传输介质中传输时，外界的噪声同样会叠加到该共模电压上，导致接收端的共模电压偏离在发送端的电压值，且无论是地平面的电位差还是传输介质中的噪声，都是无法预测的。为了正确接收信号，接收端需要对所输入信号的共模电压范围有相对宽的容忍范围。
发明内容
本发明的目的在于提供一种差分信号放大电路，可实现宽范围共模电压输入，并且结构简单，易于实现。
为实现上述目的，第一方面，本发明提供了一种差分信号放大电路，包括差分放大器和共模电压模块。所述共模电压模块包括共模电压检测电路和偏置电路，所述共模电压检测电路和所述偏置电路连接；所述差分放大器具有第一信号输入端、第二信号输入端、第一信号输出端和第二信号输出端，所述第一信号输入端和所述第二信号输入端均与所述共模电压检测电路连接，所述偏置电路与所述差分放大器连接。
本发明的有益效果在于：通过将差分放大器与共模电压模块连接，并且共模电压模块包括共模电压检测电路和偏置电路，利用对输入信号的共模电压检测来自动调节差分放大器的直流工作范围，提高输入的高速信号的共模电压范围，实现宽范围共模电压输入，提高接收信号的准确性，且成本低，易于实现。
可选的，共模电压检测电路包括第一电阻阵列和第二电阻阵列，所述第一电阻阵列的输入端与所述第一信号输入端连接；所述第二电阻阵列的输入端与所述第二信号输入端连接；所述第一电阻阵列的输出端与所述第二电阻阵列的输出端短接，形成共模电压端，所述共模电压端用于输出共模电压。其有益效果在于：通过将所述第一电阻阵列的输入端与所述第一信号输入端连接，将所述第二电阻阵列的输入端与所述第二信号输入端连接，所述第一电阻阵列的输出端与所述第二电阻阵列的输出端短接，形成共模电压端。
可选的，所述共模电压检测电路还包括N个放大器、比较逻辑单元和模拟开关单元，N为正整数，N个所述放大器的正向输入端均与所述共模电压端连接，并将所述共模电压端划分成N个区间，N个所述放大器的负向输入端均与参考电压连接，N个所述放大器的输出端与所述比较逻辑单元连接；所述比较逻辑单元与所述模拟开关单元连接，所述比较逻辑单元输出N个选择控制信号至所述模拟开关单元的选择端；所述模拟单元的输入端分别连接N个偏置信号。
可选的，所述差分放大器包括尾电路源管、输入对管、交叉耦合管、负载对管；所述尾电流管与所述输入对管连接；所述输入对管与所述交叉耦合管和所述负载对管连接。
可选的，所述尾电路源管为第一PMOS管、所述输入对管包括第二PMOS管和第三PMOS管、所述交叉耦合管包括第二NMOS管和第三NMOS管、所述负载对管包括第一NMOS管和第四NMOS管；其中，所述尾电路源管的栅极连接所述偏置电路，所述尾电路源管的源极接入工作电压；所述尾电路源管的漏极与所述输入对管的源极连接；所述输入对管的栅极分别为所述第一信号输入端和第二信号输入端；所述输入对管的漏极分别与所述交叉耦合管的漏极连接；所述负载对管的栅极和漏极与所述交叉耦合管的栅极均与所述输入对管的漏极连接，形成所述第一信号输出端和所述第二信号输出端；所述交叉耦合管和所述负载对管的源极均接地。
可选的，所述尾电路源管为第一NMOS管、所述输入对管包括第二NMOS管和第三NMOS管、所述交叉耦合管包括第二PMOS管和第三PMOS管、所述负载对管包括第一PMOS管和第四PMOS管；其中，所述尾电路源管的栅极连接所述偏置电路，所述尾电路源管的源极接地；所述尾电路源管的漏极与所述输入对管的源极连接；所述输入对管的栅极分别为所述第一信号输入端和第二信号输入端；所述输入对管的漏极分别与所述交叉耦合管的漏极连接；所述负载对管的栅极和漏极与所述交叉耦合管的栅极均与所述输入对管的漏极连接，形成所述第一信号输出端和所述第二信号输出端；所述交叉耦合管和所述负载对管的源极均接入工作电压。
可选的，所述第一电阻阵列和所述第二电阻阵列中的阻值均可调。其有益效果在于：实现对不同共模电压值的调节。
附图说明
图1为本发明提供的实施例差分信号放大电路的结构示意图；
图2为本发明提供的实施例共模电压检测电路的结构示意图；
图3为本发明提供的实施例差分信号放大电路的详细图；
图4为本发明提供的实施例又一差分信号放大电路的详细图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种差分信号放大电路，参考图1所示，包括差分放大器和共模电压模块。其中，所述共模电压模块包括共模电压检测电路和偏置电路，所述共模电压检测电路和所述偏置电路连接，所述差分放大器具有第一信号输入端、第二信号输入端、第一信号输出端和第二信号输出端，所述第一信号输入端和所述第二信号输入端均与所述共模电压检测电路连接，所述第一信号输出端和所述第二信号输出端用于输出一对差分信号，所述偏置电路与所述差分放大器连接。
在本实施例中，通过将差分放大器与共模电压模块连接，并且共模电压模块包括共模电压检测电路和偏置电路，利用对输入信号的共模电压检测来自动调节差分放大器的直流工作范围，提高输入的高速信号的共模电压范围，实现宽范围共模电压输入，且成本低，易于实现。
需要说明的是，图1中的DIP和DIN为第一信号输入端和第二信号输入端输入的差分信号，DOP和DON为第一信号输出端和第二信号输出端输出的信号。
可选的，结合图2所示，共模电压检测电路包括第一电阻阵列和第二电阻阵列，所述第一电阻阵列的输入端与所述第一信号输入端连接，所述第二电阻阵列的输入端与所述第二信号输入端连接，所述第一电阻阵列的输出端与所述第二电阻阵列的输出端短接，形成共模电压端，所述共模电压端用于输出共模电压。可以理解的是，假如在DIP的电压为VDIP，DIN的电压为VDIN，则共模电压端提供的共模电压为：VCM＝(VDIP+VDIN)/2。
需要说明的是，所述第一电阻阵列和所述第二电阻阵列的组织配置要始终保持一致，并且，所述第一电阻阵列和所述第二电阻阵列中的阻值均可调。通过将所述第一电阻阵列的输入端与所述第一信号输入端连接，将所述第二电阻阵列的输入端与所述第二信号输入端连接，所述第一电阻阵列的输出端与所述第二电阻阵列的输出端短接，形成共模电压端，实现对不同共模电压值的调节。
可选的，所述共模电压检测电路还包括N个放大器、比较逻辑单元和模拟开关单元，N为正整数。N个所述放大器的正向输入端均与所述共模电压端连接，并将所述共模电压端划分成N个区间，N个所述放大器的负向输入端均与参考电压连接，N个所述放大器的输出端与所述比较逻辑单元连接；所述比较逻辑单元与所述模拟开关单元连接，所述比较逻辑单元输出N个选择控制信号至所述模拟开关单元的选择端，所述模拟单元的输入端分别连接所述偏置电路提供的N个偏置信号。
其中，VREF为参考电压，根据VREF与VCM之间电压值的大小，得到放大器的输出值。下表1详细列举了放大器阵列输出与VREF电压值区间的关系：
表1
该比较结构经过一个比较逻辑单元计算后，输出N个选择控制信号。该选择控制信号每次只有一个比特位为高，其他为低。该选择控制信号输入到一组模拟开关单元的选择端，模拟开关单元也是N组，输入端分别连接N个偏置信号，每位选择控制信号对应一比特，模拟开关阵列输出偏置信号(VBP_GEN)。可以理解的是，在本实施例中，所输出的VBP_GEN信号与VREF电位的高低关系为，当VREF偏高时，VBP_GEN越低，当VREF越低时，VBP_GEN越高。
可选的，所述差分放大器包括尾电路源管、输入对管、交叉耦合管和负载对管。其中，所述尾电流管与所述输入对管连接；所述输入对管与所述交叉耦合管和所述负载对管连接。
具体的，结合图3所示，当所述尾电路源管为第一PMOS管(MP0)、所述输入对管为第二PMOS管和第三PMOS管(MP1/MP2)、所述交叉耦合管为第二NMOS管和第三NMOS管(MN2/MN3)、所述负载对管为第一NMOS管和第四NMOS管(MN1/MN4)时。所述MP0的栅极连接所述偏置电路，所述MP0的源极接入工作电压；所述MP0的漏极与所述MP1/MP2的源极连接；所述MP1/MP2的栅极分别为所述第一信号输入端和第二信号输入端；所述MP1/MP2的漏极与所述MN2/MN3的漏极连接；所述MN1/MN4的栅极和漏极与所述MN2/MN3的栅极均与所述MP1/MP2的漏极连接；所述MN2/MN3和所述MN1/MN4的源极均接地。
结合图4所示，当所述尾电路源管为第一NMOS管(MN0)、所述输入对管为第二NMOS管和第三NMOS管(MN1/MN2)、所述交叉耦合管为第二PMOS管和第三PMOS管(MP2/MP3)、所述负载对管为第一PMOS管和第四PMOS管(MP1/MP4)时，所述MN0的栅极连接所述偏置电路，所述MN0的源极接地；所述MN0的漏极与所述MN1/MN2的源极连接；所述MN1/MN2的栅极分别为所述第一信号输入端和第二信号输入端；所述MN1/MN2的漏极分别与所述MP2/MP3的漏极连接；所述MP1/MP4的栅极和漏极与所述MP2/MP3的栅极均与所述MP1/MP2的漏极连接，形成所述第一信号输出端和所述第二信号输出端；所述MP2/MP3和所述MP1/MP4的源极均接入工作电压。
在本实施例中，其输入差分对的栅极直流电压越高，则其源端所需的直流工作点越高，为了提供同样大小的工作电流，尾电流源管栅极所需直流电压越低，实现自动调节差分放大器的直流工作范围，且避免了直接增加高速信号负载。
以上所述，仅为本申请实施例的具体实施方式，但本申请实施例的保护范围并不局限于此，任何在本申请实施例揭露的技术范围内的变化或替换，都应涵盖在本申请实施例的保护范围之内。因此，本申请实施例的保护范围应以所述权利要求的保护范围为准。
Claims (7)
1.一种差分信号放大电路，其特征在于，包括：差分放大器和共模电压模块；
所述共模电压模块包括共模电压检测电路和偏置电路，所述共模电压检测电路和所述偏置电路连接；
所述差分放大器具有第一信号输入端、第二信号输入端、第一信号输出端和第二信号输出端，所述第一信号输入端和所述第二信号输入端均与所述共模电压检测电路连接，所述第一信号输出端和所述第二信号输出端用于输出一对差分信号；
所述偏置电路与所述差分放大器连接。
2.根据权利要求1所述的差分信号放大电路，其特征在于，共模电压检测电路包括第一电阻阵列和第二电阻阵列；
所述第一电阻阵列的输入端与所述第一信号输入端连接；
所述第二电阻阵列的输入端与所述第二信号输入端连接；
所述第一电阻阵列的输出端与所述第二电阻阵列的输出端短接，形成共模电压端，所述共模电压端用于输出共模电压。
3.根据权利要求1或2所述的差分信号放大电路，其特征在于，所述共模电压检测电路还包括N个放大器、比较逻辑单元和模拟开关单元，N为正整数；
N个所述放大器的正向输入端均与所述共模电压端连接，并将所述共模电压端划分成N个区间，N个所述放大器的负向输入端均与参考电压连接，N个所述放大器的输出端与所述比较逻辑单元连接；
所述比较逻辑单元与所述模拟开关单元连接，所述比较逻辑单元输出N个选择控制信号至所述模拟开关单元的选择端；
所述模拟单元的输入端分别连接N个偏置信号。
4.根据权利要求3所述的差分信号放大电路，其特征在于，所述差分放大器包括尾电路源管、输入对管、交叉耦合管和负载对管；
所述尾电流管与所述输入对管连接；
所述输入对管与所述交叉耦合管和所述负载对管连接。
5.根据权利要求4所述的差分信号放大电路，其特征在于：
所述尾电路源管为第一PMOS管、所述输入对管包括第二PMOS管和第三PMOS管、所述交叉耦合管包括第二NMOS管和第三NMOS管、所述负载对管包括第一NMOS管和第四NMOS管；其中，
所述尾电路源管的栅极连接所述偏置电路，所述尾电路源管的源极接入工作电压；
所述尾电路源管的漏极与所述输入对管的源极连接；
所述输入对管的栅极分别为所述第一信号输入端和第二信号输入端；
所述输入对管的漏极分别与所述交叉耦合管的漏极连接；
所述负载对管的栅极和漏极与所述交叉耦合管的栅极均与所述输入对管的漏极连接，形成所述第一信号输出端和所述第二信号输出端；
所述交叉耦合管和所述负载对管的源极均接地。
6.根据权利要求4所述的差分信号放大电路，其特征在于：
所述尾电路源管为第一NMOS管、所述输入对管包括第二NMOS管和第三NMOS管、所述交叉耦合管包括第二PMOS管和第三PMOS管、所述负载对管包括第一PMOS管和第四PMOS管；其中，
所述尾电路源管的栅极连接所述偏置电路，所述尾电路源管的源极接地；
所述尾电路源管的漏极与所述输入对管的源极连接；
所述输入对管的栅极分别为所述第一信号输入端和第二信号输入端；
所述输入对管的漏极分别与所述交叉耦合管的漏极连接；
所述负载对管的栅极和漏极与所述交叉耦合管的栅极均与所述输入对管的漏极连接，形成所述第一信号输出端和所述第二信号输出端；
所述交叉耦合管和所述负载对管的源极均接入工作电压。
7.根据权利要求2所述的差分信号放大电路，其特征在于，所述第一电阻阵列和所述第二电阻阵列中的阻值均可调。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111632362.9A CN114337557A (zh) | 2021-12-28 | 2021-12-28 | 一种差分信号放大电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111632362.9A CN114337557A (zh) | 2021-12-28 | 2021-12-28 | 一种差分信号放大电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114337557A true CN114337557A (zh) | 2022-04-12 |
Family
ID=81015376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111632362.9A Pending CN114337557A (zh) | 2021-12-28 | 2021-12-28 | 一种差分信号放大电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114337557A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116430102A (zh) * | 2023-06-14 | 2023-07-14 | 苏州贝克微电子股份有限公司 | 一种宽输入电压范围的电压检测电路 |
| WO2024021212A1 (zh) * | 2022-07-29 | 2024-02-01 | 上海韦孜美电子科技有限公司 | 一种具有前馈偏置校正电路的新型差分放大器及设备 |
-
2021
- 2021-12-28 CN CN202111632362.9A patent/CN114337557A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024021212A1 (zh) * | 2022-07-29 | 2024-02-01 | 上海韦孜美电子科技有限公司 | 一种具有前馈偏置校正电路的新型差分放大器及设备 |
| CN116430102A (zh) * | 2023-06-14 | 2023-07-14 | 苏州贝克微电子股份有限公司 | 一种宽输入电压范围的电压检测电路 |
| CN116430102B (zh) * | 2023-06-14 | 2023-08-29 | 苏州贝克微电子股份有限公司 | 一种宽输入电压范围的电压检测电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4958133A (en) | CMOS complementary self-biased differential amplifier with rail-to-rail common-mode input-voltage range | |
| EP2498398B1 (en) | Amplifier circuit and method | |
| CN114337557A (zh) | 一种差分信号放大电路 | |
| US5789981A (en) | High-gain operational transconductance amplifier offering improved bandwidth | |
| US10637695B1 (en) | High-speed low-voltage serial link receiver and method thereof | |
| JP2007174029A (ja) | 利得可変回路及びそれを用いた自動利得制御増幅器 | |
| US5032797A (en) | Differential input stage having improved common mode rejection | |
| US20110133837A1 (en) | Variable gain amplifier | |
| JP2010136039A (ja) | 信号増幅装置、及び磁気センサ装置 | |
| EP1435693B1 (en) | Amplification circuit | |
| US7002405B2 (en) | Linear low noise transconductance cell | |
| CN110649903A (zh) | 高共模动态范围且pvt恒定的差分放大器 | |
| EP0655831A1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
| WO2017034837A1 (en) | Rail-to-rail input stage circuit with constant transconductance | |
| CN102832956B (zh) | 包络检测器与相关方法 | |
| CN210405236U (zh) | 高共模动态范围且pvt恒定的差分放大器 | |
| US9847758B2 (en) | Low noise amplifier | |
| CN110460338B (zh) | 一种采样保持电路 | |
| CN115348129A (zh) | 一种can收发器接收电路 | |
| US6605997B1 (en) | CMOS dual-stage differential receiver-amplifer | |
| CN210431361U (zh) | 输入缓冲器、差分输入缓冲器以及集成电路 | |
| US20180212576A1 (en) | Transconductance amplifier and phase shifter | |
| US9716499B2 (en) | Current amplifier and transmitter using the same | |
| KR102117628B1 (ko) | 하나의 공통모드 피드백 회로만 사용한 2단 차동 증폭기 | |
| Vij et al. | An operational amplifier with recycling folded Cascode topology and adaptive biaisng |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |