CN116032266B - 一种lin总线接收机比较电路及设备 - Google Patents
一种lin总线接收机比较电路及设备 Download PDFInfo
- Publication number
- CN116032266B CN116032266B CN202211655080.5A CN202211655080A CN116032266B CN 116032266 B CN116032266 B CN 116032266B CN 202211655080 A CN202211655080 A CN 202211655080A CN 116032266 B CN116032266 B CN 116032266B
- Authority
- CN
- China
- Prior art keywords
- comparison circuit
- tube
- nmos tube
- nmos
- stage comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000694 effects Effects 0.000 abstract description 6
- 230000007306 turnover Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Logic Circuits (AREA)
Abstract
本申请提供一种LIN总线接收机比较电路及设备,该电路包括第一级比较电路、第二级比较电路和反相器,第一级比较电路连接电源电压,第二级比较电路连接LIN总线对应的总线电压,第一级比较电路与第二级比较电路连接,第二级比较电路连接反相器的输入端。其中,第一级比较电路包括第一类开关管,第二级比较电路包括第二类开关管,第一类开关管与第二类开关管构成预设类型的电流镜结构,以使电源电压大于预设倍数的总线电压时,反相器输出高电平信号,电源电压小于预设倍数的总线电压时,反相器输出低电平信号。本申请中的LIN总线接收机比较电路能达到功耗低、比较范围宽、翻转阈值跟随电源电压成比例变化的技术效果。
Description
技术领域
本申请涉及电路设计领域,尤其涉及一种LIN总线接收机比较电路及设备。
背景技术
本地局域互联网(Local Interconnect Network,简称LIN)总线是为分布式汽车电子系统而定义的一种低成本的串行通讯网络,主要用于连接汽车智能传感器和执行器等简单组件,是一种低成本网络。一般的,传感器或执行器等组件上都设置有接收机,来接收通过LIN总线传输的信号。
目前的LIN总线ISO17987标准中对接收机的翻转阈值有着严苛的要求。而LIN总线接收机不能精确地实现无论电源电压为多少,接收机比较器都能在LIN总线电压为预设倍数的电源电压时翻转。
因此,现有的LIN总线接收机比较电路存在翻转阈值不够精准的技术问题。
发明内容
为了解决上述技术问题,本发明提供了一种LIN总线驱动电路及设备,具体方案如下:
第一方面,本申请实施例提供了一种LIN总线接收机比较电路,所述LIN总线接收机比较电路包括第一级比较电路、第二级比较电路和反相器,所述第一级比较电路连接电源电压,所述第二级比较电路连接LIN总线对应的总线电压,所述第一级比较电路与所述第二级比较电路连接,所述第二级比较电路连接所述反相器的输入端;
所述第一级比较电路包括第一类开关管,所述第二级比较电路包括第二类开关管,所述第一类开关管与所述第二类开关管构成预设类型的电流镜结构,以使所述电源电压大于预设倍数的所述总线电压时,所述反相器输出高电平信号,所述电源电压小于预设倍数的所述总线电压时,所述反相器输出低电平信号。
根据本申请公开的一种具体实施方式,所述第一级比较电路包括第一等效电阻、第二等效电阻、第一NMOS管、第二NMOS管和第三NMOS管;
所述第一等效电阻的一端外接电源电压,所述第一等效电阻的另一端连接所述第一NMOS管的漏极,所述第一NMOS管的栅极和漏极经由第一节点连接所述第二级比较电路,所述第一NMOS管的源极连接所述第二NMOS管的漏极;
所述第二NMOS管的栅极、所述第二NMOS管的漏极以及所述第三NMOS管的栅极经由第二节点连接所述第二级比较电路;
所述第二NMOS管的源极和所述第三NMOS管的源极接地,所述第三NMOS管经由所述第二等效电阻外接总线电压。
根据本申请公开的一种具体实施方式,所述预设倍数为所述第二等效电阻对应的第二等效电阻值与所述第一等效电阻对应的第一等效电阻值的比值。
根据本申请公开的一种具体实施方式,LIN总线接收机比较电路还包括电阻阻值控制单元,所述电阻阻值控制单元分别连接所述第一等效电阻和所述第二等效电阻;
所述阻值控制单元用于根据用户输入的阻值控制指令调节所述第一等效电阻和所述第二等效电阻的等效电阻值,其中,所述第一等效电阻与所述第二等效电阻均为阻值可调节的电阻。
根据本申请公开的一种具体实施方式,所述第二级比较电路包括第一PMOS管、第二PMOS管、第四NMOS管、第五NMOS管和第六NMOS管;
所述第一PMOS管的源极以及第二PMOS管的源极连接电压输入端,所述第一PMOS管的栅极、所述第一PMOS管的漏极以及第二PMOS管的栅极经由第三节点连接所述第四NMOS管的漏极,所述第二PMOS管的漏极连接所述反相器的输入端;
所述第四NMOS管的栅极经由所述第一节点连接所述第一比较电路,所述第四NMOS管的的源极连接所述第五NMOS管的漏极;
所述第五NMOS管栅极经由所述第二节点连接所述第一比较电路,所述第五NMOS管的源极以及所述第六NMOS管的源极接地,所述第六NMOS管的栅极连接所述第三NMOS管的漏极,所述第六NMOS管的漏极连接所述反相器的输入端。
根据本申请公开的一种具体实施方式,所述第一NMOS管、所述第二NMOS管、所述第三NMOS管、所述第四NMOS管、所述第五NMOS管和第六NMOS管的尺寸及参数均相同。
根据本申请公开的一种具体实施方式,所述第一PMOS管和所述第二PMOS管的尺寸及参数均相同。
根据本申请公开的一种具体实施方式,所述第一等效电阻和所述第二等效电阻的参考类型均包括二极管、三极管和MOS管。
根据本申请公开的一种具体实施方式,所述第一类开关管和所述第二类开关管均包括三极管。
第二方面,本申请实施例提供了一种LIN总线接收机比较设备,所述LIN总线接收机比较设备包括第一方面中任一项所述的LIN总线接收机比较电路。
相对于现有技术而言,本申请具有以下有益效果:
本申请提供一种LIN总线接收机比较电路包括第一级比较电路、第二级比较电路和反相器,第一级比较电路连接电源电压,第二级比较电路连接LIN总线对应的总线电压,第一级比较电路与第二级比较电路连接,第二级比较电路连接反相器的输入端。其中,第一级比较电路包括第一类开关管,第二级比较电路包括第二类开关管,第一类开关管与第二类开关管构成预设类型的电流镜结构,以使电源电压大于预设倍数的总线电压时,反相器输出高电平信号,电源电压小于预设倍数的总线电压时,反相器输出低电平信号。本申请中的LIN总线接收机比较电路能达到功耗低、比较范围宽、翻转阈值跟随电源电压成比例变化的技术效果。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本申请实施例提供的LIN总线接收机比较电路的组成示意图;
图2为本申请实施例提供的LIN总线接收机比较电路00的结构示意图。
具体实施方式
下面将结合本发明实施例中附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。
通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
在下文中,可在本发明的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合,并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
除非另有限定,否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义,除非在本发明的各种实施例中被清楚地限定。
下面结合附图,对本申请的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互结合。
参见图1,图1为本申请实施例提供的LIN总线接收机比较电路的组成示意图。如图1所示,所述LIN总线接收机比较电路00包括第一级比较电路10、第二级比较电路20和反相器30,所述第一级比较电路10连接电源电压VSUP,所述第二级比较电路20连接LIN总线对应的总线电压VLIN,所述第一级比较电路10与所述第二级比较电路20连接,所述第二级比较电路20连接所述反相器30的输入端;
所述第一级比较电路10包括第一类开关管,所述第二级比较电路20包括第二类开关管,所述第一类开关管与所述第二类开关管构成预设类型的电流镜结构,以使所述电源电压VSUP大于预设倍数的所述总线电压VLIN时,所述反相器30输出高电平信号,所述电源电压VSUP小于预设倍数的所述总线电压VLIN时,所述反相器30输出低电平信号。
下面,对LIN总线接收机比较电路00的整体电路的连接关系进行详细说明。
参见图2,图2为本申请实施例提供的LIN总线接收机比较电路00的结构示意图。如图2所示,所述第一级比较电路10包括第一等效电阻X1、第二等效电阻X2、第一NMOS管NM1、第二NMOS管NM2和第三NMOS管NM3;
所述第一等效电阻X1的一端外接电源电压VSUP,所述第一等效电阻X1的另一端连接所述第一NMOS管NM1的漏极,所述第一NMOS管NM1的栅极和漏极经由第一节点P1连接所述第二级比较电路20,所述第一NMOS管NM1的源极连接所述第二NMOS管NM2的漏极;
所述第二NMOS管NM2的栅极、所述第二NMOS管NM2的漏极以及所述第三NMOS管NM3的栅极经由第二节点P2连接所述第二级比较电路20;
所述第二NMOS管NM2的源极和所述第三NMOS管NM3的源极接地,所述第三NMOS管NM3经由所述第二等效电阻X2外接总线电压VLIN。
所述预设倍数为所述第二等效电阻X2对应的第二等效电阻值R2与所述第一等效电阻X1对应的第一等效电阻值R1的比值。
LIN总线接收机比较电路00还包括电阻阻值控制单元40,所述电阻阻值控制单元40分别连接所述第一等效电阻X1和所述第二等效电阻X2;
所述电阻阻值控制单元40用于根据用户输入的阻值控制指令调节所述第一等效电阻X1和所述第二等效电阻X2的等效电阻值,其中,所述第一等效电阻X1与所述第二等效电阻X2均为阻值可调节的电阻。
具体实施时,用户可以根据实际需求或者具体应用场景灵活调节所述第一等效电阻X1和所述第二等效电阻X2的等效电阻值,以调整LIN总线接收机比较电路00对应的直流翻转点,即所述翻转阈值。例如,可以通过电阻阻值控制单元40将第一等效电阻X1的第一等效电阻值R1调节为第二等效电阻X2的第二等效电阻值R2的两倍,此时LIN总线接收机比较电路00的直流翻转点为0.5倍电源电压VSUP等于总线电压VLIN时,符合ISO17987标准。换言之,当LIN总线对应的总线电压VLIN高于电源电压VSUP的一半时,LIN总线接收机比较电路00输出高电平信号,即此时反相器30输出高电平信号;当LIN总线对应的总线电压VLIN低于电源电压VSUP的一半时,LIN总线接收机比较电路00输出低电平信号,即此时反相器30输出低电平信号。且该LIN总线接收机比较电路00的LIN总线翻转电压能够随着电源电压VSUP动态变化,比较范围很宽。
此外,不仅可以调节第一等效电阻X1的第一等效电阻值R1和第二等效电阻X2的第二等效电阻值R2之间的比例,还可以通过电阻阻值控制单元40调节第一等效电阻X1和第二等效电阻X2的等效电阻值的实际值。通过增大第一等效电阻X1和第二等效电阻X2这两个电阻的等效电阻值,也可以减小整个LIN总线接收机比较电路00的静态电流,从而实现低功耗的技术效果。
所述第二级比较电路20包括第一PMOS管PM1、第二PMOS管PM2、第四NMOS管NM4、第五NMOS管NM5和第六NMOS管NM6;
所述第一PMOS管PM1的源极以及第二PMOS管PM2的源极连接电压输入端,所述第一PMOS管PM1的栅极、所述第一PMOS管PM1的漏极以及第二PMOS管PM2的栅极经由第三节点P3连接所述第四NMOS管NM4的漏极,所述第二PMOS管PM2的漏极连接所述反相器30的输入端;
所述第四NMOS管NM4的栅极经由所述第一节点P1连接所述第一级比较电路10,所述第四NMOS管NM4的的源极连接所述第五NMOS管NM5的漏极;
所述第五NMOS管NM5栅极经由所述第二节点P2连接所述第一级比较电路10,所述第五NMOS管NM5的源极以及所述第六NMOS管NM6的源极接地,所述第六NMOS管NM6的栅极连接所述第三NMOS管NM3的漏极,所述第六NMOS管NM6的漏极连接所述反相器30的输入端。
具体实施时,所述第一NMOS管NM1、所述第二NMOS管NM2、所述第三NMOS管NM3、所述第四NMOS管NM4、所述第五NMOS管NM5和第六NMOS管NM6的尺寸及参数均相同。所述第一PMOS管PM1和所述第二PMOS管PM2的尺寸及参数均相同。
所述第一等效电阻X1和所述第二等效电阻X2的参考类型均包括二极管、三极管和MOS管。所述第一类开关管和所述第二类开关管均包括三极管。
具体实施时,整个LIN总线接收机比较电路00中的PMOS管或者NMOS管均可以替换为三极管。第一等效电阻X1和第二等效电阻X2可以是其它有具有分压作用的元器件,包括但不限于二极管、MOS管或三极管。例如,第一等效电阻X1和第二等效电阻X2可以是集电极与基极短接的二极管。进一步地,通过设置不同数量的第一等效电阻X1和第二等效电阻X2,同样可以实现对前文所述翻转阈值或预设倍数的调节。(分上下两部分进行替换标号)
下面,结合图2中所示各元器件之间的连接关系,对整体LIN总线接收机比较电路00的工作原理进行详细说明。
定义任意MOS管的栅源电压为VGSx,其中x指器件标号;第二NMOS管NM2的漏端电压为V1,第三NMOS管NM3的漏端电压为V2;另外,设所有的PMOS管单管的尺寸相同,所有的NMOS管的单管尺寸相同。其中,第二NMOS管NM2、第三NMOS管NM3和第五NMOS管NM5组成电流镜结构,第一NMOS管NM1和第四NMOS管NM4组成电流镜cascode结构;第一PMOS管PM1和第二PMOS管PM2组成电流镜结构。
1.定义流过第一等效电阻X1的电流为I1,则:
其中,VSUP为电源电压,R1为第一等效电阻对应的等效电阻值。
2.定义流过第二等效电阻X2的电流为I2,则:
其中,R2为第二等效电阻对应的等效电阻值。
3.定义流过第一PMOS管PM1管的电流为I3,则由于第二NMOS管NM2与第五NMOS管NM5是镜像关系,所以:
I1=I3.........................(3)
当第二NMOS管NM2的漏端电压等于第三NMOS管NM3的漏端电压,即V1=V2时,有:
I1=I2.........................(4)
进而,由于V1=V2,所以NM6管的栅源电压与第二NMOS管NM2、第三NMOS管NM3和第五NMOS管NM5栅源电压相等,所以此时流过第二PMOS管PM2的电流为I3,流过第六NMOS管NM6的电流为I2,联立前文所述的公式(3)和(4)可得:
I2=I3.........................(5)
此时对应LIN总线接收机比较电路00的直流翻转电压值,即当V1=V2时,LIN总线接收机比较电路00的输出将发生翻转。由于第一NMOS管NM1、第二NMOS管NM2和第三NMOS管NM3管的尺寸完全相同,流过的电流I1和I2大小相等,且V1=V2,所以有VGS1=VGS2=VGS3,则联立以上公式可得:
PCN221704I
其中,VLIN为LIN总线对应的总线电压。
具体地,可以通过调节第一等效电阻X1对应的第一等效电阻值R1和第二等效电阻X2对应的第二等效电阻值R2,以调整LIN总线接收机比较电路00对应的翻转阈值。例如,设R1=2*R2,
即:
0.5*VSUP=VLIN.........................(7)
换言之,LIN总线接收机比较电路00的直流翻转点为0.5倍电源电压VSUP等于总线电压VLIN时,符合ISO17987标准。此时,无论电源电压VSUP为多少,LIN总线接收机比较电路00的输出都会在总线电压为0.5*VSUP时翻转。
通过上述电路结构,本申请提供的LIN总线接收机比较电路00能实现比较范围宽、翻转阈值精准、功耗低且电路结构简单、可靠性高的技术效果。
本申请提供一种LIN总线接收机比较电路包括第一级比较电路、第二级比较电路和反相器,第一级比较电路连接电源电压,第二级比较电路连接LIN总线对应的总线电压,第一级比较电路与第二级比较电路连接,第二级比较电路连接反相器的输入端。其中,第一级比较电路包括第一类开关管,第二级比较电路包括第二类开关管,第一类开关管与第二类开关管构成预设类型的电流镜结构,以使电源电压大于预设倍数的总线电压时,反相器输出高电平信号,电源电压小于预设倍数的总线电压时,反相器输出低电平信号。本申请中的接收机比较电路能达到功耗低、比较范围宽、翻转阈值跟随电源电压成比例变化的技术效果。
此外,本申请还提供一种LIN总线接收机比较设备,所述LIN总线接收机比较设备包括前文任一项实施例中所述的LIN总线接收机比较电路00。本申请所提供的LIN总线接收机比较设备的具体实施过程,可以参见上述实施例提供的LIN总线接收机比较电路00的具体实施过程,在此不再一一赘述。
本申请提供的LIN总线接收机比较设备能实现比较范围宽、翻转阈值精准、功耗低且电路结构简单、可靠性高的技术效果。
在本申请所提供的几个实施例中,应该理解到,所揭露的电路和方法,也可以通过其它的方式实现。以上所描述的电路实施例仅仅是示意性的,例如,附图中的流程图和电路示意图显示了根据本申请的多个实施例的电路和方法的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在作为替换的实现方式中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,结构图和/或流程图中的每个方框、以及结构图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
另外,在本申请各个实施例中的各功能模块或单元可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或更多个模块集成形成一个独立的部分。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。
Claims (7)
1.一种LIN总线接收机比较电路,其特征在于,所述LIN总线接收机比较电路包括第一级比较电路、第二级比较电路和反相器,所述第一级比较电路连接电源电压,所述第二级比较电路连接LIN总线对应的总线电压,所述第一级比较电路与所述第二级比较电路连接,所述第二级比较电路连接所述反相器的输入端;
所述第一级比较电路包括第一类开关管,所述第二级比较电路包括第二类开关管,所述第一类开关管与所述第二类开关管构成预设类型的电流镜结构,以使所述电源电压大于预设倍数的所述总线电压时,所述反相器输出高电平信号,所述电源电压小于预设倍数的所述总线电压时,所述反相器输出低电平信号;
所述第一级比较电路包括第一等效电阻、第二等效电阻、第一NMOS管、第二NMOS管和第三NMOS管;
所述第一等效电阻的一端外接电源电压,所述第一等效电阻的另一端连接所述第一NMOS管的漏极,所述第一NMOS管的栅极和漏极经由第一节点连接所述第二级比较电路,所述第一NMOS管的源极连接所述第二NMOS管的漏极;
所述第二NMOS管的栅极、所述第二NMOS管的漏极以及所述第三NMOS管的栅极经由第二节点连接所述第二级比较电路;
所述第二NMOS管的源极和所述第三NMOS管的源极接地,所述第三NMOS管经由所述第二等效电阻外接总线电压;
所述预设倍数为第二等效电阻对应的第二等效电阻值与所述第一等效电阻对应的第一等效电阻值的比值;
所述第二级比较电路包括第一PMOS管、第二PMOS管、第四NMOS管、第五NMOS管和第六NMOS管;
所述第一PMOS管的源极以及第二PMOS管的源极连接电压输入端,所述第一PMOS管的栅极、所述第一PMOS管的漏极以及第二PMOS管的栅极经由第三节点连接所述第四NMOS管的漏极,所述第二PMOS管的漏极连接所述反相器的输入端;
所述第四NMOS管的栅极经由所述第一节点连接第一级比较电路,所述第四NMOS管的的源极连接所述第五NMOS管的漏极;
所述第五NMOS管栅极经由所述第二节点连接第一级比较电路,所述第五NMOS管的源极以及所述第六NMOS管的源极接地,所述第六NMOS管的栅极连接所述第三NMOS管的漏极,所述第六NMOS管的漏极连接所述反相器的输入端;
第二NMOS管、第三NMOS管和第五NMOS管组成电流镜结构,第一NMOS管和第四NMOS管组成电流镜cascode结构;第一PMOS管和第二PMOS 管组成电流镜结构。
2.根据权利要求1所述的LIN总线接收机比较电路,其特征在于,LIN总线接收机比较电路还包括电阻阻值控制单元,所述电阻阻值控制单元分别连接所述第一等效电阻和所述第二等效电阻;
所述阻值控制单元用于根据用户输入的阻值控制指令调节所述第一等效电阻和所述第二等效电阻的等效电阻值,其中,所述第一等效电阻与所述第二等效电阻均为阻值可调节的电阻。
3.根据权利要求1所述的LIN总线接收机比较电路,其特征在于,所述第一NMOS管、所述第二NMOS管、所述第三NMOS管、所述第四NMOS管、所述第五NMOS管和第六NMOS管的尺寸及参数均相同。
4.根据权利要求1所述的LIN总线接收机比较电路,其特征在于,所述第一等效电阻和所述第二等效电阻的参考类型均包括二极管、三极管和MOS管。
5.根据权利要求1所述的LIN总线接收机比较电路,其特征在于,所述第一类开关管和所述第二类开关管均包括三极管。
6.根据权利要求5所述的LIN总线接收机比较电路,其特征在于,所述第一PMOS管和所述第二PMOS管的尺寸及参数均相同。
7.一种LIN总线接收机比较设备,其特征在于,所述LIN总线接收机比较设备包括权利要求1至5中任一项所述的LIN总线接收机比较电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211655080.5A CN116032266B (zh) | 2022-12-22 | 2022-12-22 | 一种lin总线接收机比较电路及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211655080.5A CN116032266B (zh) | 2022-12-22 | 2022-12-22 | 一种lin总线接收机比较电路及设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116032266A CN116032266A (zh) | 2023-04-28 |
CN116032266B true CN116032266B (zh) | 2023-11-03 |
Family
ID=86071683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211655080.5A Active CN116032266B (zh) | 2022-12-22 | 2022-12-22 | 一种lin总线接收机比较电路及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116032266B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117714418B (zh) * | 2023-12-20 | 2024-06-11 | 武汉芯必达微电子有限公司 | 一种基于电源监控的lin网络自动寻址系统及其实现方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102983847A (zh) * | 2012-12-18 | 2013-03-20 | 中国科学院微电子研究所 | 一种宽电源电压低功耗定时器电路 |
CN103501263A (zh) * | 2013-10-11 | 2014-01-08 | 深圳市汇川技术股份有限公司 | Can通讯保护电路 |
CN104703363A (zh) * | 2015-03-27 | 2015-06-10 | 南京天溯自动化控制系统有限公司 | 一种智能通用调光器 |
CN105469818A (zh) * | 2014-09-12 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 读出放大器 |
CN108494371A (zh) * | 2018-07-04 | 2018-09-04 | 珠海市微半导体有限公司 | 一种放大器输入失调电压的自动校正电路及校正方法 |
CN112491444A (zh) * | 2020-11-16 | 2021-03-12 | 广州保得威尔电子科技股份有限公司 | 一种二总线信号中继器 |
CN113162407A (zh) * | 2021-03-26 | 2021-07-23 | 西安电子科技大学 | 一种超低静态功耗的降压型dc-dc转换器 |
DE102021112471A1 (de) * | 2020-05-12 | 2021-11-18 | Cypress Semiconductor Corporation | Schutz vor negativen spannungen für busschnittstellenvorrichtungen |
CN216929587U (zh) * | 2022-03-11 | 2022-07-08 | 北京中科格励微科技有限公司 | 一种反向电压保护电路及总线收发器 |
CN115348129A (zh) * | 2022-07-20 | 2022-11-15 | 西安电子科技大学芜湖研究院 | 一种can收发器接收电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9735820B2 (en) * | 2013-03-15 | 2017-08-15 | Microchip Technology Incorporated | Multi-current harmonized paths for low power local interconnect network (LIN) receiver |
-
2022
- 2022-12-22 CN CN202211655080.5A patent/CN116032266B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102983847A (zh) * | 2012-12-18 | 2013-03-20 | 中国科学院微电子研究所 | 一种宽电源电压低功耗定时器电路 |
CN103501263A (zh) * | 2013-10-11 | 2014-01-08 | 深圳市汇川技术股份有限公司 | Can通讯保护电路 |
CN105469818A (zh) * | 2014-09-12 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 读出放大器 |
CN104703363A (zh) * | 2015-03-27 | 2015-06-10 | 南京天溯自动化控制系统有限公司 | 一种智能通用调光器 |
CN108494371A (zh) * | 2018-07-04 | 2018-09-04 | 珠海市微半导体有限公司 | 一种放大器输入失调电压的自动校正电路及校正方法 |
DE102021112471A1 (de) * | 2020-05-12 | 2021-11-18 | Cypress Semiconductor Corporation | Schutz vor negativen spannungen für busschnittstellenvorrichtungen |
CN112491444A (zh) * | 2020-11-16 | 2021-03-12 | 广州保得威尔电子科技股份有限公司 | 一种二总线信号中继器 |
CN113162407A (zh) * | 2021-03-26 | 2021-07-23 | 西安电子科技大学 | 一种超低静态功耗的降压型dc-dc转换器 |
CN216929587U (zh) * | 2022-03-11 | 2022-07-08 | 北京中科格励微科技有限公司 | 一种反向电压保护电路及总线收发器 |
CN115348129A (zh) * | 2022-07-20 | 2022-11-15 | 西安电子科技大学芜湖研究院 | 一种can收发器接收电路 |
Non-Patent Citations (2)
Title |
---|
11.4 A 48-to-80V Input 2MHz Adaptive ZVT-Assisted GaN-Based Bus Converter Achieving 14% Light-Load Efficiency Improvement;Qi Cheng等;《2020 IEEE International Solid- State Circuits Conference - (ISSCC)》;全文 * |
基于电流模的低功耗抗EMI LIN总线接收器;张正民;宁振球;金星;秦英安;;微电子学与计算机(第06期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN116032266A (zh) | 2023-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6803790B2 (en) | Bidirectional port with clock channel used for synchronization | |
EP1318601B1 (en) | Voltage mode differential driver and method | |
US6369621B1 (en) | Voltage/current mode TIA/EIA-644 compliant fast LVDS driver with output current limit | |
CN116032266B (zh) | 一种lin总线接收机比较电路及设备 | |
US5334882A (en) | Driver for backplane transceiver logic bus | |
US11546188B2 (en) | Transceiver device for a bus system and operating method therefor | |
US7038502B2 (en) | LVDS driver circuit and driver circuit | |
US20080101450A1 (en) | Second order continuous time linear equalizer | |
US7626368B2 (en) | Method and apparatus for providing a regulated voltage at a voltage output | |
WO2017221508A1 (ja) | リンギング抑制回路 | |
CN116032684B (zh) | 一种lin总线驱动电路及设备 | |
US20180088156A1 (en) | Detection circuit | |
CN109613323B (zh) | 一种可编程信号幅度检测电路 | |
EP0444779A1 (en) | Split level bus | |
US20200412317A1 (en) | Analog switch circuit, volume circuit, and semiconductor integrated circuit | |
US20220131561A1 (en) | Transmitter with slew rate control | |
US9948242B2 (en) | Selectable current limiter circuit | |
US11171645B1 (en) | Transistor switching circuit and integrated circuit thereof | |
US20240097437A1 (en) | Overshoot current detection and correction circuit for electrical fast transient events | |
JP2002530921A (ja) | データ依存型電圧バイアス・レベルのための回路 | |
US7321241B1 (en) | Bidirectional buffer with slew rate control and method of bidirectionally transmitting signals with slew rate control | |
US6278322B1 (en) | Transconductance amplifier and automatic gain control device using it | |
EP2876812B1 (en) | Input circuit with mirroring | |
US7741882B1 (en) | Current-limited output buffer | |
US20020121925A1 (en) | Bias technique for operating point control in multistage circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Room 201, Block C, Building 1, No. 599 Gaojing Road, Qingpu District, Shanghai, 201702 Patentee after: Shanghai chuantu Microelectronics Co.,Ltd. Address before: No.888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306 Patentee before: Shanghai chuantu Microelectronics Co.,Ltd. |
|
CP03 | Change of name, title or address |