CN112491444A - 一种二总线信号中继器 - Google Patents

Abstract

本申请实施例公开了一种二总线信号中继器。本申请实施例提供的技术方案通过发码接收模块从进线端子接收上一段二总线发送的第一发码信号，并根据第一发码信号的电平等级控制发码驱动模块向出线端子输出相应电平等级的第二发码信号，以向下一段二总线发送第二发码信号，并通过回码检测模块检测下一段二总线上传的第一回码信号以及第一重码信号，并分别基于第一回码信号和第一重码信号控制回码驱动模块和重码驱动模块向进线端子发送第二回码信号和第二重码信号，从而向上一段二总线发送第二回码信号和第二重码信号，有效实现二总线通讯距离的延长以及带负载能力的提高。

Description

一种二总线信号中继器

技术领域

本申请实施例涉及通信技术领域，尤其涉及一种二总线信号中继器。

背景技术

消防二总线是一种能够提供电源和通讯的二线制总线技术，相对于四线系统，二总线将供电线与信号线合二为一，使信号和供电共用一个总线。

通常，一组总线通常满负载在200个左右模块或探头，其通信距离可以达到1000m-2000m。但是在现场布线过长(大于1000m)时，二总线通信会出现不稳定的情况，比如总线等效电阻较大导致的通讯电压下降，寄生电感电容和长线通讯阻抗不匹配而导致的通讯波形失真，引起回路卡收码电路的误判，影响电路的正常通讯，导致二总线的带负载能力受到较大限制。

发明内容

本申请实施例提供一种二总线信号中继器，以提高二总线的带负载能力。

在第一方面，本申请实施例提供了一种二总线信号中继器，包括进线端子、出线端子、发码接收模块、发码驱动模块、回码检测模块、回码驱动模块和重码驱动模块，其中：

所述进线端子设置有正极输入端口和负极输入端口，所述出线端子设置有正极输出端口和负极输出端口；

所述发码接收模块的检测端连接于所述进线端子的正极输入端口，所述发码接收模块的输出端连接于所述发码驱动模块的驱动端，所述发码驱动模块的输出端连接于所述出线端子的正极输出端口，所述发码接收模块用于检测所述进线端子接收到的第一发码信号，并根据所述第一发码信号对应的电平等级控制所述发码驱动模块向所述出线端子输出相应电平等级的第二发码信号；

所述回码检测模块的检测端连接于所述出线端子的正极输出端口，所述回码检测模块的输出端连接于所述回码驱动模块和所述重码驱动模块的驱动端，所述回码驱动模块和所述重码驱动模块的输出端连接于所述进线端子的正极输入端口，所述回码检测模块用于检测所述出线端子接收到的第一回码信号以及第一重码信号，并基于所述第一回码信号控制所述回码驱动模块向所述进线端子输出第二回码信号，以及基于所述第一重码信号控制所述重码驱动模块向所述进线端子输出第二重码信号。

进一步的，所述发码接收模块包括第一稳压管、第一电阻、第二电阻、第一开关管、第三电阻、第四电阻和第二开关管，所述第一开关管和所述第二开关管均设置有控制端、第一连接端和第二连接端，所述电平等级包括依次增大的第一电平等级、第二电平等级和第三电平等级，所述第一稳压管的反相击穿电压大于所述第二电平等级，其中：

所述第一稳压管的阴极连接于所述进线端子的正极输入端口，所述第一稳压管的阳极连接于所述第一电阻的一端，所述第一电阻的另一端电连接于所述第一开关管的控制端，所述第一开关管的第一连接端经所述第二电阻连接电压源，所述第一开关管的第二连接端接地，所述第一开关管的第一连接端连接于所述发码驱动模块；

所述第三电阻的一端连接于所述进线端子的正极输入端口，另一端连接于所述第二开关管的控制端，所述第二开关管的第一连接端经所述第四电阻连接电压源，所述第二开关管的第二连接端接地，所述第一开关管的第一连接端连接于所述发码驱动模块。

进一步的，所述发码驱动模块包括第三开关管、第二稳压管、第四开关管、第五开关管、第五电阻和第一二极管，所述第三开关管、所述第四开关管和所述第五开关管均设置有控制端、第一连接端和第二连接端，所述第二稳压管的稳定电压与所述第二电平等级对应，其中：

所述第三开关管的控制端连接于所述第一开关管的第一连接端，所述第三开关管的第二连接端接地，所述第三开关管的第一连接端连接于所述第二稳压管的阳极，所述第二稳压管的阴极连接于所述第一二极管的阴极；

所述第四开关管的控制端连接于所述第一开关管的第一连接端，所述第四开关管的第二连接端接地，所述第四开关管的第一连接端连接于所述第一二极管的阴极；

所述第五开关管的控制端经所述第五电阻连接电压源，所述第五开关管的第一连接端连接于电压源，所述第五开关管的第二连接端连接于所述第一二极管的阳极，所述第一二极管的阳极连接于所述出线端子的正极输出端口。

进一步的，所述回码检测模块包括第六电阻、第六开关管、第七电阻、第二二极管、回码检测单元和重码检测单元，所述第六开关管设置有控制端、第一连接端和第二连接端，其中：

所述第六电阻的一端连接电压源，另一端连接于所述第六开关管的第一连接端，所述第六开关管的第二连接端连接于所述出线端子的正极输出端口，所述第六开关管的控制端经所述第七电阻连接电压源，所述第六开关管的控制端连接于所述第二二极管的阳极，所述第二二极管的阴极连接于所述第一二极管的阴极；

所述回码检测单元的检测端连接于所述第六开关管的第一连接端，所述回码检测单元的输出端连接于所述回码驱动模块的驱动端，所述回码检测单元根据所述第六开关管的第一连接端的电压向所述回码驱动模块的驱动端发出回码驱动信号，以使所述回码驱动模块向所述进线端子输出第二回码信号；

所述重码检测单元的检测端连接于所述第六开关管的第一连接端，所述重码检测单元的输出端连接于所述重码驱动模块的驱动端，所述重码检测单元根据所述第六开关管的第一连接端的电压向所述重码驱动模块的驱动端发出重码驱动信号，以使所述重码驱动模块向所述进线端子输出第二重码信号。

进一步的，所述回码检测单元包括第一比较器和第一反相器，所述第一比较器的同相输入端连接于所述第六开关管的第一连接端，所述第一比较器的反向输入端接入回码检测电压源，所述第一比较器的输出端连接于所述第一反相器的输入端，所述第一反相器的输出端连接于所述回码驱动模块的驱动端。

进一步的，所述回码驱动模块包括第七开关管、第八开关管、第八电阻和第九电阻，所述第七开关管和所述第八开关管均设置有控制端、第一连接端和第二连接端，其中：

所述第七开关管的控制端连接于所述第一反相器的输出端，所述第七开关管的第一连接端连接于所述进线端子的正极输入端口，所述第七开关管的第二连接端经所述第八电阻接地，所述第七开关管的第二连接端经所述第九电阻连接于所述第八开关管的控制端，所述第八开关管的第一连接端连接于所述第七开关管的控制端，所述第八开关管的第二连接端接地。

进一步的，所述重码检测单元包括第二比较器和第二反相器，所述第二比较器的同相输入端连接于所述第六开关管的第一连接端，所述第二比较器的反向输入端接入重码检测电压源，所述第二比较器的输出端连接于所述第二反相器的输入端，所述第二反相器的输出端连接于所述重码驱动模块的驱动端。

进一步的，所述重码驱动模块包括第九开关管、第十开关管、第十电阻和第十一电阻，所述第九开关管和所述第十开关管均设置有控制端、第一连接端和第二连接端，其中：

所述第九开关管的控制端连接于所述第二反相器的输出端，所述第九开关管的第一连接端连接于所述进线端子的正极输入端口，所述第九开关管的第二连接端经所述第十电阻接地，所述第九开关管的第二连接端经所述第十一电阻连接于所述第十开关管的控制端，所述第十开关管的第一连接端连接于所述第九开关管的控制端，所述第十开关管的第二连接端接地。

进一步的，所述二总线信号中继器还包括短路驱动模块，所述回码检测模块还包括短路检测单元，所述短路检测单元包括第三比较器和第三反相器，所述短路驱动模块包括第十一开关管、第十二开关管、第十二电阻和第十三电阻，所述第十一开关管和所述第十二开关管均设置有控制端、第一连接端和第二连接端，其中：

所述第三比较器的同相输入端连接于所述第六开关管的第一连接端，所述第三比较器的反向输入端接入短路检测电压源，所述第三比较器的输出端连接于所述第三反相器的输入端，所述第三反相器的输出端连接于所述第十一开关管的控制端；

所述第十一开关管的第一连接端连接于所述进线端子的正极输入端口，所述第十一开关管的第二连接端经所述第十二电阻连接所述出线端子的正极输出端口，所述第十一开关管的第二连接端经所述第十三电阻连接于所述第十二开关管的控制端，所述第十二开关管的第一连接端连接于所述第十一开关管的控制端，所述第十二开关管的第二连接端连接所述出线端子的正极输出端口。

进一步的，所述二总线信号中继器还包括无极性处理模块，所述无极性处理模块包括第一插针连接器、第二插针连接器、第一NMOS管、第三二极管、第二NMOS管、第四二极管、第一PMOS管、第五二极管、第二PMOS管和第六二极管，所述第一插针连接器设置有第一连接端、第二连接端和第三连接端，所述第二插针连接器设置有第一连接端和第二连接端，其中：

所述第一插针连接器的第一连接端连接于所述进线端子的正极输入端口，第二连接端连接于所述发码接收模块的检测端，所述第二插针连接器的第一连接端连接于所述进线端子的负极输入端口，第二连接端接地；

所述第一NMOS管的栅极连接于所述第三二极管的阴极，所述第三二极管的阳极连接于所述第一插针连接器的第一连接端，所述第一NMOS管的源极接地，漏极连接于所述第二插针连接器的第一连接端；

所述第二NMOS管的栅极连接于所述第四二极管的阴极，所述第四二极管的阳极连接于所述第二插针连接器的第一连接端，所述第二NMOS管的源极接地，漏极连接于所述第一插针连接器的第一连接端；

所述第一PMOS管的栅极连接于所述第五二极管的阳极，所述第五二极管的阴极连接于所述第二插针连接器的第一连接端，所述第一PMOS管的源极连接于所述第一插针连接器的第三连接端，漏极连接于所述第一插针连接器的第一连接端；

所述第二PMOS管的栅极连接于所述第六二极管的阳极，所述第六二极管的阴极连接于所述第一插针连接器的第一连接端，所述第二PMOS管的源极连接于所述第一插针连接器的第三连接端，漏极连接于所述第二插针连接器的第一连接端。

本申请实施例通过在二总线需要中继延长的位置，利用进线端子接入上一段二总线，并利用出线端子接出下一段二总线，进行二总线的串联接驳，同时，通过发码接收模块从进线端子接收上一段二总线发送的第一发码信号，并根据第一发码信号的电平等级控制发码驱动模块向出线端子输出相应电平等级的第二发码信号，以向下一段二总线发送第二发码信号，并通过回码检测模块检测下一段二总线上传的第一回码信号以及第一重码信号，并分别基于第一回码信号和第一重码信号控制回码驱动模块和重码驱动模块向进线端子发送第二回码信号和第二重码信号，从而向上一段二总线发送第二回码信号和第二重码信号，有效实现二总线通讯距离的延长以及带负载能力的提高。

附图说明

图1是本申请实施例提供的一种二总线信号中继器的原理框图；

图2是本申请实施例提供的一种二总线信号中继器的电路结构示意图；

图3是本申请实施例提供的一种进线端子、出线端子和电源模块的电路结构示意图；

图4是本申请实施例提供的一种无极性处理模块的电路结构示意图；

图5是本申请实施例提供的一种发码接收模块的电路结构示意图；

图6是本申请实施例提供的一种发码驱动模块、回码检测模块和短路检测模块的电路结构示意图；

图7是本申请实施例提供的一种回码检测单元和重码检测单元的电路结构示意图；

图8是本申请实施例提供的一种回码驱动模块的电路结构示意图；

图9是本申请实施例提供的一种重码驱动模块的电路结构示意图；

图10是本申请实施例提供的一种短路检测单元的电路结构示意图；

图11是本申请实施例提供的一种短路驱动模块的电路结构示意图；

图12是本申请实施例提供的一种二总线通讯系统的原理示意图。

附图标记：1、进线端子；2、出线端子；3、发码接收模块；4、发码驱动模块；5、回码检测模块；6、回码驱动模块；7、重码驱动模块；8、回码检测单元；9、重码检测单元；10、短路驱动模块；11、短路检测单元；12、无极性处理模块；13、短路检测模块；14、电源模块。

具体实施方式

为了使本申请的目的、技术方案和优点更加清楚，下面结合附图对本申请具体实施例作进一步的详细描述。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部内容。

在本申请实施例的描述中，除非另有明确的规定和限定，术语“相连”、“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

图1给出了本申请实施例提供的一种二总线信号中继器的原理框图，参考图1，该二总线信号中继器包括进线端子1、出线端子2、二总线中继发码电路、二总线中继回码电路、二总线中继短路检测电路和电源模块14，其中二总线中继发码电路包括发码接收模块3和发码驱动模块4，二总线中继回码电路包括回码检测模块5、回码驱动模块6和重码驱动模块7，二总线中继短路检测电路包括回码检测模块5和短路驱动模块10，并且回码电路和短路检测电路共用同一个回码检测模块5。其中电源模块14用于为二总线信号中继器中各用电器件提供对应电压源。

其中二总线中继发码电路、二总线中继回码电路、二总线中继短路检测电路均可同时应用于二总线信号中继器，共同完成二总线信号中继器的发码、回码以及短路检测功能，或者是单独应用于二总线信号中继器，分别为二总线信号中继器提供发码、回码以及短路检测功能。

进一步的，本实施例提供的进线端子1设置有正极输入端口和负极输入端口，出线端子2设置有正极输出端口和负极输出端口，发码接收模块3设置有检测端和输出端，发码驱动模块4设置有驱动端和输出端，回码检测模块5设置有检测端和输出端，回码驱动模块6设置、重码驱动模块7和短路驱动模块10均设置有驱动端和输出端。

发码接收模块3的检测端连接于进线端子1的正极输入端口，发码接收模块3的输出端连接于发码驱动模块4的驱动端，发码驱动模块4的输出端连接于出线端子2的正极输出端口。其中，发码接收模块3用于检测进线端子1接收到的第一发码信号，并根据第一发码信号对应的电平等级控制发码驱动模块4向出线端子2输出相应电平等级的第二发码信号。可以理解的是，在第二发码信号到达下一个二总线信号中继器时，该第二发码信号作为下一个二总线信号中继器的第一发码信号。

具体的，本实施例提供的电平等级包括依次增大的第一电平等级、第二电平等级和第三电平等级，第二电平等级对应的电平值包括第一电平值和第二电平值，发码驱动模块4设置有用于将第二电平等级对应的电平值设置为第一电平值或第二电平值的切换单元。

进一步的，回码检测模块5的检测端连接于出线端子2的正极输出端口，回码检测模块5的输出端连接于回码驱动模块6和重码驱动模块7的驱动端，回码驱动模块6和重码驱动模块7的输出端连接于进线端子1的正极输入端口。其中，回码检测模块5用于检测出线端子2接收到的第一回码信号以及第一重码信号，并基于第一回码信号控制回码驱动模块6向进线端子1输出第二回码信号，以及基于第一重码信号控制重码驱动模块7向进线端子1输出第二重码信号。可以理解的是，在第二回码信号或第二重码信号到达上一个二总线信号中继器时，该第二回码信号或第二重码信号作为上一个二总线信号中继器的第一回码信号或第一重码信号。

进一步的，回码检测模块5的检测端连接于出线端子2的正极输出端口，回码检测模块5的输出端连接于短路驱动模块10的驱动端，短路驱动模块10的输出端连接于进线端子1的正极输入端口。其中，回码检测模块5用于检测出线端子2接收到的第一短路检测信号，并基于第一短路检测信号控制短路驱动模块10向进线端子1输出第二短路检测信号。可以理解的是，在第二短路检测信号到达上一个二总线信号中继器时，该第二短路检测信号作为上一个二总线信号中继器的第一短路检测信号。

在一个可能的实施例中，本实施例提供的二总线信号中继器还包括无极性处理模块12，该无极性处理模块12的进线侧连接于进线端子1，出线侧连接于发码接收模块3、回码驱动模块6、重码驱动模块7和短路驱动模块10的共同连接端。可选的，在无极性处理模块12中设置有将二总线信号中继器在无极性接法和有极性接法之间切换的切换器件。

图2为本申请实施例提供的一种二总线信号中继器的电路结构示意图，图3为本申请实施例提供的一种进线端子、出线端子和电源模块的电路结构示意图，其中图3是图2中进线端子1、出线端子2和电源模块14部分的放大示意图。如图2和图3所示，本实施例提供的进线端子1(图中JP1)和出线端子2(图中JP2)均设置有第一～第六连接端子，其中进线端子1的第三连接端子用于接入电源的正极LIN+(20～27V电源，本实施例以24V电压源为例)，第五连接端子和第六连接端子分别作为正极输入端口(二总线T1)和负极输入端口(二总线T2)，第四连接端子接地，出线端子2的第五连接端子和第六连接端子分别作为正极输出端口(OUT+、SLC+)和负极输出端口(GND、SLC-)。

进一步的，本实施例提供的电源模块14的具体电路连接关系如图3所示，本实施例不再赘述。本实施例采用HT7133-1稳压芯片将24V电压转换为3.3V电压，通过电阻R32(1KΩ)、R35(2KΩ)、R40(2KΩ)、R41(2KΩ)以及稳压二极管D19(稳定电压14V)对24V电压源进行分压得到21.2V、15.6V和10V的电压源，并通过电阻R34(2KΩ)和稳压二极管D22(稳定电压14V)的对24V电压源进行分压得到14V电压源。

可选的，可通过二极管D5从二总线T1中接入24V电源进行供电，也可以另外接入20～27V的电源进行供电，并且在外接电源时，二极管D5默认不焊接。

图4为本申请实施例提供的一种无极性处理模块的电路结构示意图，图4为图2中无极性处理模块12的放大示意图。如图2和图4所示，本实施例提供的无极性处理模块12包括第一插针连接器(图中P1)、第二插针连接器(图中P2)、第一NMOS管(图中Q1)、第三二极管(图中D3)、第二NMOS管(图中Q2)、第四二极管(图中D2)、第一PMOS管(图中Q3)、第五二极管(图中D4)、第二PMOS管(图中Q4)和第六二极管(图中D1)。

其中第一插针连接器和第二插针连接器作为切换器件，用于在无极性接法和有极性接法之间切换，第一插针连接器设置有第一连接端、第二连接端和第三连接端，第二插针连接器设置有第一连接端和第二连接端。第一插针连接器的第一连接端连接于进线端子1的正极输入端口，第二连接端连接于发码接收模块3的检测端，第二插针连接器的第一连接端连接于进线端子1的负极输入端口，第二连接端接地。

第一NMOS管的栅极连接于第三二极管的阴极，第三二极管的阳极连接于第一插针连接器的第一连接端，第一NMOS管的源极接地，漏极连接于第二插针连接器的第一连接端。第二NMOS管的栅极连接于第四二极管的阴极，第四二极管的阳极连接于第二插针连接器的第一连接端，第二NMOS管的源极接地，漏极连接于第一插针连接器的第一连接端。第一PMOS管的栅极连接于第五二极管的阳极，第五二极管的阴极连接于第二插针连接器的第一连接端，第一PMOS管的源极连接于第一插针连接器的第三连接端，漏极连接于第一插针连接器的第一连接端。第二PMOS管的栅极连接于第六二极管的阳极，第六二极管的阴极连接于第一插针连接器的第一连接端，第二PMOS管的源极连接于第一插针连接器的第三连接端，漏极连接于第二插针连接器的第一连接端。

在利用接线帽短接第一插针连接器的第二连接端和第三连接端，第二插针连接器不短接时，二总线信号中继器为无极性接法，而在利用接线帽使第一插针连接器和第二插针连接器均短接第一连接端和第二连接端时，二总线信号中继器为有极性接法，本实施例采用MOS管同步整流方法，对比由二极管组成的整流电路，具有比较低的损耗和较快的反应速度的优势。

图5为本申请实施例提供的一种发码接收模块的电路结构示意图，图5是图2中发码接收模块3的放大示意图。如图2和图5所示，本实施例提供的发码接收模块3包括第一稳压管(图中D7)、第一电阻(图中R16)、第二电阻(图中R11)、第一开关管(图中Q11)、第三电阻(图中R17)、第四电阻(图中rR12)和第二开关管(图中Q12)。其中第一开关管和第二开关管均设置有控制端、第一连接端和第二连接端，第一稳压管的反相击穿电压大于第二电平等级。具体的，本实施例提供的第一开关管和第二开关管为NPN型的三极管，其控制端、第一连接端和第二连接端分别为基极、集电极和发射极。

具体的，第一稳压管的阴极电连接于进线端子1的正极输入端口(通过连接第一插针连接器的第二连接端，实现与进线端子1的正极输入端口的连接)，第一稳压管的阳极电连接于第一电阻的一端，第一电阻的另一端电连接于第一开关管的基极，第一开关管的集电极经第二电阻电连接3.3V电压源，第一开关管的发射极接地，第一开关管的集电极还电连接于发码驱动模块4(图中通过CLK_24V连接到发码驱动模块4)。

进一步的，第三电阻的一端电连接于进线端子1的正极输入端口(通过连接第一插针连接器的第二连接端，实现与进线端子1的正极输入端口的连接)，另一端电连接于第二开关管的基极，第二开关管的集电极经第四电阻连接3.3V电压源，第二开关管的发射极接地，第一开关管的集电极还连接于发码驱动模块4(图中通过CLK_5V连接到发码驱动模块4)。

进一步的，发码接收模块3还包括第一加速电容(图中C9)、第二加速电容(图中C10)、第一钳位二极管(图中D8)、第二钳位二极管(图中D11)、第三钳位二极管(图中D9)和第四钳位二极管(图中D12)。

其中，第一加速电容的两端分别连接于第一稳压管的阴极和第一开关管的基极，第二加速电容与第三电阻并联，第一钳位二极管的阴极连接于第二电阻与电压源的共同连接点，第一钳位二极管的阳极连接于第一开关管的集电极，第二钳位二极管的阴极和阳极分别连接于第一开关管的集电极和发射极，第三钳位二极管的阴极连接于第四电阻与电压源的共同连接点，第三钳位二极管的阳极连接于第二开关管的集电极，第四钳位二极管的阴极和阳极分别连接于第二开关管的集电极和发射极。

图6是本申请实施例提供的一种发码驱动模块、回码检测模块和短路检测模块的电路结构示意图，图6是图2中发码驱动模块4、回码检测模块5和短路检测模块13的放大示意图。如图2和图6所示，本实施例提供的发码驱动模块4包括第三开关管(图中Q16)、第二稳压管(图中D21、D22)、第四开关管(图中Q17)、第五开关管(图中Q13)、第五电阻(图中R27)和第一二极管(图中D16)，第三开关管、第四开关管和第五开关管均设置有控制端、第一连接端和第二连接端，第二稳压管的稳定电压与第二电平等级对应。具体的，本实施例提供的第三开关管和第四开关管为NPN型的三极管，第五开关管为NPN型的达林顿管，其控制端、第一连接端和第二连接端分别为基极、集电极和发射极。

具体的，第三开关管的基极连接于第一开关管的集电极(对应图中CLK_24V)，第三开关管的发射极接地，第三开关管的集电极连接于第二稳压管的阳极，第二稳压管的阴极连接于第一二极管的阴极。第四开关管的基极连接于第一开关管的集电极(对应图中CLK_5V)，第四开关管的发射极接地，第四开关管的集电极连接于第一二极管的阴极。第五开关管的基极经第五电阻连接24V电压源，第五开关管的集电极连接于24V电压源，第五开关管的发射极连接于第一二极管的阳极，第一二极管的阳极连接于出线端子2的正极输出端口。

进一步的，本实施例提供的切换单元具体为第三插针连接器(图中P3)，第三插针连接器设置有第一连接端、第二连接端和第三连接端，第二稳压管包括分别对应第一电平值和第二电平值的第一电压稳压管和第二电压稳压管。本实施例以第一电平值和第二电平值分别为5V和8V为例进行描述，对应的，第一电压稳压管和第二电压稳压管的稳定电压分别为5.1V和8.2V。

具体的，第三插针连接器的第一连接端连接于第二电压稳压管的阴极，第二连接端连接于第四开关管的集电极(第一二极管的阴极)，第三连接端连接于第一电压稳压管的阴极，第一电压稳压管和第二电压稳压管的阳极均连接于第三开关管的集电极。通过键帽短接第三插针连接器的第一、第二连接端或者第二、第三连接端和将第二稳压管的稳定电压对应的电平值切换为8V或5V。对应的，为了保证发码接收模块3可识别到5V以及8V的第一发码信号，本实施例提供的第一稳压管的反相击穿电压为9.1V。

可以理解的是，在二总线通信中，一般通过二总线发送不同电平等级的电平信号的传输信息，本实施例中第一电平等级、第二电平等级和第三电平等级分别为0V、5V/8V、24V三个电平等级，可根据实际通信协议将中间的电平等级切换为5V或8V，提高二总线信号中继器的灵活性和适用性。

进一步的，本实施例提供的发码驱动模块4还包括第十三开关管(图中Q14)和第十四电阻(图中R33)，第十三开关管的基极连接于第五开关管的发射极，第十三开关管的集电极和发射极分别连接于第五开关管的基极和第一二极管的阳极，第十四电阻的两端分别连接于第五开关管的发射极和第一二极管的阳极，使得第五开关管的发射极经第十四电阻连接于第一二极管的阳极。第十三开关管和第十四电阻组成反馈限流保护电路，当电流短路时使第五开关管截止，保护电路。

具体的，本实施例提供的第十四电阻的阻值为2Ω，第十三开关管的开启电压为0.7V，在出线端子2的电流达到350mA时，第十三开关管的基极电压达到305mA*2Ω＝0.7V，第十三开关管导通，拉低第五开关管基极电压，时第五开关管截止，提供350mA的短路保护。

进一步的，本实施例提供的回码检测模块5包括第六电阻(图中并联的电阻R28和R29)、第六开关管(图中Q15)、第七电阻(图中R31)、第二二极管(图中D17)、回码检测单元8和重码检测单元9(其中回码检测单元8和重码检测单元9在图7中示出)。第六开关管设置有控制端、第一连接端和第二连接端，具体的，本实施例提供的第六开关管为NPN型的三极管，其控制端、第一连接端和第二连接端分别为基极、集电极和发射极。

具体的，第六电阻的一端连接24V电压源，另一端连接于第六开关管的集电极，第六开关管的发射极连接于出线端子2的正极输出端口，第六开关管的基极经第七电阻连接14V电压源，第六开关管的基极连接于第二二极管的阳极，第二二极管的阴极与本实施例提供的发码接收模块3连接(具体为与发码接收模块3中第一二极管的阴极连接)发码接收模块3在检测到进线端子1的正极输入端口输出回码电平信号(一般为5V电平信号)时，拉高第二二极管的阴极的电位，以使第六开关管导通。

回码检测单元8的检测端连接于第六开关管的集电极(图中SLC1_ANSWER)，回码检测单元8的输出端连接于回码驱动模块6的驱动端。其中，回码检测单元8根据第六开关管的集电极的电压向回码驱动模块6的驱动端发出回码驱动信号，以使回码驱动模块6向进线端子1输出第二回码信号。

重码检测单元9的检测端连接于第六开关管的集电极(图中SLC1_ANSWER)，重码检测单元9的输出端连接于重码驱动模块7的驱动端。其中，重码检测单元9根据第六开关管的集电极的电压向重码驱动模块7的驱动端发出重码驱动信号，以使重码驱动模块7向进线端子1输出第二重码信号。

图7是本申请实施例提供的一种回码检测单元和重码检测单元的电路结构示意图，图7是图2中回码检测单元8和重码检测单元9的放大示意图。如图2、图6和图7所示，回码检测单元8包括第一比较器(图中U2A)和第一反相器(图中U3A)，其中第一反相器为施密特反相器。第一比较器的同相输入端连接于第六开关管的集电极(SLC1_ANSWER)，第一比较器的反向输入端接入21.2V的回码检测电压源，第一比较器的输出端连接于第一反相器的输入端，第一反相器的输出端(FB_NORMAL)连接于回码驱动模块6的驱动端。

进一步的，重码检测单元9包括第二比较器(图中U2B)和第二反相器(图中U3C)，其中第二反相器为施密特反相器。第二比较器的同相输入端连接于第六开关管的集电极(SLC1_ANSWER)，第二比较器的反向输入端接入15.6V的重码检测电压源，第二比较器的输出端连接于第二反相器的输入端，第二反相器的输出端(FB_REPEAT)连接于重码驱动模块7的驱动端。

其中，第六电阻由两个相互并联且阻值均为240Ω的电阻组成，第六电阻的阻值为120Ω，第六电阻的连接的电压源为24V电压源，假设二总线信号中继器接收的第一回码信号由现场模块或探头中50mA的恒流源拉取电流得到，则在检测到第一回码信号时，第六电阻的分压是50mA*120Ω＝6V，则第六开关管集电极的电压为24V-6V＝18V。假设在出现重码时，二总线信号中继器接收的第一重码信号为100mA的电流，此时第六电阻的分压是12V，则第六开关管集电极的电压为12V。

一般的，DLIP协议(二总线协议)规定回码电流最小值35mA(本实施例最小回码电流为21.25mA为例)，并在回码电流大于70mA时判断为重码。在出现重码时，回码电流≥70mA，对应第六开关管集电极的电压V_{SLC1_ANSWER}≤24V-70mA*120Ω＝15.6V，即在第六开关管集电极的电压小于15.6V时，判断出现重码或短路，并将第二比较器的反向输入端接入15.6V电压源作为重码检测电压源。

在正常回码时21.25mA≥回码电流≥70mA，对应第六开关管集电极的电压为：15.6V≤V_{SLC1_ANSWER}≤24V-21.25mA*120Ω＝21.45V，即在第六开关管集电极的电压位于15.6V和21.45V之间时，并将第一比较器的反向输入端接入21.2V电压源作为回码检测电压源。

可以理解的是，在正常回码时，第一比较器输出低电平信号，经第一反相器输出为高电平的回码驱动信号，而在出现重码时，第一比较器和第二比较器均输出低电平信号，分别经第一反相器输出为高电平的回码驱动信号和重码驱动信号，在回码结束时，总线电流接近0mA。则回码状态、回码电流、第一比较器和第二比较器输出电压的关系如下表所示：

回码状态	回码电流	V<sub>FB_NORMAL</sub>	V<sub>FB_REPEAT</sub>
				无回码	I＜21.25mA	L	L
正常回码	70mA＞I≥21.25mA	H	L
				重码	I≥70mA	H	H

图8是本申请实施例提供的一种回码驱动模块的电路结构示意图，图8是图2中回码驱动模块6的放大示意图。如图2、图7和图8所示，本实施例提供的回码驱动模块6包括第七开关管(图中Q6)、第八开关管(图中Q9)、第八电阻(图中R22)和第九电阻(图中R19)，第七开关管和第八开关管均设置有控制端、第一连接端和第二连接端。具体的，本实施例提供的第七开关管和第八开关管为NPN型的三极管，其控制端、第一连接端和第二连接端分别为基极、集电极和发射极。

具体的，第七开关管的基极连接于第一反相器的输出端(FB_NORMAL)，第七开关管的集电极连接于进线端子1的正极输入端口(通过连接第一插针连接器的第二连接端，实现与进线端子1的正极输入端口的连接)，第七开关管的发射极经第八电阻接地，第七开关管的发射极还经第九电阻连接于第八开关管的基极，第八开关管的集电极连接于第七开关管的基极，第八开关管的发射极接地。

在第一反相器输出为高电平的回码驱动信号时，第七开关管导通，从二总线拉取50mA的电流，从而向进线端子1输出第二回码信号。

其中第八电阻的阻值为12.1Ω，并且第八开关管的开启电压为0.7V，将第七开关管中流过的电流限制在0.7V/12.1Ω＝57.85mA的范围内，并在超过57.85mA时，第七开关管将截止，实现对线路的过流保护。

图9是本申请实施例提供的一种重码驱动模块的电路结构示意图，图9是图2中重码驱动模块7的放大示意图。如图2、图7和图9所示，本实施例提供的重码驱动模块7包括第九开关管(图中Q7)、第十开关管(图中Q10)、第十电阻(图中R23)和第十一电阻(图中R20)，第九开关管和第十开关管均设置有控制端、第一连接端和第二连接端。具体的，本实施例提供的第九开关管和第十开关管为NPN型的三极管，其控制端、第一连接端和第二连接端分别为基极、集电极和发射极。

具体的，第九开关管的基极连接于第二反相器的输出端(FB_REPEAT)，第九开关管的集电极连接于进线端子1的正极输入端口(通过连接第一插针连接器的第二连接端，实现与进线端子1的正极输入端口的连接)，第九开关管的发射极经第十电阻接地，第九开关管的发射极还经第十一电阻连接于第十开关管的基极，第十开关管的集电极连接于第九开关管的基极，第十开关管的发射极接地。

在第二反相器输出为高电平的重码驱动信号时，此时第一反相器输出为高电平的回码驱动信号，第六开关管和第七开关管导通，从二总线拉取100mA的电流，从而向进线端子1输出第二重码信号。

其中第十电阻的阻值为12.1Ω，并且第十开关管的开启电压为0.7V，将第九开关管中流过的电流限制在0.7V/12.1Ω＝57.85mA的范围内，并在超过57.85mA时，第九开关管将截止，实现对线路的过流保护。

图10是本申请实施例提供的一种短路检测单元的电路结构示意图，图10是图2中短路检测单元11的放大示意图，图11是本申请实施例提供的一种短路驱动模块的电路结构示意图，图11是图2中短路驱动模块10的放大示意图。如图2、图6、图10、图11所示，本实施例提供的短路检测单元11的检测端连接于第六开关管的集电极，短路检测单元11的输出端连接于短路驱动模块10的驱动端，短路检测单元11根据第六开关管的集电极的电压向短路驱动模块10的驱动端发出短路驱动信号，以使短路驱动模块10向进线端子1输出第二短路检测信号。

具体的，本实施例提供的短路检测单元11包括第三比较器(图中U2C)和第三反相器(图中U3B)，其中第三反相器为施密特反相器。第三比较器的同相输入端连接于第六开关管的集电极(SLC1_ANSWER)，第三比较器的反向输入端接入10V的短路检测电压源，第三比较器的输出端连接于第三反相器的输入端，第三反相器的输出端连接于短路驱动模块10的控制端。

进一步的，本实施例提供的短路驱动模块10包括第十一开关管(图中Q5)、第十二开关管(图中Q8)、第十二电阻(图中R21)和第十三电阻(图中R18)，第十一开关管和第十二开关管均设置有控制端、第一连接端和第二连接端。具体的，本实施例提供的第十一开关管和第十二开关管为NPN型的三极管，其控制端、第一连接端和第二连接端分别为基极、集电极和发射极。

具体的，第十一开关管的基极连接于第三反相器的输出端，第十一开关管的集电极连接于进线端子1的正极输入端口(通过连接第一插针连接器的第二连接端，实现与进线端子1的正极输入端口的连接)，第十一开关管的发射极经第十二电阻连接出线端子2的正极输出端口(OUT+，其中OUT+在短路时相当于接地)，第十一开关管的发射极还经第十三电阻连接于第十二开关管的基极，第十二开关管的集电极连接于第十一开关管的基极，第十二开关管的发射极连接出线端子2的正极输出端口(OUT+)。

可以理解的是，在二总线信号中继器的出线端子2短路时，假设短路电流为150mA，对应第六开关管集电极的电压V_{SLC1_ANSWER}＝24V-150mA*120Ω＝6V，此时第三比较器输出低电平信号，并经第三反相器输出为高电平的短路驱动信号，第十一开关管导通，从二总线拉取150mA的电流，从而向进线端子1输出第二短路检测信号。上级的二总线控制器根据现场模块或探头拉取的电流对应的电流值范围即可识别出回码信号、重码信号以及短路检测信号。

其中第十二电阻的阻值为4.02Ω，并且第十二开关管的开启电压为0.7V，将第十一开关管中流过的电流限制在0.7V/4.02Ω＝174mA的范围内，并在超过174mA时，第十一开关管将截止，实现对线路的过流保护。

进一步的，结合图6和图11，本实施例提供的短路检测模块13的检测端连接于出线端子2的正极输出端口，短路检测模块13的输出端连接于短路驱动模块10的驱动端，短路检测模块13用于检测出线端子2接收到的回码电流信号，并基于回码电流信号控制短路驱动模块10向进线端子1输出第二短路检测信号。

具体的，短路检测模块13包括保险丝(图中PTC1)、第十五电阻(图中R37)、第十六电阻(图中R37)和短路指示LED灯(图中LED2)，其中保险丝为自恢复保险丝。具体的，保险丝的一端连接于第六开关管的发射极，另一端连接于出线端子2的正极输出端口(SLC+)，第十五电阻的一端连接于第六开关管的发射极，另一端与第十六电阻的一端连接，第十六电阻的另一端连接于短路指示LED灯的阳极，短路指示LED灯的阴极连接于出线端子2的正极输出端口(SLC+)，第十五电阻和第十六电阻的共同连接端连接于短路驱动模块10的驱动端(即第十一开关管的基极)。本实施例的其他电路连接关系详见附图，本实施例不再赘述。

在回码过程中，若出现短路的情况，保险丝将会断开，通过第十五电阻、第十六电阻和短路指示LED灯向下一段二总线中的现场模块和探头提供电流，短路指示LED灯点亮，进行短路指示，并且此时第十一开关管导通，从二总线拉取150mA的电流，从而向进线端子1输出第二短路检测信号。

图12为本申请实施例提供的一种二总线通讯系统的原理示意图，如图12所示，例如在基于二总线进行通讯的火灾设备通讯系统中，通过火灾报警控制器引出二总线，在二总线需要中继延长的位置(例如在1Km范围内)，利用二总线信号中继器的进线端子1接入上一段二总线，并利用出线端子2接出下一段二总线，进行二总线的串联接驳，在每一段二总线中可接入现场模块以及探头。

同时，通过发码接收模块3从进线端子1接收上一段二总线发送的第一发码信号，并根据第一发码信号的电平等级控制发码驱动模块4向出线端子2输出相应电平等级的第二发码信号，以向下一段二总线发送第二发码信号，并通过回码检测模块5检测下一段二总线上传的第一回码信号以及第一重码信号，并分别基于第一回码信号和第一重码信号控制回码驱动模块6和重码驱动模块7向进线端子1发送第二回码信号和第二重码信号，从而向上一段二总线发送第二回码信号和第二重码信号，有效实现二总线通讯距离的延长以及带负载能力的提高。同时，对现场模块或负载的短路情况进行检测，并及时向上级控制系统进行反馈，保证设备安全运行。

上述仅为本申请的较佳实施例及所运用的技术原理。本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由权利要求的范围决定。

Claims (10)

1.一种二总线信号中继器，其特征在于，包括进线端子、出线端子、发码接收模块、发码驱动模块、回码检测模块、回码驱动模块和重码驱动模块，其中：

所述进线端子设置有正极输入端口和负极输入端口，所述出线端子设置有正极输出端口和负极输出端口；

所述发码接收模块的检测端连接于所述进线端子的正极输入端口，所述发码接收模块的输出端连接于所述发码驱动模块的驱动端，所述发码驱动模块的输出端连接于所述出线端子的正极输出端口，所述发码接收模块用于检测所述进线端子接收到的第一发码信号，并根据所述第一发码信号对应的电平等级控制所述发码驱动模块向所述出线端子输出相应电平等级的第二发码信号；

所述回码检测模块的检测端连接于所述出线端子的正极输出端口，所述回码检测模块的输出端连接于所述回码驱动模块和所述重码驱动模块的驱动端，所述回码驱动模块和所述重码驱动模块的输出端连接于所述进线端子的正极输入端口，所述回码检测模块用于检测所述出线端子接收到的第一回码信号以及第一重码信号，并基于所述第一回码信号控制所述回码驱动模块向所述进线端子输出第二回码信号，以及基于所述第一重码信号控制所述重码驱动模块向所述进线端子输出第二重码信号。

2.根据权利要求1所述的二总线信号中继器，其特征在于，所述发码接收模块包括第一稳压管、第一电阻、第二电阻、第一开关管、第三电阻、第四电阻和第二开关管，所述第一开关管和所述第二开关管均设置有控制端、第一连接端和第二连接端，所述电平等级包括依次增大的第一电平等级、第二电平等级和第三电平等级，所述第一稳压管的反相击穿电压大于所述第二电平等级，其中：

所述第一稳压管的阴极连接于所述进线端子的正极输入端口，所述第一稳压管的阳极连接于所述第一电阻的一端，所述第一电阻的另一端电连接于所述第一开关管的控制端，所述第一开关管的第一连接端经所述第二电阻连接电压源，所述第一开关管的第二连接端接地，所述第一开关管的第一连接端连接于所述发码驱动模块；

所述第三电阻的一端连接于所述进线端子的正极输入端口，另一端连接于所述第二开关管的控制端，所述第二开关管的第一连接端经所述第四电阻连接电压源，所述第二开关管的第二连接端接地，所述第一开关管的第一连接端连接于所述发码驱动模块。

3.根据权利要求2所述的二总线信号中继器，其特征在于，所述发码驱动模块包括第三开关管、第二稳压管、第四开关管、第五开关管、第五电阻和第一二极管，所述第三开关管、所述第四开关管和所述第五开关管均设置有控制端、第一连接端和第二连接端，所述第二稳压管的稳定电压与所述第二电平等级对应，其中：

所述第三开关管的控制端连接于所述第一开关管的第一连接端，所述第三开关管的第二连接端接地，所述第三开关管的第一连接端连接于所述第二稳压管的阳极，所述第二稳压管的阴极连接于所述第一二极管的阴极；

所述第四开关管的控制端连接于所述第一开关管的第一连接端，所述第四开关管的第二连接端接地，所述第四开关管的第一连接端连接于所述第一二极管的阴极；

所述第五开关管的控制端经所述第五电阻连接电压源，所述第五开关管的第一连接端连接于电压源，所述第五开关管的第二连接端连接于所述第一二极管的阳极，所述第一二极管的阳极连接于所述出线端子的正极输出端口。

4.根据权利要求3所述的二总线信号中继器，其特征在于，所述回码检测模块包括第六电阻、第六开关管、第七电阻、第二二极管、回码检测单元和重码检测单元，所述第六开关管设置有控制端、第一连接端和第二连接端，其中：

所述第六电阻的一端连接电压源，另一端连接于所述第六开关管的第一连接端，所述第六开关管的第二连接端连接于所述出线端子的正极输出端口，所述第六开关管的控制端经所述第七电阻连接电压源，所述第六开关管的控制端连接于所述第二二极管的阳极，所述第二二极管的阴极连接于所述第一二极管的阴极；

所述回码检测单元的检测端连接于所述第六开关管的第一连接端，所述回码检测单元的输出端连接于所述回码驱动模块的驱动端，所述回码检测单元根据所述第六开关管的第一连接端的电压向所述回码驱动模块的驱动端发出回码驱动信号，以使所述回码驱动模块向所述进线端子输出第二回码信号；

所述重码检测单元的检测端连接于所述第六开关管的第一连接端，所述重码检测单元的输出端连接于所述重码驱动模块的驱动端，所述重码检测单元根据所述第六开关管的第一连接端的电压向所述重码驱动模块的驱动端发出重码驱动信号，以使所述重码驱动模块向所述进线端子输出第二重码信号。

5.根据权利要求4所述的二总线信号中继器，其特征在于，所述回码检测单元包括第一比较器和第一反相器，所述第一比较器的同相输入端连接于所述第六开关管的第一连接端，所述第一比较器的反向输入端接入回码检测电压源，所述第一比较器的输出端连接于所述第一反相器的输入端，所述第一反相器的输出端连接于所述回码驱动模块的驱动端。

6.根据权利要求5所述的二总线信号中继器，其特征在于，所述回码驱动模块包括第七开关管、第八开关管、第八电阻和第九电阻，所述第七开关管和所述第八开关管均设置有控制端、第一连接端和第二连接端，其中：

所述第七开关管的控制端连接于所述第一反相器的输出端，所述第七开关管的第一连接端连接于所述进线端子的正极输入端口，所述第七开关管的第二连接端经所述第八电阻接地，所述第七开关管的第二连接端经所述第九电阻连接于所述第八开关管的控制端，所述第八开关管的第一连接端连接于所述第七开关管的控制端，所述第八开关管的第二连接端接地。

7.根据权利要求4所述的二总线信号中继器，其特征在于，所述重码检测单元包括第二比较器和第二反相器，所述第二比较器的同相输入端连接于所述第六开关管的第一连接端，所述第二比较器的反向输入端接入重码检测电压源，所述第二比较器的输出端连接于所述第二反相器的输入端，所述第二反相器的输出端连接于所述重码驱动模块的驱动端。

8.根据权利要求7所述的二总线信号中继器，其特征在于，所述重码驱动模块包括第九开关管、第十开关管、第十电阻和第十一电阻，所述第九开关管和所述第十开关管均设置有控制端、第一连接端和第二连接端，其中：

所述第九开关管的控制端连接于所述第二反相器的输出端，所述第九开关管的第一连接端连接于所述进线端子的正极输入端口，所述第九开关管的第二连接端经所述第十电阻接地，所述第九开关管的第二连接端经所述第十一电阻连接于所述第十开关管的控制端，所述第十开关管的第一连接端连接于所述第九开关管的控制端，所述第十开关管的第二连接端接地。

9.根据权利要求4任一项所述的二总线信号中继器，其特征在于，所述二总线信号中继器还包括短路驱动模块，所述回码检测模块还包括短路检测单元，所述短路检测单元包括第三比较器和第三反相器，所述短路驱动模块包括第十一开关管、第十二开关管、第十二电阻和第十三电阻，所述第十一开关管和所述第十二开关管均设置有控制端、第一连接端和第二连接端，其中：

所述第三比较器的同相输入端连接于所述第六开关管的第一连接端，所述第三比较器的反向输入端接入短路检测电压源，所述第三比较器的输出端连接于所述第三反相器的输入端，所述第三反相器的输出端连接于所述第十一开关管的控制端；

所述第十一开关管的第一连接端连接于所述进线端子的正极输入端口，所述第十一开关管的第二连接端经所述第十二电阻连接所述出线端子的正极输出端口，所述第十一开关管的第二连接端经所述第十三电阻连接于所述第十二开关管的控制端，所述第十二开关管的第一连接端连接于所述第十一开关管的控制端，所述第十二开关管的第二连接端连接所述出线端子的正极输出端口。

10.根据权利要求1-9任一项所述的二总线信号中继器，其特征在于，所述二总线信号中继器还包括无极性处理模块，所述无极性处理模块包括第一插针连接器、第二插针连接器、第一NMOS管、第三二极管、第二NMOS管、第四二极管、第一PMOS管、第五二极管、第二PMOS管和第六二极管，所述第一插针连接器设置有第一连接端、第二连接端和第三连接端，所述第二插针连接器设置有第一连接端和第二连接端，其中：

所述第一插针连接器的第一连接端连接于所述进线端子的正极输入端口，第二连接端连接于所述发码接收模块的检测端，所述第二插针连接器的第一连接端连接于所述进线端子的负极输入端口，第二连接端接地；

所述第一NMOS管的栅极连接于所述第三二极管的阴极，所述第三二极管的阳极连接于所述第一插针连接器的第一连接端，所述第一NMOS管的源极接地，漏极连接于所述第二插针连接器的第一连接端；

所述第二NMOS管的栅极连接于所述第四二极管的阴极，所述第四二极管的阳极连接于所述第二插针连接器的第一连接端，所述第二NMOS管的源极接地，漏极连接于所述第一插针连接器的第一连接端；

所述第一PMOS管的栅极连接于所述第五二极管的阳极，所述第五二极管的阴极连接于所述第二插针连接器的第一连接端，所述第一PMOS管的源极连接于所述第一插针连接器的第三连接端，漏极连接于所述第一插针连接器的第一连接端；

所述第二PMOS管的栅极连接于所述第六二极管的阳极，所述第六二极管的阴极连接于所述第一插针连接器的第一连接端，所述第二PMOS管的源极连接于所述第一插针连接器的第三连接端，漏极连接于所述第二插针连接器的第一连接端。

Images