CN116032684A - 一种lin总线驱动电路及设备 - Google Patents
一种lin总线驱动电路及设备 Download PDFInfo
- Publication number
- CN116032684A CN116032684A CN202211655029.4A CN202211655029A CN116032684A CN 116032684 A CN116032684 A CN 116032684A CN 202211655029 A CN202211655029 A CN 202211655029A CN 116032684 A CN116032684 A CN 116032684A
- Authority
- CN
- China
- Prior art keywords
- control unit
- tube
- lin
- lin bus
- slope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 abstract description 8
- 230000005670 electromagnetic radiation Effects 0.000 abstract description 6
- 238000004321 preservation Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本申请提供一种LIN总线驱动电路及设备，该电路包括栅源电压控制单元、斜率控制单元和正负压自保护单元，栅源电压控制单元分别连接斜率控制单元和正负压自保护单元，斜率控制单元和正负压自保护单元经由输出节点连接外部的LIN端口。栅源电压控制单元在使能信号的控制下，将参考电流输出至斜率控制单元；斜率控制单元调节LIN总线驱动电路对应的下拉电压的变化速率，以控制LIN端口对应的总线电压的斜率；正负压自保护单元在总线电压超过预设范围时，保护LIN总线驱动电路不受损坏。本申请可以实现LIN总线对应的总线电压的缓慢变化，从而降低LIN总线高低电平翻转时的电磁辐射，同时实现LIN总线正负压时电路都能自保护。
Description
技术领域
本申请涉及电路涉及领域，尤其涉及一种LIN总线驱动电路及设备。
背景技术
现本地局域互联网(Local Interconnect Network，简称LIN)总线驱动器的工业技术规范通常规定所发射的信号被成形为具有预定斜率，以便减小在高频下的电磁发射。但是，较小的斜率时常导致无效的占空比，使得数据传输发生错误。采用阶跃电流作为栅极充电/放电电流可以降低数量居传输的错误率。然而，阶跃电流的陡峭边缘会造成在LIN总线上的造成明显的电磁辐射(Electromagnetic Emission，简称EME)。此外，LIN总线正负压时，现有的驱动电路不能实现自保护。
因此，现有技术存在LIN总线驱动电路的电磁辐射大且电路不能实现自保护的技术问题。
发明内容
为了解决上述技术问题，本发明提供了一种LIN总线驱动电路及设备，具体方案如下：
第一方面，本申请实施例提供了一种LIN总线驱动电路，所述LIN总线驱动电路包括栅源电压控制单元、斜率控制单元和正负压自保护单元，所述栅源电压控制单元分别连接所述斜率控制单元和所述正负压自保护单元，所述所述斜率控制单元和所述正负压自保护单元经由输出节点连接外部的LIN端口；
所述栅源电压控制单元用于在使能信号的控制下，将参考电流输出至所述斜率控制单元；
所述斜率控制单元用于调节所述LIN总线驱动电路对应的下拉电压的变化速率，以控制所述LIN端口对应的总线电压的斜率；
所述正负压自保护单元用于在所述LIN端口对应的总线电压超过预设范围时，保护所述LIN总线驱动电路不受损坏。
根据本申请公开的一种具体实施方式，所述栅源电压控制单元包括参考电流源、第一电流镜、第二电流镜和开关管电路，所述参考电流源分别连接所述第一电流镜和所述第二电流镜；
所述栅源电压控制单元用于将参考电流通过所述第一电流镜或所述第二电流镜、所述开关管输出至所述斜率控制单元。
根据本申请公开的一种具体实施方式，所述第一电流镜包括第一NMOS管、第二NMOS管和第三NMOS管，所述第二电流镜包括第一PMOS管和第二PMOS管，所述开关管电路包括第三PMOS管和第四NMOS管；
所述第一NMOS管的漏极连接所述参考电流源，所述第一NMOS管的栅极、所述第一NMOS管的漏极、所述第二NMOS管的栅极以及所述第三NMOS管的栅极经由所述第一节点连接，所述第二NMOS管的漏极连接所述所述第一PMOS管的漏极；
所述第一PMOS管的漏极、所述第一PMOS管的栅极、所述第二PMOS管的栅极经由第二节点连接，所述第二PMOS管的漏极连接所述第三PMOS管的源极；
所述第三NMOS管的漏极连接所述第四NMOS管的源极，所述第三PMOS管的栅极与所述第四NMOS管的栅极连接所述使能信号的输入端，所述第三PMOS管的漏极与所述第四NMOS管的漏极连接至所述斜率控制单元，其中，所述使能信号用于控制所述第三PMOS管和所述第四NMOS管的通断。
根据本申请公开的一种具体实施方式，所述斜率控制单元包括包括第三电流镜以及至少一组等效电阻，其中，所述第三电流镜中的MOS管的数量比所述等效电阻的数量多一个；
所述斜率控制单元用于通过所述第三电流镜以及至少一组所述等效电阻控制所述斜率控制单元对应的下拉电压的变化速率，以控制所述LIN端口对应的总线电压的斜率。
根据本申请公开的一种具体实施方式，所述第三电流镜包括一个基础NMOS管以及至少一个镜像NMOS管；
所述基础NMOS管的漏极连接所述栅源电压控制单元，所述基础NMOS管的漏极以及所述基础NMOS管的栅极经由第三节点连接至所述等效电阻的一端，所述等效电阻的另一端连接所述镜像NMOS管的栅极，所述镜像NMOS管的漏极连接所述正负压自保护单元。
根据本申请公开的一种具体实施方式，任一所述等效电阻包括受控电阻、固定电阻和开关，所述受控电阻和所述固定电阻串联，所述开关并联于所述受控电阻的两端；
所述开关连接所述使能信号的输入端，所述开关用于根据不同的使能信号进行通断以调节所述等效电阻的等效阻值并控制所述下拉电压的变化速率以及所述总线电压的斜率。
根据本申请公开的一种具体实施方式，所述受控电阻和所述固定电阻均包括二极管。
根据本申请公开的一种具体实施方式，所述正负压自保护单元包括上拉电阻、第一二极管、第二二极管以及第四PMOS管；
所述上拉电阻的一端外接电源电压，所述上拉电阻的另一端连接所述第一二极管的阳极，所述第一二极管的阴极连接所述第四PMOS管的源极；
所述第四PMOS管的栅极接地，所述第四PMOS管的漏极和所述第二二极管的阳极经由输出节点连接外部的LIN端口，所述第二二极管的阴极连接所述斜率控制单元。
根据本申请公开的一种具体实施方式，所述第一二极管和所述第二二极管均包括集电极与基极短接的二极管。
第二方面，本申请实施例提供了一种LIN总线驱动设备，所述LIN总线驱动设备包括第一方面中任一项所述的LIN总线驱动电路。
相对于现有技术而言，本申请具有以下有益效果：
本申请提供的LIN总线驱动电路包括栅源电压控制单元、斜率控制单元和正负压自保护单元，其中，栅源电压控制单元分别连接斜率控制单元和正负压自保护单元，斜率控制单元和正负压自保护单元经由输出节点连接外部的LIN端口。栅源电压控制单元在使能信号的控制下，将参考电流输出至斜率控制单元；斜率控制单元调节LIN总线驱动电路对应的下拉电压的变化速率，以控制LIN端口对应的总线电压的斜率；正负压自保护单元在LIN端口对应的总线电压超过预设范围时，保护LIN总线驱动电路不受损坏。本申请可以实现LIN总线对应的总线电压的缓慢上升和缓慢下降，从而降低LIN总线高低电平翻转时的电磁辐射，同时实现LIN总线正负压时电路都能自保护，不会损坏。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本申请实施例提供的LIN总线驱动电路的组成示意图；
图2为本申请实施例提供的LIN总线驱动电路的结构示意图之一；
图3为本申请实施例提供的LIN总线驱动电路的结构示意图之二；
图4为本申请实施例提供的一种LIN总线驱动电路涉及的NMOS管的体二极管示意图。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下文中，可在本发明的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本发明的各种实施例中被清楚地限定。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互结合。
参见图1，图1为本申请实施例提供的LIN总线驱动电路的组成示意图。如图1所示，所述LIN总线驱动电路00包括栅源电压控制单元10、斜率控制单元20和正负压自保护单元30，所述栅源电压控制单元10分别连接所述斜率控制单元20和所述正负压自保护单元30，所述所述斜率控制单元20和所述正负压自保护单元30经由输出节点P0连接外部的LIN端口；
所述栅源电压控制单元10用于在使能信号EN的控制下，将参考电流I1输出至所述斜率控制单元20；
所述斜率控制单元20用于调节所述LIN总线驱动电路00对应的下拉电压的变化速率，以控制所述LIN端口对应的总线电压的斜率；
所述正负压自保护单元30用于在所述LIN端口对应的总线电压超过预设范围时，保护所述LIN总线驱动电路00不受损坏。
参见图2，图2为本申请实施例提供的LIN总线驱动电路的结构示意图之一。如图2所示，所述栅源电压控制单元10包括参考电流源、第一电流镜、第二电流镜和开关管电路，所述参考电流源分别连接所述第一电流镜和所述第二电流镜；
所述斜率控制单元20包括包括第三电流镜以及至少一组等效电阻，其中，所述第三电流镜中的MOS管的数量比所述等效电阻的数量多一个；
所述正负压自保护单元30包括上拉电阻RX、第一二极管D1、第二二极管D2以及第四PMOS管PM4。
具体实施时，所述栅源电压控制单元10用于将参考电流I1通过所述第一电流镜或所述第二电流镜、所述开关管输出至所述斜率控制单元20；所述斜率控制单元20用于通过所述第三电流镜以及至少一组所述等效电阻控制所述斜率控制单元20对应的下拉电压的变化速率，以控制所述LIN端口对应的总线电压的斜率；所述正负压自保护单元30中的第一二极管D1和第四PMOS管PM4中的体二极管形成背靠背二极管，在总线电压超过预设范围时，对LIN总线驱动电路00起到保护作用。
结合图2，下面介绍LIN总线驱动电路00中各单元包括的元器件，以及各元器件之间的连接关系。
1.栅源电压控制单元10：
所述第一电流镜包括第一NMOS管NM1、第二NMOS管NM2和第三NMOS管NM3，所述第二电流镜包括第一PMOS管PM1和第二PMOS管PM2，所述开关管电路包括第三PMOS管PM3和第四NMOS管NM4；
所述第一NMOS管NM1的漏极连接所述参考电流源，所述第一NMOS管NM1的栅极、所述第一NMOS管NM1的漏极、所述第二NMOS管NM2的栅极以及所述第三NMOS管NM3的栅极经由所述第一节点P1连接，所述第二NMOS管NM2的漏极连接所述所述第一PMOS管PM1的漏极；
所述第一PMOS管PM1的漏极、所述第一PMOS管PM1的栅极、所述第二PMOS管PM2的栅极经由第二节点P2连接，所述第二PMOS管PM2的漏极连接所述第三PMOS管PM3的源极；
所述第三NMOS管NM3的漏极连接所述第四NMOS管NM4的源极，所述第三PMOS管PM3的栅极与所述第四NMOS管NM4的栅极连接所述使能信号EN的输入端，所述第三PMOS管PM3的漏极与所述第四NMOS管NM4的漏极连接至所述斜率控制单元20，其中，所述使能信号EN用于控制所述第三PMOS管PM3和所述第四NMOS管NM4的通断。
2.斜率控制单元20：
所述第三电流镜包括一个基础NMOS管NM5以及至少一个镜像NMOS管NM6；
所述基础NMOS管NM5的漏极连接所述栅源电压控制单元10，所述基础NMOS管NM5的漏极以及所述基础NMOS管NM5的栅极经由第三节点P3连接至所述等效电阻的一端，所述等效电阻的另一端连接所述镜像NMOS管NM6的栅极，所述镜像NMOS管NM6的漏极漏极连接所述正负压自保护单元30。
具体实施时，第三电流镜中任一镜像MOS管可以视为一条支路，用户可以根据实际工艺和具体需求调整镜像MOS管即所述支路的数量。参见图3，图3为本申请实施例提供的LIN总线驱动电路00的结构示意图之二。如图3所示，可以将本申请中的驱动级分成第六MOS管NM6、第七MOS管NM7和第八MOS管NM8三条支路，实际应用中为实现最优效果，可以将镜像MOS管的数量调整为N，其中N≥1。
任一所述等效电阻包括受控电阻(R1、R3、R5)、固定电阻(R2、R4、R6)和开关(K1、K2、K3)，所述受控电阻和所述固定电阻串联，所述开关并联于所述受控电阻的两端。所述开关连接所述使能信号EN的输入端，所述开关用于根据不同的使能信号EN进行通断以调节所述等效电阻的等效阻值并控制所述下拉电压的变化速率以及所述总线电压的斜率。
具体实施时，所述受控电阻和所述固定电阻均包括二极管。例如，图3中所示的受控电阻和固定电阻R1～R6也可以是二极管等能提供等效电阻的元器件。
3.正负压自保护单元30：
所述上拉电阻RX的一端外接电源电压VSUP，所述上拉电阻RX的另一端连接所述等效二极管的阳极，所述等效二极管的阴极连接所述第四PMOS管PM4的源极；
所述第四PMOS管PM4的栅极接地，所述第四PMOS管PM4的漏极和所述第二二极管D2的阳极经由输出节点P0连接外部的LIN端口，所述第二二极管D2的阴极连接所述斜率控制单元20。
具体实施时，提供正负压保护的背靠背二极管以及第二二极管D2均可以是集电极和基极短接的二极管等等效形式，以上变种或等效二极管都在本申请的保护范围之内。
基于图3所示的LIN总线驱动电路00中各单元包括的元器件以及各元器件之间的连接关系，下面详细介绍整体电路的控制流程：
参考电流源I1提供偏置电流；第一NMOS管NM1、第二NMOS管NM2和第三NMOS管NM3组成第一电流镜；第一PMOS管PM1和第二PMOS管PM2组成第二电流镜；第三PMOS管PM3和第四NMOS管NM4构成开关管电路，受使能信号EN的高低电平控制，当使能信号EN为高电平时，第四NMOS管NM4导通，当使能信号EN为低电平时，第三PMOS管PM3导通。
基础MOS管和镜像MOS管，即第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7和第八NMOS管NM8组成电流镜结构，等效电阻(R3、R4、R5、R6、R7和R8)及开关K1、开关K2和开关K3组成LIN总线驱动斜率控制电阻，第一二极管D1为单向导通的二极管，以上电流镜、电阻和二极管等构成了驱动器上升和下降斜率控制的核心电路，也是LIN总线驱动器的下拉部分。
上拉电阻R2、第二二极管D2和第四PMOS管PM4构成了LIN总线驱动器的弱上拉部分。因为LIN总线驱动器是开漏结构，芯片内部只提供弱上拉，以实现LIN总线悬空时默认拉到电源电压对应的高电平，即VSUP。
图3中，LIN总线驱动电路00的外围元器件部分40，包括第七电阻R7和电容C1，作为LIN总线组网时的上拉电阻和对地电容。具体实施时，可以根据用户的实际使用需求和具体应用场景，选择不同的电阻值和电容值进行搭配，这里不做进一步限定。例如，根据ISO17987标准，有1kΩ、1nF；660Ω、6.8nF；500Ω、10nF三种负载组合情况。
开关K1、开关K2和开关K3受使能信号EN控制，当使能信号EN＝1时，开关K1、开关K2和开关K3闭合，相对应的受控电阻被短路；当使能信号EN＝0时，开关K1、开关K2和开关K3断开，相对应的受控电阻与固定电阻串联。
(1)当使能信号EN＝0时，开关管第三PMOS管PM3导通，第四NMOS管开关管NM4断开。偏置电流I1通过电流镜流入到第五NMOS管NM5中，将第五NMOS管NM5的栅源电升高到VGS5，其中：
VGS5＝VTH5+VDS5，
VTH5为第五NMOS管NM5的阈值电压，VDS5为第五NMOS管NM5的过驱动电压。
第三电流镜中的镜像MOS管，即第六NMOS管NM6、第七NMOS管NM7和第八NMOS管NM8的栅源电压最终也会从0V升高到VGS4，但由于栅极上串联的等效电阻及自身MOS管的栅极寄生电容CG组成了一阶RC低通滤波器，所以产生了相应的延时时间，其中：
τ＝R*C，
以第六NMOS管NM6管支路的栅源电压为例：
τ6＝(R8+R5)*CG6，
根据一阶RC低通滤波器的延时特性，VGS6经过3*τ6后，达到0.95*VGS4；VGS6经过5*τ6后，达到0.99*VGS4。第七NMOS管NM7管支路和第八NMOS管NM8管对应的支路同理。
通过控制镜像MOS管的栅极电压缓慢上升，实现LIN总线下拉电流的逐渐增大，最终实现LIN总线对应的总线电压的下降斜率的缓慢控制。
(2)当使能信号EN＝1时，第三PMOS关开关管PM3断开，第四NMOS管开关管NM4导通。偏置电流I1通过电流镜流入到第三NMOS管NM3管中，将第五NMOS管NM5管的栅源电压由VGS4拉低，其中：
镜像MOS管即第六NMOS管NM6、第七NMOS管NM7和第八NMOS管NM8的栅源电压最终也会从VGS4拉低到0V，但由于栅极上串联的等效电阻及自身MOS管的栅极寄生电容CG组成了一阶RC低通滤波器，所以产生了相应的延时时间，其中：
τ＝R*C，
以NM6管支路的栅源电压为例：
τ6＝R5*CG6，
根据一阶RC低通滤波器的延时特性，VGS6经过3*6后，降到0.05*VGS4；VGS6经过5*6后，降到0.01*VGS4。第七NMOS管NM7和第八NMOS管NM8对应的支路同理。
通过控制镜像MOS管的栅极电压缓慢下降，实现LIN总线下拉电流的逐渐减小，最终实现LIN总线对应的总线电压的上升斜率的缓慢控制。
(3)LIN端口的弱上拉电路和强下拉电路中，当总线电压高于VSUP或低于0V时(此时一般使能信号EN＝0)，电路内部的背靠背二极管电路均会起到保护作用。
参见图4，图4为本申请实施例提供的一种LIN总线驱动电路涉及的NMOS管的体二极管示意图。MOS管本来有源极-衬底、漏极-衬底间俩PN结，由于源极S和衬底B短接，所以就剩漏极-源极间一个PN结，这个就是体二极管，又称寄生二极管。在MOS管的漏源反接时，体二极管导通，可以防止烧坏MOS管；在MOS管的漏源正接时、|VDD|过大时，体二极管比MOS管先烧坏而导通，可以防止烧坏MOS管。
弱上拉通路中，当LIN电压即总线电压高于VSUP电压时，第四PMOS管PM4的体二极管导通，第四PMOS管PM4的源极也会跟随LIN电压升高，但由于第一二极管D1是反偏的，所以较大的压差降落在第一二极管D1上，只要第一二极管D1是能耐受反向高压即可，不会损坏其它电路；当LIN电压低于0V时，第四PMOS管PM4管导通，第四PMOS管PM4管的源极接近该MOS管的阈值电压，漏极为负压，压降落在第四PMOS管PM4管的源漏之间，只要第四PMOS管PM4的源漏能耐受该压差即可，不会损坏其它电路。
强下拉通路中，当LIN电压高于VSUP电压时，第二二极管D2导通，第六NMOS管NM6、第七NMOS管NM7和第八NMOS管NM8的漏极会升到接近于LIN电压的高压，只要第六NMOS管NM6、第七NMOS管NM7和第八NMOS管NM8的漏源之间能耐受该高压即可，不会损坏其它电路；当LIN电压低于0V时，第二二极管D2反偏，所以较大的压差落在第二二极管D2之间，只要第二二极管D2能耐受该高压即可，不会损坏其它电路。
本申请提供的LIN总线驱动电路，包括栅源电压控制单元、斜率控制单元和正负压自保护单元，栅源电压控制单元分别连接斜率控制单元和正负压自保护单元，斜率控制单元和正负压自保护单元经由输出节点连接外部的LIN端口。栅源电压控制单元在使能信号的控制下，将参考电流输出至斜率控制单元；斜率控制单元调节LIN总线驱动电路对应的下拉电压的变化速率，以控制LIN端口对应的总线电压的斜率；正负压自保护单元在总线电压超过预设范围时，保护LIN总线驱动电路不受损坏。本申请可以实现LIN总线对应的总线电压的缓慢变化，从而降低LIN总线高低电平翻转时的电磁辐射，同时实现LIN总线正负压时电路都能自保护，且电路结构简单，可靠性高。
此外，本申请还提供一种LIN总线驱动设备，所述LIN总线驱动设备包括前文任一项实施例中所述的LIN总线驱动电路00。本申请所提供的LIN总线驱动设备的具体实施过程，可以参见上述实施例提供的LIN总线驱动电路的具体实施过程，在此不再一一赘述。
本申请提供的LIN总线驱动设备可以实现LIN总线对应的总线电压的缓慢变化，从而降低LIN总线高低电平翻转时的电磁辐射，同时实现LIN总线正负压时电路都能自保护，且电路结构简单，可靠性高。
在本申请所提供的几个实施例中，应该理解到，所揭露的电路和方法，也可以通过其它的方式实现。以上所描述的电路实施例仅仅是示意性的，例如，附图中的流程图和电路示意图显示了根据本申请的多个实施例的电路和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，结构图和/或流程图中的每个方框、以及结构图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
另外，在本申请各个实施例中的各功能模块或单元可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或更多个模块集成形成一个独立的部分。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。
Claims (10)
1.一种LIN总线驱动电路，其特征在于，所述LIN总线驱动电路包括栅源电压控制单元、斜率控制单元和正负压自保护单元，所述栅源电压控制单元分别连接所述斜率控制单元和所述正负压自保护单元，所述所述斜率控制单元和所述正负压自保护单元经由输出节点连接外部的LIN端口；
所述栅源电压控制单元用于在使能信号的控制下，将参考电流输出至所述斜率控制单元；
所述斜率控制单元用于调节所述LIN总线驱动电路对应的下拉电压的变化速率，以控制所述LIN端口对应的总线电压的斜率；
所述正负压自保护单元用于在所述LIN端口对应的总线电压超过预设范围时，保护所述LIN总线驱动电路不受损坏。
2.根据权利要求1所述的LIN总线驱动电路，其特征在于，所述栅源电压控制单元包括参考电流源、第一电流镜、第二电流镜和开关管电路，所述参考电流源分别连接所述第一电流镜和所述第二电流镜；
所述栅源电压控制单元用于将参考电流通过所述第一电流镜或所述第二电流镜、所述开关管输出至所述斜率控制单元。
3.根据权利要求2所述的LIN总线驱动电路，其特征在于，所述第一电流镜包括第一NMOS管、第二NMOS管和第三NMOS管，所述第二电流镜包括第一PMOS管和第二PMOS管，所述开关管电路包括第三PMOS管和第四NMOS管；
所述第一NMOS管的漏极连接所述参考电流源，所述第一NMOS管的栅极、所述第一NMOS管的漏极、所述第二NMOS管的栅极以及所述第三NMOS管的栅极经由所述第一节点连接，所述第二NMOS管的漏极连接所述所述第一PMOS管的漏极；
所述第一PMOS管的漏极、所述第一PMOS管的栅极、所述第二PMOS管的栅极经由第二节点连接，所述第二PMOS管的漏极连接所述第三PMOS管的源极；
所述第三NMOS管的漏极连接所述第四NMOS管的源极，所述第三PMOS管的栅极与所述第四NMOS管的栅极连接所述使能信号的输入端，所述第三PMOS管的漏极与所述第四NMOS管的漏极连接至所述斜率控制单元，其中，所述使能信号用于控制所述第三PMOS管和所述第四NMOS管的通断。
4.根据权利要求1所述的LIN总线驱动电路，其特征在于，所述斜率控制单元包括包括第三电流镜以及至少一组等效电阻，其中，所述第三电流镜中的MOS管的数量比所述等效电阻的数量多一个；
所述斜率控制单元用于通过所述第三电流镜以及至少一组所述等效电阻控制所述斜率控制单元对应的下拉电压的变化速率，以控制所述LIN端口对应的总线电压的斜率。
5.根据权利要求4所述的LIN总线驱动电路，其特征在于，所述第三电流镜包括一个基础NMOS管以及至少一个镜像NMOS管；
所述基础NMOS管的漏极连接所述栅源电压控制单元，所述基础NMOS管的漏极以及所述基础NMOS管的栅极经由第三节点连接至所述等效电阻的一端，所述等效电阻的另一端连接所述镜像NMOS管的栅极，所述镜像NMOS管的漏极连接所述正负压自保护单元。
6.根据权利要求4所述的LIN总线驱动电路，其特征在于，任一所述等效电阻包括受控电阻、固定电阻和开关，所述受控电阻和所述固定电阻串联，所述开关并联于所述受控电阻的两端；
所述开关连接所述使能信号的输入端，所述开关用于根据不同的使能信号进行通断以调节所述等效电阻的等效阻值并控制所述下拉电压的变化速率以及所述总线电压的斜率。
7.根据权利要求6所述的LIN总线驱动电路，其特征在于，所述受控电阻和所述固定电阻均包括二极管。
8.根据权利要求1所述的LIN总线驱动电路，其特征在于，所述正负压自保护单元包括上拉电阻、第一二极管、第二二极管以及第四PMOS管；
所述上拉电阻的一端外接电源电压，所述上拉电阻的另一端连接所述第一二极管的阳极，所述第一二极管的阴极连接所述第四PMOS管的源极；
所述第四PMOS管的栅极接地，所述第四PMOS管的漏极和所述第二二极管的阳极经由输出节点连接外部的LIN端口，所述第二二极管的阴极连接所述斜率控制单元。
9.根据权利要求8所述的LIN总线驱动电路，其特征在于，所述第一二极管和所述第二二极管均包括集电极与基极短接的二极管。
10.一种LIN总线驱动设备，其特征在于，所述LIN总线驱动设备包括权利要求1至9中任一项所述的LIN总线驱动电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211655029.4A CN116032684B (zh) | 2022-12-22 | 2022-12-22 | 一种lin总线驱动电路及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211655029.4A CN116032684B (zh) | 2022-12-22 | 2022-12-22 | 一种lin总线驱动电路及设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116032684A true CN116032684A (zh) | 2023-04-28 |
| CN116032684B CN116032684B (zh) | 2023-07-25 |
Family
ID=86080577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211655029.4A Active CN116032684B (zh) | 2022-12-22 | 2022-12-22 | 一种lin总线驱动电路及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116032684B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586980B1 (en) * | 2000-03-31 | 2003-07-01 | Stmicroelectronics, Inc. | Driver circuit having a slew rate control system with improved linear ramp generator including ground |
| US20090243655A1 (en) * | 2008-03-31 | 2009-10-01 | Freescale Semiconductor, Inc. | Current driver suitable for use in a shared bus environment |
| WO2012003871A1 (en) * | 2010-07-07 | 2012-01-12 | Epcos Ag | Voltage regulator and a method for reducing an influence of a threshold voltage variation |
| US20130169322A1 (en) * | 2011-12-30 | 2013-07-04 | Stmicroelectronics R&D Co. Ltd. (Shanghai) | Efficient reduction of electromagnetic emission in lin driver |
| CN103346774A (zh) * | 2013-07-16 | 2013-10-09 | 中国科学院上海微系统与信息技术研究所 | 一种电流模驱动型的抗电磁干扰lin驱动器 |
| CN103684398A (zh) * | 2013-12-26 | 2014-03-26 | 中国科学院上海微系统与信息技术研究所 | 一种抗emi lin总线信号驱动器 |
| KR20170058023A (ko) * | 2015-11-18 | 2017-05-26 | 울산과학기술원 | 디코더를 이용한 기울기 제어 스위칭 회로 |
| JP2017169340A (ja) * | 2016-03-15 | 2017-09-21 | 富士電機株式会社 | スイッチング電源装置の制御回路およびスロープ生成回路 |
| CN107359309A (zh) * | 2016-05-09 | 2017-11-17 | 三星电子株式会社 | 用于锂金属电池的负极和包括其的锂金属电池 |
| CN209526701U (zh) * | 2018-12-28 | 2019-10-22 | 南京航空航天大学 | 一种自适应调节SiC MOSFET开关速度的驱动电路 |
| CN113659525A (zh) * | 2020-05-12 | 2021-11-16 | 赛普拉斯半导体公司 | 用于总线接口装置的负电压保护 |
| CN113839844A (zh) * | 2020-06-24 | 2021-12-24 | 赛普拉斯半导体公司 | 本地互连网络（lin）驱动器电路 |
| CN114142842A (zh) * | 2021-11-04 | 2022-03-04 | 上海川土微电子有限公司 | 正负压双向开关电路 |
| CN216216506U (zh) * | 2021-10-28 | 2022-04-05 | 深圳开阳电子股份有限公司 | 一种lin总线驱动电路 |
| CN115037569A (zh) * | 2022-06-06 | 2022-09-09 | 无锡市朗迪测控技术有限公司 | 一种lin总线接口电路 |
-
2022
- 2022-12-22 CN CN202211655029.4A patent/CN116032684B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586980B1 (en) * | 2000-03-31 | 2003-07-01 | Stmicroelectronics, Inc. | Driver circuit having a slew rate control system with improved linear ramp generator including ground |
| US20090243655A1 (en) * | 2008-03-31 | 2009-10-01 | Freescale Semiconductor, Inc. | Current driver suitable for use in a shared bus environment |
| WO2012003871A1 (en) * | 2010-07-07 | 2012-01-12 | Epcos Ag | Voltage regulator and a method for reducing an influence of a threshold voltage variation |
| US20130169322A1 (en) * | 2011-12-30 | 2013-07-04 | Stmicroelectronics R&D Co. Ltd. (Shanghai) | Efficient reduction of electromagnetic emission in lin driver |
| CN103346774A (zh) * | 2013-07-16 | 2013-10-09 | 中国科学院上海微系统与信息技术研究所 | 一种电流模驱动型的抗电磁干扰lin驱动器 |
| CN103684398A (zh) * | 2013-12-26 | 2014-03-26 | 中国科学院上海微系统与信息技术研究所 | 一种抗emi lin总线信号驱动器 |
| KR20170058023A (ko) * | 2015-11-18 | 2017-05-26 | 울산과학기술원 | 디코더를 이용한 기울기 제어 스위칭 회로 |
| JP2017169340A (ja) * | 2016-03-15 | 2017-09-21 | 富士電機株式会社 | スイッチング電源装置の制御回路およびスロープ生成回路 |
| CN107359309A (zh) * | 2016-05-09 | 2017-11-17 | 三星电子株式会社 | 用于锂金属电池的负极和包括其的锂金属电池 |
| CN209526701U (zh) * | 2018-12-28 | 2019-10-22 | 南京航空航天大学 | 一种自适应调节SiC MOSFET开关速度的驱动电路 |
| CN113659525A (zh) * | 2020-05-12 | 2021-11-16 | 赛普拉斯半导体公司 | 用于总线接口装置的负电压保护 |
| CN113839844A (zh) * | 2020-06-24 | 2021-12-24 | 赛普拉斯半导体公司 | 本地互连网络（lin）驱动器电路 |
| CN216216506U (zh) * | 2021-10-28 | 2022-04-05 | 深圳开阳电子股份有限公司 | 一种lin总线驱动电路 |
| CN114142842A (zh) * | 2021-11-04 | 2022-03-04 | 上海川土微电子有限公司 | 正负压双向开关电路 |
| CN115037569A (zh) * | 2022-06-06 | 2022-09-09 | 无锡市朗迪测控技术有限公司 | 一种lin总线接口电路 |
Non-Patent Citations (6)
| Title |
|---|
| JEAN-MICHEL REDOUTE: "EMI resisting smart-power integrated LIN driver with reduced slope pumping", 《2008 IEEE CUSTOM INTEGRATED CIRCUITS CONFERENCE》 * |
| 张正民;宁振球;金星;秦英安;: "基于电流模的低功耗抗EMI LIN总线接收器", 微电子学与计算机, no. 06 * |
| 李建朋;宁振球;金星;: "电流模驱动型抗EMI LIN驱动器设计", 微电子学, no. 06 * |
| 李彬: "电流模式BUCK型驱动电路斜率补偿研究", 《现代电子技术》 * |
| 陈卫中: "基于柔性限流器的直流配电网方向纵联保护", 《广东电力》 * |
| 高庆礼: "一种厌氧反应器的正负压保护及出料装置的研究与应用", 《农业工程技术》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116032684B (zh) | 2023-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8754679B2 (en) | Low current power-on reset circuit and method | |
| US6459322B1 (en) | Level adjustment circuit and data output circuit thereof | |
| US6181173B1 (en) | Power-on reset circuit | |
| KR101745753B1 (ko) | 다중 전원용 레벨 시프터 | |
| CN111313878B (zh) | 一种模拟开关电路 | |
| CN107094012A (zh) | 一种电平转换电路及方法 | |
| US20080157844A1 (en) | Time delay circuit | |
| WO2020098404A1 (zh) | 带电压隔离的低功耗pmos管衬底切换电路和集成芯片 | |
| EP3154199B1 (en) | A new power-on reset circuit | |
| CN116032684B (zh) | 一种lin总线驱动电路及设备 | |
| WO2004025830A1 (en) | Circuit and method for eliminating pop noise in digital audio amplifier using dual power supply | |
| US7489559B2 (en) | Recursive device for switching over a high potential greater than a nominal potential of a technology in which the device is made and related system and method | |
| CN111867183A (zh) | Led驱动电路、工频方波信号采样电路及方法 | |
| EP0342735B1 (en) | Circuit for generating a pulse-shaped signal | |
| EP0459457A2 (en) | Output driver | |
| CN113050786A (zh) | 一种可待机系统及显示设备 | |
| US20130321036A1 (en) | Gate driving apparatus | |
| US11863177B2 (en) | H-bridge driver with output signal compensation | |
| CN211378008U (zh) | 电平移位电路 | |
| CN220896669U (zh) | 一种比较器 | |
| US10915125B2 (en) | Electronic device and power transmission circuit of same | |
| CN116032266B (zh) | 一种lin总线接收机比较电路及设备 | |
| CN220421432U (zh) | 防倒灌电路、电源管理装置及终端设备 | |
| CN113206654B (zh) | 一种差分总线驱动器 | |
| CN211127630U (zh) | 一种马达驱动电路的软启动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 201, Block C, Building 1, No. 599 Gaojing Road, Qingpu District, Shanghai, 201702 Patentee after: Shanghai chuantu Microelectronics Co.,Ltd. Address before: No.888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306 Patentee before: Shanghai chuantu Microelectronics Co.,Ltd. |