CN111313878B - 一种模拟开关电路 - Google Patents

一种模拟开关电路 Download PDF

Info

Publication number
CN111313878B
CN111313878B CN201911031931.7A CN201911031931A CN111313878B CN 111313878 B CN111313878 B CN 111313878B CN 201911031931 A CN201911031931 A CN 201911031931A CN 111313878 B CN111313878 B CN 111313878B
Authority
CN
China
Prior art keywords
transistor
power supply
analog switch
circuit
switching tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911031931.7A
Other languages
English (en)
Other versions
CN111313878A (zh
Inventor
张利地
张海冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN201911031931.7A priority Critical patent/CN111313878B/zh
Publication of CN111313878A publication Critical patent/CN111313878A/zh
Application granted granted Critical
Publication of CN111313878B publication Critical patent/CN111313878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Abstract

本发明公开了一种模拟开关电路，包括至少一个信号输入端、信号输出端、至少一个模拟开关和驱动电路以及掉电保护电路，掉电保护电路用于在电源电压掉电时根据至少一个信号输入端、信号输出端以及电源端中电位更高者得到一参考电压，然后将该参考电压提供给驱动电路的供电端以及至少一个模拟开关的P型开关管的衬底，保证电源电压掉电时模拟开关中P型开关管及其寄生二极管始终处于截止状态，有效解决了电源电压掉电时P型开关管及其寄生二极管误导通造成的信号泄露问题，提高了电路的稳定性。

Description

一种模拟开关电路
技术领域
本发明涉及半导体集成电路技术领域，更具体地涉及一种模拟开关电路。
背景技术
现今，各种模拟电路都需要用到模拟传输开关，以用作对模拟输入信号进行传输和选择，例如各种音视频电路都需要模拟传输开关进行音视频信号的选择导通，模拟控制电路需要模拟传输开关进行控制信号的选择控制。随着技术的发展，各种高清的视频、音频信号的传输对模拟传输开关的性能提出了越来越高的要求。
传统的模拟开关电路为了传输接近电源(VCC)的电压，通常会采用PMOS管和NMOS管并联的传输门作为模拟传输开关。PMOS管的衬底接电源电压，NMOS管的衬底接地。在PMOS管的栅极接电源电压，NMOS管的栅极接地时，传输门关断；在PMOS管的栅极接地，NMOS管的栅极接电源时，传输门导通。传统的模拟开关电路具有一定的缺陷，当电源掉电时，因为PMOS管的栅极电位等于地，此时如果输入信号为正电平且该输入信号大于PMOS管的阈值电压，会导致PMOS开关管导通且寄生二极管处于正向导通状态，发生信号泄露，而且将有很大的漏电流通过寄生二极管流到电源，可能导致芯片损坏。
如图1示出传统的模拟开关电路的电路示意图，图1中的模拟开关电路100例如为单刀双掷开关，包括模拟开关101和模拟开关102。
模拟开关101包括开关管MP1和开关管MN1，开关管MP1为PMOS管，开关管MN1为NMOS管。开关管MP1和开关管MN1并联连接，二者的漏极彼此连接且都连接至信号输入端A，二者的源极彼此连接且都连接至信号输出端Y，开关管MP1的衬底连接电源电压VCC，开关管MN1的衬底接地。
开关管MP1的栅极接收控制信号CP1，开关管MN1的栅极接收控制信号CN1，控制信号CP1和控制信号CN1为相位相反的控制信号。当控制信号CP1为高电平，控制信号CN1为低电平时，模拟开关101断开；当控制信号CP1为低电平，控制信号CN1为高电平时，模拟开关101导通，输入信号从信号输入端A传输至信号输入端Y。
模拟开关102包括开关管MP2和开关管MN2，开关管MP2为PMOS管，开关管MN2为NMOS管。开关管MP2和开关管MN2并联连接，二者的漏极彼此连接且都连接至信号输入端B，二者的源极彼此连接且都连接至信号输出端Y，开关管MP2的衬底连接电源电压VCC，开关管MN2的衬底接地。
开关管MP2的栅极接收控制信号CP2，开关管MN2的栅极接收控制信号CN2，控制信号CP2和控制信号CN2为相位相反的控制信号。当控制信号CP2为高电平，控制信号CN2为低电平时，模拟开关102断开；当控制信号CP2为低电平，控制信号CN2为高电平时，模拟开关102导通，输入信号从信号输入端B传输至信号输出端Y。
传统的模拟开关电路100在电源电压掉电时可能具有信号泄露的风险。以模拟开关101为例，开关管MP1的源极和衬底之间以及漏极和衬底之间都存在寄生二极管，如果电源电压掉电时信号输入端A的输入信号的电压大于寄生二极管的正向导通电压时，开关管MP1的寄生二极管将正向导通，形成信号输入端A到电源电压VCC的漏电流。如果电源电压掉电时该输入信号的电压大于开关管MP1的导通阈值，此时开关管MP1的栅源电压大于晶体管的导通阈值，开关管MP1将导通，形成信号输入端A到信号输出端Y之间的通路，造成信号的泄露。
图2示出根据现有技术的一种模拟开关电路的电路示意图。如图2所示，模拟开关电路200包括模拟开关201和掉电保护电路202。掉电保护电路202包括晶体管M1至M4以及电阻R1和电阻R2。晶体管M1的漏极与开关管MP1的衬底连接，源极与电阻R1连接，电阻R1的另一端连接至信号输入端A。晶体管M1的栅极与电阻R2的一端连接，电阻R2的另一端连接至电源电压VCC。晶体管M2和晶体管M3依次串联连接在晶体管M1和电阻R1的中间节点与地之间。晶体管M4的漏极与开关管MP1的衬底连接，源极与晶体管M1和电阻R2的中间节点连接，栅极与晶体管M2和晶体管M3的中间节点连接。其中，晶体管M1、晶体管M2和晶体管M4为PMOS管，晶体管M3为NMOS管。
在现有技术的模拟开关电路200中，当电源电压VCC发生掉电时，晶体管M1导通并将开关管MP1的衬底连接到信号输入端A，可以避免当信号输入端A有输入信号时开关管MP1的误导通。但是模拟开关电路200的开关管MP1仍然具有误导通的风险，例如当信号输出端Y存在信号时仍然可以导通开关管MP1的寄生二极管，形成从信号输出端Y至信号输入端A的信号通路，从而产生信号泄露，尤其对于多通道的模拟开关电路来说这种信号泄露情况更加明显。
发明内容
有鉴于此，本发明的目的在于提供一种模拟开关电路，解决了电源电压掉电时模拟开关误导通造成的信号泄露问题。
根据本发明实施例，提供了一种模拟开关电路，包括至少一个信号输入端和信号输出端，其中，所述模拟开关电路还包括：至少一个模拟开关，每个所述模拟开关都包括连接于对应的所述信号输入端和信号输出端之间的P型开关管；至少一个驱动电路，所述驱动电路用于控制对应的模拟开关的P型开关管的导通和关断；以及掉电保护电路，用于在电源电压掉电时根据所述至少一个信号输入端、所述信号输出端以及电源端中电位更高者得到一参考电压，并将所述参考电压提供至所述至少一个驱动电路的供电端和所述P型开关管的衬底，其中，所述掉电保护电路包括多个第一晶体管，所述多个第一晶体管的漏极分别与所述至少一个信号输入端、所述信号输出端以及所述电源端连接，所述多个第一晶体管的源极彼此连接以输出所述参考电压。
优选地，所述掉电保护电路还包括电压上拉模块，用于在所述电源电压正常时将所述参考电压上拉至电源电压。
优选地，所述第一晶体管的栅极、漏极和衬底彼此连接，以构成二极管结构。
优选地，所述参考电压等于所述至少一个信号输入端、所述信号输出端以及所述电源端中电位更高者与所述第一晶体管的导通阈值的电压差。
优选地，所述电压上拉模块包括：连接于所述多个第一晶体管的源极和地之间的第二晶体管和电阻，所述第二晶体管的栅极用于接收所述电源电压；以及第三晶体管，源极用于接收所述电源电压，栅极与所述第二晶体管和所述电阻的中间节点连接，漏极和衬底与所述P型开关管的衬底以及所述驱动电路的供电端连接。
优选地，每个所述驱动电路都包括第四晶体管和第五晶体管，所述第四晶体管的源极用于接收所述参考电压，漏极与所述第五晶体管的漏极连接，所述第五晶体管的源极接地，所述第四晶体管和所述第五晶体管的栅极接收第一控制信号，所述第四晶体管和所述第五晶体管的中间节点与对应的模拟开关的所述P型开关管的栅极连接。
优选地，每个所述模拟开关还包括连接于所述信号输入端和所述信号输出端之间的N型开关管，所述N型开关管和所述P型开关管并联连接，所述N型开关管的栅极接收第二控制信号，所述N型开关管的衬底接地，其中，所述第一控制信号和所述第二控制信号为同相信号。
优选地，所述多个第一晶体管分别选自N型的金属氧化物半导体场效应晶体管。
优选地，所述第二晶体管和所述第三晶体管分别选自P型的金属氧化物半导体场效应晶体管。
优选地，所述第四晶体管选自P型的金属氧化物半导体场效应晶体管，所述第五晶体管选自N型的金属氧化物半导体场效应晶体管。
本发明实施例的模拟开关电路具有以下有益效果。
模拟开关电路还包括掉电保护电路，掉电保护电路用于在电源电压掉电时根据模拟开关电路的至少一个信号输入端、信号输出端以及电源端中电位更高者得到一参考电压，然后将该参考电压提供给模拟开关的P型开关管的衬底，控制P型开关管的衬底电位，使得电源电压掉电时P型开关管的寄生二极管不会导通。掉电保护电路还用于在电源电压掉电时将该参考电压提供至模拟开关电路的驱动电路的供电端，控制P型开关管的栅极电位，保证电源电压掉电时P型开关管不会误导通，有效解决了电源电压掉电时的信号泄露问题，电路结构简单实用，工作性能稳定可靠，适用范围广泛。
进一步的，本发明实施例的掉电保护电路还包括电压上拉模块，电压上拉模块可在电源电压正常时将所述参考电压上拉至电源电压，保证模拟开关电路可正常工作。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出传统的模拟开关电路的电路示意图；
图2示出根据现有技术的一种模拟开关电路的电路示意图；
图3示出根据本发明实施例的一种模拟开关电路的电路示意图；
图4示出根据本发明实施例的另一种模拟开关电路的电路示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
图3示出根据本发明实施例的一种模拟开关电路的电路示意图。如图3所示，模拟开关电路300包括模拟开关301和掉电保护电路302。
模拟开关301包括开关管MP1和开关管MN1，开关管MP1为PMOS管，开关管MN1为NMOS管。开关管MP1和开关管MN1并联连接，二者的漏极彼此连接且都连接至信号输入端A，二者的源极彼此连接且都连接至信号输出端Y，开关管MP1的衬底与掉电保护电路302连接，开关管MN1的衬底接地。
掉电保护电路302用于在电源电压掉电时根据信号输入端A、信号输出端Y以及电源端的电位更高者得到一参考电压Vmax，并将该参考电压Vmax提供至开关管MP1的衬底。因此在电源电压掉电时开关管MP1的源极与衬底之间或者漏极与衬底之间的电压小于寄生二极管的正向导通电压，开关管MP1的寄生二极管保持在截止状态，有效的解决了电源电压掉电时开关管MP1中寄生二极管正向导通造成的信号泄露的问题。
作为一种非限制性的例子，掉电保护电路302包括晶体管M1至M3，晶体管M1的漏极与信号输入端A连接，晶体管M2的漏极与信号输出端Y连接，晶体管M3的漏极用于接收电源电压VCC，晶体管M1至M3的源极与开关管MP1的衬底连接。
在本实施例中，晶体管M1至M3采用完全相同的晶体管，例如晶体管M1至M3分别采用NMOS管。并且晶体管M1至M3的栅极、漏极和衬底彼此连接，分别连接成二极管结构，所以本实施例的参考电压Vmax的电压值为：
Vmax＝MAX(VA,VY,VCC)-VTN
其中，VA表示信号输入端A的电压，VY表示信号输出端Y的电压，VCC为电路的电源端的电源电压，MAX(VA,VY,VCC)表示信号输入端A、信号输出端Y、以及电源端中的电位更高者的电压，VTN表示晶体管M1至M3的导通阈值。在优选的实施例中，晶体管M1至M3分别采用低阈值电压的NMOS管。
举例说明，以当电源端掉电时(电源端的电压等于0V)信号输出端Y的电位大于信号输入端A的电位为例，假设晶体管M1至M3的导通阈值为0.3V，晶体管M1至M3形成的二极管的正向导通电压为0.3V，晶体管MP1寄生二极管的正向导通电压为0.7V，此时参考电压Vmax为：
Vmax＝MAX(VA,VY,VCC)-VTN＝VY-0.3
可以得到此时开关管MP1的源极和衬底之间的电压差为0.3V，小于寄生二极管的正向导通电压，因此开关管MP1的寄生二极管保持在截止状态，有效的解决了电源电压掉电时开关管MP1的寄生二极管导通造成的信号泄露问题。
进一步的，本实施例的掉电保护电路302还包括电压上拉模块321，电压上拉模块321与参考电压Vmax相连接，用于在电源电压正常时将参考电压Vmax上拉至电源电压VCC，保证模拟开关电路300可以正常工作。
作为一个非限制性的例子，电压上拉模块321包括晶体管M4、晶体管M5以及电阻R1，晶体管M4和M5分别选自PMOS管。晶体管M4和电阻R1连接于晶体管M1至M3的源极与地之间，晶体管M4的栅极连接至电源端以接收电源电压VCC。晶体管M5的源极连接至电源端以接收电源电压VCC，晶体管M5的栅极连接至晶体管M4和电阻R1的中间节点，晶体管M5的漏极连接至参考电压Vmax。
当电源电压正常时，参考电压Vmax＝VCC–VTN，晶体管M4关断，晶体管M5的栅极电压被电阻R1下拉至地，晶体管M5导通，将参考电压Vmax上拉至电源电压VCC，使得模拟开关电路300可以正常工作。
此外，本实施例的模拟开关电路300还包括驱动电路303，驱动电路303与模拟开关301相连接，用于根据控制信号CP1控制开关管MP1的导通和关断。
在本实施例中，驱动电路303例如通过缓冲器实现。缓冲器可隔离前端控制电路与开关管MP1的栅极之间的较大的寄生电容，且可使得开关管MP1具有较快的摆率驱动，可以提高开关管的响应速度。在其中一个实施例中，所述缓冲器可以为源跟随器、CMOS缓冲器或者其他合适的缓冲器。
进一步的，驱动电路303包括晶体管M6和M7，晶体管M6选自PMOS管，晶体管M7选自NMOS管。晶体管M6的源极连接至掉电保护电路302，用于接收所述参考电压Vmax，晶体管M6的漏极与晶体管M7的漏极连接，晶体管M7的源极接地。晶体管M6和晶体管M7的栅极彼此连接且接收所述控制信号CP1，晶体管M6和晶体管M7的中间节点连接至开关管MP1的栅极。
掉电保护电路302还用于在电源端掉电时将参考电压Vmax提供至驱动电路303的供电端，并在电源端正常工作时将电源电压VCC提供至驱动电路303的供电端。
当电源端掉电时，晶体管M6和晶体管M7根据参考电压Vmax将开关管MP1的栅极电压保持在参考电压Vmax，此时开关管MP1的栅源电压为：
VGS＝Vmax-VY＝-0.3V
由上式可以看出，掉电保护电路302可在电源电压掉电时将开关管MP1的栅源电压VGS保持在-0.3V，小于开关管MP1的导通阈值VTP(本实施例的PMOS管的导通阈值VTP为-0.7V)，因此当电源电压掉电时开关管MP1可以一直处于截止状态，进一步解决了电源电压掉电时开关管MP1的误导通造成的信号泄露问题。
在上述实施例中以单通道的模拟开关电路对本发明的掉电保护电路进行了说明。需要说明的是，本发明实施例的掉电保护电路也适用于其他通道数量的模拟开关电路，本领域技术人员可以根据具体情况进行适应性修改。
如图4示出根据本发明实施例的另一种模拟开关电路的电路示意图，图4中的模拟开关电路400例如为单刀双掷开关，包括模拟开关401、掉电保护电路402、驱动电路403、模拟开关404、以及驱动电路405。
模拟开关401包括开关管MP1和开关管MN1，开关管MP1为PMOS管，开关管MN1为NMOS管。开关管MP1和开关管MN1并联连接，二者的漏极彼此连接且都连接至信号输入端A，二者的源极彼此连接且都连接至信号输出端Y，开关管MP1的衬底与掉电保护电路402连接，开关管MN1的衬底接地。模拟开关404包括开关管MP2和开关管MN2，开关管MP2为PMOS管，开关管MN2为NMOS管。开关管MP2和开关管MN2并联连接，二者的漏极彼此连接且都连接至信号输入端B，二者的源极彼此连接且都连接至信号输出端Y，开关管MP2的衬底与掉电保护电路402相连接，开关管MN2的衬底接地。
驱动电路403包括晶体管M6和M7，晶体管M6选自PMOS管，晶体管M7选自NMOS管。晶体管M6的源极连接至掉电保护电路402，晶体管M6的漏极与晶体管M7的漏极连接，晶体管M7的源极接地。晶体管M6和晶体管M7的栅极彼此连接且接收所述控制信号CP1，晶体管M6和晶体管M7的中间节点连接至开关管MP1的栅极。驱动电路403用于根据控制信号CP1控制开关管MP1的导通和关断。
驱动电路405包括晶体管M9和M10，晶体管M9选自PMOS管，晶体管M10选自NMOS管。晶体管M9的源极连接至掉电保护电路402，晶体管M9的漏极与晶体管M10的漏极连接，晶体管M10的源极接地。晶体管M9和晶体管M10的栅极彼此连接且接收所述控制信号CP2，晶体管M9和晶体管M10的中间节点连接至开关管MP2的栅极。驱动电路405用于根据控制信号CP2控制开关管MP2的导通和关断。
掉电保护电路402用于在电源电压掉电时根据信号输入端A、信号输入端B、信号输出端Y以及电源端中电位更高者得到一参考电压Vmax，并将参考电压Vmax提供至开关管MP1和开关管MP2的衬底。从而在电源电压掉电时开关管MP1和开关管MP2的源极与衬底之间或者漏极与衬底之间的电压小于寄生二极管的正向导通电压，开关管MP1和开关管MP2的寄生二极管保持在截止状态，有效的解决了电源电压掉电时开关管MP1和开关管MP2的寄生二极管导通造成的信号泄露的问题。
掉电保护电路402还用于在电源电压掉电时将参考电压Vmax提供至驱动电路403和驱动电路405的供电端，使得开关管MP1和开关管MP2的栅源电压VGS小于晶体管的导通阈值VTP，保证当电源电压掉电时开关管MP1和开关管MP2可以一直处于截止状态，进一步解决了电源端掉电时开关管MP1和开关管MP2误导通造成的信号泄露问题。
进一步的，掉电保护电路402包括晶体管M1、晶体管M2、晶体管M3以及晶体管M8，晶体管M1的漏极与信号输入端A连接，晶体管M8的漏极与信号输入端B连接，晶体管M2的漏极与信号输出端Y连接，晶体管M3的漏极用于接收电源电压VCC，并且晶体管M1至M3以及晶体管M8的栅极、漏极和衬底彼此连接，分别连接成二极管结构。晶体管M1至M3以及晶体管M8的源极与开关管MP1和MP2的衬底以及晶体管M6和晶体管M9的源极连接。
此外，掉电保护电路402还包括电压上拉模块421，电压上拉模块421用于在电源电压正常工作时将参考电压Vmax上拉至电源电压，使得模拟开关电路400可以正常工作。其中，本实施例的电压上拉模块421的结构和功能与图3中的电压上拉模块321的结构和功能完全相同，在此不再赘述。
综上所述，本发明的模拟开关电路还包括掉电保护电路，掉电保护电路用于在电源电压掉电时根据模拟开关电路的至少一个信号输入端、信号输出端以及电源端中电位更高者得到一参考电压，然后将该参考电压提供给模拟开关的P型开关管的衬底，控制P型开关管的衬底电位，使得电源电压掉电时P型开关管的寄生二极管不会导通。掉电保护电路还用于在电源电压掉电时将该参考电压提供至模拟开关电路的驱动电路的供电端，控制P型开关管的栅极电位，保证电源电压掉电时P型开关管不会误导通，有效解决了电源电压掉电时的信号泄露问题，电路结构简单实用，工作性能稳定可靠，适用范围广泛。
进一步的，本发明实施例的掉电保护电路还包括电压上拉模块，电压上拉模块可在电源电压正常时将所述参考电压上拉至电源电压，保证模拟开关电路可正常工作。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种模拟开关电路，包括至少一个信号输入端和信号输出端，其中，所述模拟开关电路还包括：
至少一个模拟开关，每个所述模拟开关都包括连接于对应的所述信号输入端和信号输出端之间的P型开关管；
至少一个驱动电路，所述驱动电路用于控制对应的模拟开关的P型开关管的导通和关断；以及
掉电保护电路，用于在电源电压掉电时根据所述至少一个信号输入端、所述信号输出端以及电源端中电位更高者得到一参考电压，并将所述参考电压提供至所述至少一个驱动电路的供电端和所述P型开关管的衬底，
其中，所述掉电保护电路包括多个第一晶体管，所述多个第一晶体管的漏极分别与所述至少一个信号输入端、所述信号输出端以及所述电源端连接，所述多个第一晶体管的源极彼此连接以输出所述参考电压。
2.根据权利要求1所述的模拟开关电路，其特征在于，所述掉电保护电路还包括电压上拉模块，用于在所述电源电压正常时将所述参考电压上拉至电源电压。
3.根据权利要求1所述的模拟开关电路，其特征在于，所述第一晶体管的栅极、漏极和衬底彼此连接，以构成二极管结构。
4.根据权利要求3所述的模拟开关电路，其特征在于，所述参考电压等于所述至少一个信号输入端、所述信号输出端以及所述电源端中电位更高者与所述第一晶体管的导通阈值的电压差。
5.根据权利要求2所述的模拟开关电路，其特征在于，所述电压上拉模块包括：
连接于所述多个第一晶体管的源极和地之间的第二晶体管和电阻，所述第二晶体管的栅极用于接收所述电源电压；以及
第三晶体管，源极用于接收所述电源电压，栅极与所述第二晶体管和所述电阻的中间节点连接，漏极和衬底与所述P型开关管的衬底以及所述驱动电路的供电端连接。
6.根据权利要求1所述的模拟开关电路，其特征在于，每个所述驱动电路都包括第四晶体管和第五晶体管，
所述第四晶体管的源极用于接收所述参考电压，漏极与所述第五晶体管的漏极连接，所述第五晶体管的源极接地，
所述第四晶体管和所述第五晶体管的栅极接收第一控制信号，
所述第四晶体管和所述第五晶体管的中间节点与对应的模拟开关的所述P型开关管的栅极连接。
7.根据权利要求6所述的模拟开关电路，其特征在于，每个所述模拟开关还包括连接于所述信号输入端和所述信号输出端之间的N型开关管，所述N型开关管和所述P型开关管并联连接，
所述N型开关管的栅极接收第二控制信号，所述N型开关管的衬底接地，
其中，所述第一控制信号和所述第二控制信号为同相信号。
8.根据权利要求1所述的模拟开关电路，其特征在于，所述多个第一晶体管分别选自N型的金属氧化物半导体场效应晶体管。
9.根据权利要求5所述的模拟开关电路，其特征在于，所述第二晶体管和所述第三晶体管分别选自P型的金属氧化物半导体场效应晶体管。
10.根据权利要求6所述的模拟开关电路，其特征在于，所述第四晶体管选自P型的金属氧化物半导体场效应晶体管，所述第五晶体管选自N型的金属氧化物半导体场效应晶体管。
CN201911031931.7A 2019-10-28 2019-10-28 一种模拟开关电路 Active CN111313878B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911031931.7A CN111313878B (zh) 2019-10-28 2019-10-28 一种模拟开关电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911031931.7A CN111313878B (zh) 2019-10-28 2019-10-28 一种模拟开关电路

Publications (2)

Publication Number Publication Date
CN111313878A CN111313878A (zh) 2020-06-19
CN111313878B true CN111313878B (zh) 2023-05-16

Family

ID=71149247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911031931.7A Active CN111313878B (zh) 2019-10-28 2019-10-28 一种模拟开关电路

Country Status (1)

Country Link
CN (1) CN111313878B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112332816B (zh) * 2020-07-13 2024-01-30 电子科技大学 一种基于nmos晶体管的上拉或下拉延时消抖电路
CN112636741B (zh) * 2020-12-29 2023-05-23 成都极米科技股份有限公司 一种电平转换电路及终端设备
CN113192450B (zh) * 2021-04-27 2023-10-31 京东方科技集团股份有限公司 一种显示装置以及使用方法
CN113674694B (zh) * 2021-08-23 2023-09-01 京东方科技集团股份有限公司 显示基板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338978A (en) * 1993-02-10 1994-08-16 National Semiconductor Corporation Full swing power down buffer circuit with multiple power supply isolation
US6034553A (en) * 1998-01-09 2000-03-07 Pericom Semiconductor Corp. Bus switch having both p- and n-channel transistors for constant impedance using isolation circuit for live-insertion when powered down
JP2008028833A (ja) * 2006-07-24 2008-02-07 Sharp Corp 半導体集積回路
CN102468646A (zh) * 2010-11-04 2012-05-23 帝奥微电子有限公司 用于usb模拟开关的带电/掉电情况下的过压保护电路
CN102684167A (zh) * 2012-05-18 2012-09-19 杭州科岛微电子有限公司 电源掉电反冲保护电路
CN202678946U (zh) * 2012-05-18 2013-01-16 杭州科岛微电子有限公司 电源掉电反冲保护电路
CN208723866U (zh) * 2018-09-13 2019-04-09 厦门安斯通微电子技术有限公司 一种用于cmos输出的掉电保护电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338978A (en) * 1993-02-10 1994-08-16 National Semiconductor Corporation Full swing power down buffer circuit with multiple power supply isolation
US6034553A (en) * 1998-01-09 2000-03-07 Pericom Semiconductor Corp. Bus switch having both p- and n-channel transistors for constant impedance using isolation circuit for live-insertion when powered down
JP2008028833A (ja) * 2006-07-24 2008-02-07 Sharp Corp 半導体集積回路
CN102468646A (zh) * 2010-11-04 2012-05-23 帝奥微电子有限公司 用于usb模拟开关的带电/掉电情况下的过压保护电路
CN102684167A (zh) * 2012-05-18 2012-09-19 杭州科岛微电子有限公司 电源掉电反冲保护电路
CN202678946U (zh) * 2012-05-18 2013-01-16 杭州科岛微电子有限公司 电源掉电反冲保护电路
CN208723866U (zh) * 2018-09-13 2019-04-09 厦门安斯通微电子技术有限公司 一种用于cmos输出的掉电保护电路

Also Published As

Publication number Publication date
CN111313878A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
CN111313878B (zh) 一种模拟开关电路
US8218377B2 (en) Fail-safe high speed level shifter for wide supply voltage range
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
US7804350B1 (en) Level shifting using cross-coupled cascode transistors
KR20150100480A (ko) 입력/출력 회로
US6828846B2 (en) Analog switch circuit
US4719367A (en) Schmitt trigger circuit
JP4958434B2 (ja) 電圧選択回路
CN108233917B (zh) 电平转换电路
US10291230B2 (en) Level shifter and level shifting method
EP0642226A2 (en) Translator circuits with symmetrical switching delays
US5864245A (en) Output circuit with overvoltage protection
JPH0252460B2 (zh)
CN107070446B (zh) 电平转换器件、半导体器件及其操作方法
CN112737552B (zh) 一种信号传输电路
US8228115B1 (en) Circuit for biasing a well from three voltages
KR100223501B1 (ko) 반도체 집적 회로
CN113708746B (zh) 一种模拟开关电路和多路复用器
JP2006025085A (ja) Ｃｍｏｓ駆動回路
CN218183326U (zh) 一种模拟开关
US11750098B2 (en) Voltage conversion circuit having self-adaptive mechanism
US7737734B1 (en) Adaptive output driver
CN113346885B (zh) 单刀双掷开关电路
US20060181313A1 (en) Transistor logic circuit
US11063587B1 (en) Voltage on-off detector and electronic device including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant