CN113708746B - 一种模拟开关电路和多路复用器 - Google Patents

一种模拟开关电路和多路复用器 Download PDF

Info

Publication number
CN113708746B
CN113708746B CN202010435216.6A CN202010435216A CN113708746B CN 113708746 B CN113708746 B CN 113708746B CN 202010435216 A CN202010435216 A CN 202010435216A CN 113708746 B CN113708746 B CN 113708746B
Authority
CN
China
Prior art keywords
transistor
nmos transistor
pmos transistor
control signal
analog switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010435216.6A
Other languages
English (en)
Other versions
CN113708746A (zh
Inventor
许�鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Shenlian Microelectronics Technology Co ltd
Original Assignee
Hangzhou Shenlian Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Shenlian Microelectronics Technology Co ltd filed Critical Hangzhou Shenlian Microelectronics Technology Co ltd
Priority to CN202010435216.6A priority Critical patent/CN113708746B/zh
Publication of CN113708746A publication Critical patent/CN113708746A/zh
Application granted granted Critical
Publication of CN113708746B publication Critical patent/CN113708746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明公开了一种模拟开关电路和多路复用器，模拟开关电路包括依次连接于信号输入端和信号输出端之间的第一PMOS晶体管和第二PMOS晶体管，以及依次连接于信号输入端和信号输出端之间的第一NMOS晶体管和第二NMOS晶体管。第一PMOS晶体管和第二PMOS晶体管中间的第一节点与第一NMOS晶体管和第二NMOS晶体管的衬底连接，第一NMOS晶体管和第二NMOS晶体管中间的第二节点与所述第一PMOS晶体管和第二PMOS晶体管的衬底连接。当模拟开关电路导通时，第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管的衬底电位都接近输入信号，消除了CMOS衬底效应，从而可以在相同的CMOS尺寸条件下减小模拟开关电路的电阻，提高模拟开关电路的切换速度。

Description

一种模拟开关电路和多路复用器
技术领域
本发明涉及半导体集成电路技术领域，更具体地涉及一种模拟开关电路和多路复用器。
背景技术
现今，各种模拟电路都需要用到模拟传输开关，以用作对模拟输入信号进行传输和选择，例如各种音视频电路都需要模拟传输开关进行音视频信号的选择导通，模拟控制电路需要模拟传输开关进行控制信号的选择控制。随着技术的发展，各种高清的视频、音频信号的传输对模拟传输开关的性能提出了越来越高的要求。例如，高性能模拟电路要求模拟开关具有阻值低和隔离度高的特性，降低模拟开关的阻值可以降低信号的衰减，提高开关电容电路的速度，提高模拟开关的隔离度可以降低其他信号的干扰。
传统的模拟开关电路为了传输接近电源(VCC)的电压，通常会采用PMOS晶体管和NMOS晶体管并联的传输门作为模拟传输开关。PMOS晶体管的衬底接电源电压，NMOS晶体管的衬底接地。在PMOS晶体管的栅极接电源电压，NMOS晶体管的栅极接地时，传输门关断；在PMOS晶体管的栅极接地，NMOS晶体管的栅极接电源时，传输门导通。
如图1示出传统的模拟开关电路的电路示意图，图1中的模拟开关电路100包括晶体管MP1和晶体管MN1，晶体管MP1为PMOS(positive channel Metal OxideSemiconductor，P型金属氧化物半导体)晶体管，晶体管MN1为NMOS(Negative channel-Metal-Oxide-Semiconductor，N型金属氧化物半导体)晶体管。晶体管MP1和晶体管MN1并联连接，二者的源极彼此连接且都连接至信号输入端A，二者的漏极彼此连接且都连接至信号输出端Y，晶体管MP1的衬底连接电源电压VCC，晶体管MN1的衬底接地。
晶体管MP1的栅极接收开关控制信号CP1，晶体管MN1的栅极接收开关控制信号CN1，开关控制信号CP1和开关控制信号CN1为相位相反的控制信号。当开关控制信号CP1为高电平，开关控制信号CN1为低电平时，模拟开关电路100断开；当开关控制信号CP1为低电平，开关控制信号CN1为高电平时，模拟开关电路100导通，输入信号从信号输入端A传输至信号输出端Y。
传统的模拟开关电路具有一定的缺陷，由于CMOS衬底效应，所以模拟开关中的PMOS晶体管和NMOS晶体管的阈值电压会随输入电压的变化而变化，增大模拟开关的电阻，降低模拟开关电容电路的切换速度，同时因为模拟开关对输入信号的依赖性，造成系统的非线性。
发明内容
有鉴于此，本发明的目的在于提供一种模拟开关电路和多路复用器，解决了因CMOS衬底效应造成的降低模拟开关电容电路切换速度的问题。
根据本发明实施例的一方面，提供了一种模拟开关电路，包括：第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管和所述第二PMOS晶体管依次连接于信号输入端和信号输出端之间，所述第一PMOS晶体管和所述第二PMOS晶体管的栅极适于接收第一开关控制信号；以及第一NMOS晶体管和第二NMOS晶体管，所述第一NMOS晶体管和所述第二NMOS晶体管依次连接于所述信号输入端和信号输出端之间，所述第一NMOS晶体管和所述第二NMOS晶体管的栅极适于接收第二开关控制信号，其中，所述第一PMOS晶体管和所述第二PMOS晶体管中间的第一节点与所述第一NMOS晶体管和所述第二NMOS晶体管的衬底连接，所述第一NMOS晶体管和所述第二NMOS晶体管中间的第二节点与所述第一PMOS晶体管和所述第二PMOS晶体管的衬底连接。
优选地，所述模拟开关电路还包括衬底控制晶体管，所述衬底控制晶体管用于在所述第一PMOS晶体管和所述第二PMOS晶体管关断时导通所述第一节点与模拟地之间的电流路径，和/或在所述第一NMOS晶体管和所述第二NMOS晶体管关断时导通所述第二节点与电源电压之间的电流路径。
优选地，所述衬底控制晶体管包括：第三NMOS晶体管，所述第三NMOS晶体管的源极与模拟地连接，所述第三NMOS晶体管的漏极与所述第一节点连接，所述第三NMOS晶体管的栅极适于接收第一衬底控制信号；和/或第三PMOS晶体管，所述第三PMOS晶体管的漏极与所述第二节点连接，所述第三PMOS晶体管的源极与电源电压连接，所述第三PMOS晶体管的栅极适于接收第二衬底控制信号。
优选地，所述第一开关控制信号和所述第二衬底控制信号为非交叠信号，所述第二开关控制信号和所述第一衬底控制信号为非交叠信号。
优选地，所述第一开关控制信号和所述第二开关控制信号互为反相信号。
优选地，所述第一衬底控制信号和所述第二衬底控制信号互为反相信号。
根据本发明实施例的另一方面，提供了一种多路复用器，其中，包括上述的模拟开关电路。
本发明实施例的模拟开关电路和多路复用器具有以下有益效果。
模拟开关电路包括依次连接于信号输入端和信号输出端之间的第一PMOS晶体管和第二PMOS晶体管，以及依次连接于信号输入端和信号输出端之间的第一NMOS晶体管和第二NMOS晶体管，第一PMOS晶体管和第二PMOS晶体管中间的第一节点与第一NMOS晶体管和第二NMOS晶体管的衬底连接，第一NMOS晶体管和第二NMOS晶体管中间的第二节点与所述第一PMOS晶体管和第二PMOS晶体管的衬底连接，使得当模拟开关电路导通时，第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管的衬底电位都接近输入信号，消除了CMOS衬底效应，从而可以在相同的CMOS尺寸条件下减小模拟开关电路的电阻，提高模拟开关电容电路的切换速度。同时，因为消除了CMOS衬底效应，模拟开关电路的电阻平坦度得到改善，提高了开关电容电路的线性度。
进一步的，模拟开关电路还包括衬底控制晶体管，衬底控制晶体管用于在模拟开关电路关断时使得第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管的衬底和源极及漏极之间的寄生二极管都处于反向偏置状态，阻断输入信号和输出信号之间的通过寄生二极管的信号通路，有利于提高模拟开关电路的信号隔离度，提高多路复用器的每个通道的开关切换速度和通道关断时的信号隔离度。
进一步的，模拟开关电路关断时第一PMOS晶体管和第二PMOS晶体管之间的第一节点与第一PMOS晶体管和第二PMOS晶体管的栅极反向偏置；第一NMOS晶体管和第二NMOS晶体管之间的第二节点与第一NMOS晶体管和第二NMOS晶体管的栅极反向偏置，降低了模拟开关信号输入端和信号输出端的漏电流，减小信号的失真。同时第一节点和第二节点接在固定电位，提高通道关断时的信号隔离度。
更进一步的，本实施例中的衬底控制信号和开关控制信号为非交叠信号，所以可避免衬底电位切换过程中衬底控制晶体管与第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管以及第二NMOS晶体管同时导通，消除衬底电位切换瞬间引入电源电压AVDD和模拟地AGND对信号输入端和信号输出端的漏电流干扰。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出传统的模拟开关电路的电路示意图；
图2示出根据本发明第一实施例的一种模拟开关电路的电路示意图；
图3示出根据本发明第二实施例的一种多路复用器的电路示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
图2示出根据本发明第一实施例的一种模拟开关电路的电路示意图。如图2所示，模拟开关电路200包括PMOS晶体管MP1、PMOS晶体管MP2、NMOS晶体管MN1以及NMOS晶体管MN2。其中，所述PMOS晶体管MP1和所述PMOS晶体管MP2依次连接于信号输入端A和信号输出端Y之间，PMOS晶体管MP1和PMOS晶体管MP2的栅极适于接收开关控制信号CP1。NMOS晶体管MN1和NMOS晶体管MN2，依次连接于信号输入端A和信号输出端Y之间，NMOS晶体管MN1和NMOS晶体管MN2的栅极适于接收开关控制信号CN1。
其中，开关控制信号CP1和开关控制信号CN1为相位相反的控制信号。当开关控制信号CP1为高电平，开关控制信号CN1为低电平时，模拟开关电路200断开；当开关控制信号CP1为低电平，开关控制信号CN1为高电平时，模拟开关电路200导通，输入信号Vin从信号输入端A传输至信号输出端Y。
进一步的，PMOS晶体管MP1和PMOS晶体管MP2中间的第一节点P1与NMOS晶体管MN1和NMOS晶体管MN2的衬底连接，NMOS晶体管MN1和NMOS晶体管MN2中间的第二节点P2与所述PMOS晶体管MP1和PMOS晶体管MP2的衬底连接，使得当模拟开关电路200导通时，PMOS晶体管MP1、PMOS晶体管MP2、NMOS晶体管MN1和NMOS晶体管MN2的衬底电位都接近输入信号Vin，消除了CMOS衬底效应，从而可以在相同的CMOS尺寸条件下减小模拟开关电路的电阻，提高模拟开关电容电路的切换速度。此外，还可以改善模拟开关电路的电阻平坦度，提高了开关电容电路的线性度。
进一步的，模拟开关电路200还包括衬底控制晶体管，衬底控制晶体管用于在所述PMOS晶体管MP1和所述PMOS晶体管MP2关断时导通所述第一节点P1与模拟地AGND之间的电流路径，和/或在NMOS晶体管MN1和所述NMOS晶体管MN2关断时导通所述第二节点P2与电源电压AVDD之间的电流路径。
具体地，衬底控制晶体管包括NMOS晶体管MN3和/或PMOS晶体管MP3。NMOS晶体管MN3的源极与模拟地AGND连接，所述NMOS晶体管MN3的漏极与第一节点P1连接，NMOS晶体管MN3的栅极适于接收衬底控制信号ng。所述PMOS晶体管MP3的漏极与所述第二节点P2连接，所述PMOS晶体管MP3的源极与电源电压AVDD连接，所述PMOS晶体管MP3的栅极适于接收衬底控制信号pg。
进一步的，衬底控制信号ng和衬底控制信号pg通过非交叠时钟电路产生，且开关控制信号CN1和衬底控制信号ng为非交叠信号，开关控制信号CP1和衬底控制信号pg为非交叠信号。更进一步的，衬底控制信号ng和衬底控制信号pg互为反相信号。
当开关控制信号CP1为低电平，开关控制信号CN1为高电平时，模拟开关电路200导通，此时衬底控制信号ng为低电平，衬底控制信号pg为高电平，NMOS晶体管MN3和PMOS晶体管MP3断开，此时PMOS晶体管MP1、PMOS晶体管MP2、NMOS晶体管MN1和NMOS晶体管MN2的衬底电位都接近输入信号Vin，消除了CMOS衬底效应，从而可以在相同的CMOS尺寸条件下减小模拟开关电路的电阻，提高模拟开关电容电路的切换速度，改善模拟开关电路的电阻平坦度，提高了开关电容电路的线性度。
当开关控制信号CP1为高电平，开关控制信号CN1为低电平时，模拟开关电路200关断，此时衬底控制信号ng为高电平，衬底控制信号pg为低电平，NMOS晶体管MN3和PMOS晶体管MP3导通，NMOS晶体管MN1和NMOS晶体管MN2之间的第二节点P2与电源电压AVDD连接，PMOS晶体管MP1和PMOS晶体管MP2之间的第一节点P1与模拟地AGND连接，从而使得PMOS晶体管MP1、PMOS晶体管MP2、NMOS晶体管MN1和NMOS晶体管MN2反向偏置，晶体管中的漏电流最小，降低输入信号Vin到输出信号Vout的干扰，以及漏电流对输出信号造成的失真。同时第一节点P1和第二节点P2接在固定电位，提高通道关断时的信号隔离度。进一步的，当NMOS晶体管MN3和PMOS晶体管MP3导通时，PMOS晶体管MP1和PMOS晶体管MP2的衬底电位等于电源电压AVDD，NMOS晶体管MN1和NMOS晶体管MN2的衬底电位等于模拟地AGND，因此PMOS晶体管MP1和PMOS晶体管MP2的衬底和源极及漏极之间的寄生二极管都处于反向偏置状态，NMOS晶体管MN1和MNOS晶体管MN2的衬底和源极及漏极之间的寄生二极管都处于反向偏置状态，阻断了输入信号Vin和输出信号Vout之间通过寄生二极管的信号通路，有利于提高模拟开关电路200的信号隔离度。此外，本实施例中的衬底控制信号和开关控制信号为非交叠信号，所以可避免衬底电位切换过程中NMOS晶体管MN3和PMOS晶体管MP3与PMOS晶体管MP1、PMOS晶体管MP2、NMOS晶体管MN1和NMOS晶体管MN2同时导通，消除衬底电位切换瞬间引入电源电压AVDD和模拟地AGND对信号输入端和信号输出端的漏电流干扰。
图3示出根据本发明第二实施例的一种多路复用器的电路示意图。图3中的多路复用器300例如为逻辑二选一多路复用器，包括模拟开关电路301和模拟开关电路302。模拟开关电路301连接于信号输入端A和信号输出端Y之间，模拟开关电路302连接于信号输入端B和信号输出端Y之间。开关控制信号CP1和开关控制信号CN1用于控制模拟开关电路301的导通和关断，开关控制信号CP2和开关控制信号CN2用于控制模拟开关电路302的导通和关断。
其中，模拟开关电路301和模拟开关电路302可通过与第一实施例的模拟开关电路200的结构相同的电路实现，在此不再赘述。
在上述实施例中以双通道的多路复用器进行了说明。需要说明的是，本发明实施例的模拟开关电路电路也适用于其他通道数量的多路复用器，本领域技术人员可以根据具体情况进行适应性修改。
综上所述，本发明实施例的模拟开关电路包括依次连接于信号输入端和信号输出端之间的PMOS晶体管MP1和PMOS晶体管MP2，以及依次连接于信号输入端和信号输出端之间的NMOS晶体管MN1和NMOS晶体管MN2，PMOS晶体管MP1和PMOS晶体管MP2中间的第一节点P1与NMOS晶体管MN1和NMOS晶体管MN2的衬底连接，NMOS晶体管MN1和NMOS晶体管MN2中间的第二节点P2与所述PMOS晶体管MP1和PMOS晶体管MP2的衬底连接，使得当模拟开关电路导通时，PMOS晶体管MP1、PMOS晶体管MP2、NMOS晶体管MN1和NMOS晶体管MN2的衬底电位都接近输入信号Vin，消除了CMOS衬底效应，从而可以在相同的CMOS尺寸条件下减小模拟开关电路的电阻，提高模拟开关电容电路的切换速度。此外，还可以改善模拟开关电路的电阻平坦度，提高了开关电容电路的线性度。
进一步的，模拟开关电路关断时PMOS晶体管MP1和PMOS晶体管MP2之间的第一节点与PMOS晶体管MP1和PMOS晶体管MP2的栅极反向偏置；NMOS晶体管MN1和NMOS晶体管MN2之间的第二节点与NMOS晶体管MN1和NMOS晶体管MN2的栅极反向偏置，降低了模拟开关信号输入端和信号输出端的漏电流，减小信号的失真。同时第一节点和第二节点接在固定电位，提高模拟开关通道关断时的信号隔离度。
进一步的，模拟开关电路还包括衬底控制晶体管，衬底控制晶体管用于在模拟开关电路关断时使得PMOS晶体管MP1、PMOS晶体管MP2、NMOS晶体管MN1和MNOS晶体管MN2的衬底和源极及漏极之间的寄生二极管都处于反向偏置状态，阻断输入信号和输出信号之间的信号通路，有利于提高模拟开关电路的信号隔离度，提高多路复用器的每个通道的开关切换速度和通道关断时的信号隔离度。
更进一步的，本实施例中的衬底控制信号和开关控制信号为非交叠信号，所以可避免衬底电位切换过程中衬底控制晶体管与PMOS晶体管MP1、PMOS晶体管MP2、NMOS晶体管MN1以及NMOS晶体管MN2同时导通，消除衬底电位切换瞬间引入电源电压AVDD和模拟地AGND对信号输入端和信号输出端的漏电流干扰。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (7)

1.一种模拟开关电路，包括：
第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管的源极或漏极与信号输入端连接，所述第一PMOS晶体管的漏极或源极与所述第二PMOS晶体管的源极或漏极连接，所述第二PMOS晶体管的漏极或源极与信号输出端连接，所述第一PMOS晶体管和所述第二PMOS晶体管的栅极适于接收第一开关控制信号；以及
第一NMOS晶体管和第二NMOS晶体管，所述第一NMOS晶体管的源极或漏极与所述信号输入端连接，所述第一NMOS晶体管的漏极或源极与所述第二NMOS晶体管的源极或漏极连接，所述第二NMOS晶体管的漏极或源极与所述信号输出端连接，所述第一NMOS晶体管和所述第二NMOS晶体管的栅极适于接收第二开关控制信号，
其中，所述第一PMOS晶体管和所述第二PMOS晶体管连接线上的第一节点与所述第一NMOS晶体管和所述第二NMOS晶体管的衬底连接，
所述第一NMOS晶体管和所述第二NMOS晶体管连接线上的第二节点与所述第一PMOS晶体管和所述第二PMOS晶体管的衬底连接。
2.根据权利要求1所述的模拟开关电路，其特征在于，还包括衬底控制晶体管，所述衬底控制晶体管用于在所述第一PMOS晶体管和所述第二PMOS晶体管关断时导通所述第一节点与模拟地之间的电流路径，和/或
在所述第一NMOS晶体管和所述第二NMOS晶体管关断时导通所述第二节点与电源电压之间的电流路径。
3.根据权利要求2所述的模拟开关电路，其特征在于，所述衬底控制晶体管包括：
第三NMOS晶体管，所述第三NMOS晶体管的源极与模拟地连接，所述第三NMOS晶体管的漏极与所述第一节点连接，所述第三NMOS晶体管的栅极适于接收第一衬底控制信号；和/或
第三PMOS晶体管，所述第三PMOS晶体管的漏极与所述第二节点连接，所述第三PMOS晶体管的源极与电源电压连接，所述第三PMOS晶体管的栅极适于接收第二衬底控制信号。
4.根据权利要求3所述的模拟开关电路，其特征在于，所述第一开关控制信号和所述第二衬底控制信号为非交叠信号，所述第二开关控制信号和所述第一衬底控制信号为非交叠信号。
5.根据权利要求4所述的模拟开关电路，其特征在于，所述第一开关控制信号和所述第二开关控制信号互为反相信号。
6.根据权利要求5所述的模拟开关电路，其特征在于，所述第一衬底控制信号和所述第二衬底控制信号互为反相信号。
7.一种多路复用器，其特征在于，包括多个权利要求1-6任一项所述的模拟开关电路。
CN202010435216.6A 2020-05-21 2020-05-21 一种模拟开关电路和多路复用器 Active CN113708746B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010435216.6A CN113708746B (zh) 2020-05-21 2020-05-21 一种模拟开关电路和多路复用器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010435216.6A CN113708746B (zh) 2020-05-21 2020-05-21 一种模拟开关电路和多路复用器

Publications (2)

Publication Number Publication Date
CN113708746A CN113708746A (zh) 2021-11-26
CN113708746B true CN113708746B (zh) 2024-01-26

Family

ID=78646027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010435216.6A Active CN113708746B (zh) 2020-05-21 2020-05-21 一种模拟开关电路和多路复用器

Country Status (1)

Country Link
CN (1) CN113708746B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148640A (ja) * 2004-11-22 2006-06-08 Renesas Technology Corp スイッチ回路
CN101272138A (zh) * 2008-05-16 2008-09-24 方泰开曼公司 一种模拟开关芯片设计方法及芯片装置
CN102088282A (zh) * 2009-12-03 2011-06-08 Nxp股份有限公司 具有开关本体伪单元的开关本体pmos开关
CN107094013A (zh) * 2017-04-17 2017-08-25 电子科技大学 一种传输门电路
CN107257238A (zh) * 2017-06-30 2017-10-17 深圳贝特莱电子科技股份有限公司 一种高压器件工作在低电压下的双向自举动态开关电路
CN110212900A (zh) * 2019-06-10 2019-09-06 桂林电子科技大学 一种消除体效应与衬底泄露的双阱cmos互补开关
CN110232040A (zh) * 2019-05-23 2019-09-13 上海艾为电子技术股份有限公司 模拟开关和电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030016072A1 (en) * 2001-07-18 2003-01-23 Shankar Ramakrishnan Mosfet-based analog switches
US8212604B2 (en) * 2009-08-07 2012-07-03 Stmicroelectronics Asia Pacific Pte. Ltd. T switch with high off state isolation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148640A (ja) * 2004-11-22 2006-06-08 Renesas Technology Corp スイッチ回路
CN101272138A (zh) * 2008-05-16 2008-09-24 方泰开曼公司 一种模拟开关芯片设计方法及芯片装置
CN102088282A (zh) * 2009-12-03 2011-06-08 Nxp股份有限公司 具有开关本体伪单元的开关本体pmos开关
CN107094013A (zh) * 2017-04-17 2017-08-25 电子科技大学 一种传输门电路
CN107257238A (zh) * 2017-06-30 2017-10-17 深圳贝特莱电子科技股份有限公司 一种高压器件工作在低电压下的双向自举动态开关电路
CN110232040A (zh) * 2019-05-23 2019-09-13 上海艾为电子技术股份有限公司 模拟开关和电子设备
CN110212900A (zh) * 2019-06-10 2019-09-06 桂林电子科技大学 一种消除体效应与衬底泄露的双阱cmos互补开关

Also Published As

Publication number Publication date
CN113708746A (zh) 2021-11-26

Similar Documents

Publication Publication Date Title
US8212604B2 (en) T switch with high off state isolation
KR930000970B1 (ko) 반도체 집적회로의 출력회로
KR20040098566A (ko) 레벨시프트회로
CN111313878B (zh) 一种模拟开关电路
US7400171B1 (en) Electronic switch having extended voltage range
KR20020013722A (ko) 지연회로 및 방법
US5990705A (en) CMOS I/O circuit with high-voltage input tolerance
US8766700B1 (en) Switch architecture at low supply voltages
US10164637B2 (en) Level shifter for voltage conversion
KR100308208B1 (ko) 반도체집적회로장치의입력회로
US5550503A (en) Circuits and method for reducing voltage error when charging and discharging a capacitor through a transmission gate
US5986463A (en) Differential signal generating circuit having current spike suppressing circuit
US6781434B2 (en) Low charge-dump transistor switch
CN113708746B (zh) 一种模拟开关电路和多路复用器
JPH0252460B2 (zh)
US11190178B1 (en) Gate induced drain leakage robust bootstrapped switch
WO2009153921A1 (ja) アナログスイッチ
US9374047B2 (en) Buffer circuit
CN114826217B (zh) 方波产生方法及方波产生电路
US10833674B2 (en) Switch device with input limiting function
US20060181313A1 (en) Transistor logic circuit
US6111429A (en) Circuit for shifting the voltage level of a digital signal
JP3811300B2 (ja) Ｃｍｏｓバッファ回路
KR20000074289A (ko) 레벨 쉬프터 회로
KR100304965B1 (ko) 레벨 쉬프터 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant