CN110232040A - 模拟开关和电子设备 - Google Patents

Abstract

本申请提供一种模拟开关，该模拟开关包括：至少一个基础开关单元、以及与每一个基础开关单元分别相连的第一调整单元和第二调整单元；其中：第一调整单元，用于接收第一输入电压和第一控制信号；当第一控制信号为第一预设信号时，第一调整单元输出第一调整电压；其中，第一调整电压为正电压；第二调整单元，用于接收第二输入电压和第二控制信号；当第二控制信号为第二预设信号时，第二调整单元输出第二调整电压；其中，第二调整电压为负电压；第一调整单元的输出端与基础开关单元的第一端相连，第二调整单元的输出端与基础开关单元的衬底相连，上述连接方式的模拟开关降低了模拟开关的寄生电容，提高了模拟开关的隔离度。

Description

模拟开关和电子设备

技术领域

本发明涉及半导体集成电路技术领域，具体涉及一种模拟开关和电子设备。

背景技术

模拟开关是一种用于控制两个信号之间通断的电子开关。具有功耗低、速度快、体积小以及寿命长等优点。近年来，随着科学技术的不断进步，模拟开关在电子设备中得到越来越广泛的应用。

高速开关作为模拟开关中的一类，其在高速数据传输中得到广泛的应用。具体的，在应用USB2.0、USB3.0的电子设备中均可根据应用需求而添加模拟开关。而为了满足USB2.0、USB3.0应用时传输数据需要的带宽要求，通常添加的模拟开关为高速开关。然而应用于高速数据传输中的模拟开关，除了对带宽有要求外，还对应用的模拟开关中的隔离度有一定的要求。

隔离度是评估模拟开关在断开情况下对电路中输入信号和输出信号之间的干扰程度，隔离度越高的模拟开关对应用场景的限制越少。其中，模拟开关对输入信号和输出信号之间的直接或间接耦合是产生干扰的主要原因。具体的，在模拟开关处于断开的情况下，对输入信号和输出信号之间的干扰程度越高，则对应用模拟开关的电子设备在输出信号时的稳定性影响越大，该模拟开关只能应用于对电子设备输出信号稳定性不高，以及频率不高的场景中。

发明内容

基于上述现有技术的不足，本发明提出了一种模拟开关和电子设备，降低模拟开关对传输信号的干扰，实现隔离度高的模拟开关。

为实现上述目的，本发明实施例提供如下技术方案：

本发明第一方面公开了一种模拟开关，包括：

至少一个基础开关单元、以及与每一个所述基础开关单元分别相连的第一调整单元和第二调整单元；其中：

所述第一调整单元，用于接收第一输入电压和第一控制信号；当所述第一控制信号为第一预设信号时，所述第一调整单元输出第一调整电压；其中，所述第一调整电压为正电压；

所述第二调整单元，用于接收第二输入电压和第二控制信号；当所述第二控制信号为第二预设信号时，所述第二调整单元输出第二调整电压；其中，所述第二调整电压为负电压；

所述第一调整单元的输出端与所述基础开关单元的第一端相连，所述第二调整单元的输出端与所述基础开关单元的衬底相连。

可选地，上述的模拟开关中，所述基础开关单元，包括：

第一主开关单元，所述第一主开关单元接收所述第一调整电压和所述第二调整电压；其中，所述第一主开关单元接收所述第一调整电压的端口作为所述第一主开关单元的第一输入端口，所述第一主开关单元接收所述第二调整电压的端口作为所述第一主开关单元的第二输入端口；

与所述第一主开关单元相连的第二主开关单元，所述第二主开关单元接收所述第一调整电压和所述第二调整电压；其中，所述第二主开关单元接收所述第一调整电压的端口作为所述第二主开关单元的第一输入端口，所述第二主开关单元接收所述第二调整电压的端口作为所述第二主开关单元的第二输入端口；

其中，所述第二主开关单元的第一输入端口与所述第一主开关单元的第一输入端口相连，连接点作为所述基础开关单元的第一端。

可选地，上述的模拟开关中，所述第一主开关单元，包括：

第一NMOS晶体管和第二NMOS晶体管；其中：

所述第一NMOS晶体管的控制端与所述第二NMOS晶体管的控制端相连，用于接收开启电压，所述第一NMOS晶体管的第一端与所述第二NMOS晶体管的第二端相连，所述第一NMOS晶体管的衬底与所述第二NMOS晶体管的第一端相连；

所述第二NMOS晶体管的衬底与其第一端相连；

其中，所述第一NMOS晶体管的第二端作为所述第一主开关单元的信号传输端口，用于传输信号；

所述第一NMOS晶体管的第一端与所述第二NMOS晶体管的第二端的公共端作为所述第一主开关单元的第一输入端口，接收所述第一调整电压；

所述第一NMOS晶体管的衬底与所述第二NMOS晶体管的第一端的公共端作为所述第一主开关单元的第二输入端口，接收所述第二调整电压。

可选地，上述的模拟开关中，所述第二主开关单元，包括：

第三NMOS晶体管和第四NMOS晶体管；其中：

所述第三NMOS晶体管的控制端与所述第四NMOS晶体管的控制端相连，用于接收开启电压，所述第三NMOS晶体管的第一端与所述第四NMOS晶体管的第二端相连，所述第三NMOS晶体管的衬底与所述第四NMOS晶体管的第一端相连；

所述第三NMOS晶体管的衬底与其第一端相连；

其中，所述第三NMOS晶体管的第一端作为所述第二主开关单元的信号传输端口，用于传输信号；

所述第三NMOS晶体管的第一端与所述第四NMOS晶体管的第二端的公共端作为所述第二主开关单元的第一输入端口，接收所述第一调整电压；

所述第三NMOS晶体管的衬底与所述第四NMOS晶体管的第一端的公共端作为所述第二主开关单元的第二输入端口，接收所述第二调整电压。

可选地，上述的模拟开关中，所述第一调整单元，包括：

PMOS晶体管；其中，所述PMOS晶体管的第一端接收所述第一输入电压，所述PMOS晶体管的控制端接收所述第一控制信号，当所述第一控制信号为第一预设信号时，所述PMOS晶体管的第二端输出所述第一调整电压。

可选地，上述的模拟开关中，所述第二调整单元，包括：

第五NMOS晶体管，所述第五NMOS晶体管的控制端接收所述第二控制信号，所述第五NMOS晶体管的第一端接收所述第二输入电压，所述第五NMOS晶体管的衬底与所述第五NMOS晶体管的第一端相连，所述第五NMOS晶体管的第二端作为所述第二调整单元的输出端口，输出所述第二调整电压。

可选地，上述的模拟开关中，所述第二调整单元，还包括：

电阻；其中，所述电阻的一端所述第二调整单元的输出端口相连，另一端作为所述第二调整单元的输出端口，输出所述第二调整电压。

可选地，上述的模拟开关中，所述第二调整单元，包括：

第五NMOS晶体管以及第六NMOS晶体管；

其中，所述第五NMOS晶体管的控制端接收所述第二控制信号，所述第五NMOS晶体管的第一端分别与所述第五NMOS晶体管的衬底和所述第六NMOS晶体管的第一端相连，所述第五NMOS晶体管的第二端作为所述第二调整单元的第一输出端口，输出所述第二调整电压；

所述第六NMOS晶体管的控制端接收所述第二控制信号，所述第六NMOS晶体管衬底与所述第六NMOS晶体管的第一端相连，所述第六NMOS晶体管的第二端作为所述第二调整单元的第二输出端口，输出所述第二调整电压；

其中，所述第五NMOS晶体管和第六NMOS晶体管的公共端作为所述第二调整单元的输入端口，接收所述第二输入电压。

可选地，上述的模拟开关中，所述第二调整单元，还包括：

第一电阻和第二电阻；其中，所述第一电阻的一端与所述第五NMOS晶体管的第二端相连，另一端作为所述第二调整单元的第一输出端口，输出所述第二调整电压；

所述第二电阻的一端与所述第六NMOS晶体管的第二端相连，另一端作为所述第二调整单元的第二输出端口，输出所述第二调整电压。

本发明第二方面还公开了一种电子设备，包括：

如上述任意一项所述的模拟开关。

从上述的技术方案可以看出，本发明提供的模拟开关，当模拟开关处于断开状态时，基础开关单元的第一端接收第一调整单元输出的第一调整电压，基础开关单元的衬底接收第二调整单元输出的第二调整电压，由于第一调整电压为正电压，第二调整电压为负电压，所以导致第一端接收第一调整电压、衬底接收第二调整电压的基础开关单元中开关管的PN结处于反偏状态，再者因为基础开关单元的衬底接收了第二调整电压，所以第二调整电压还使基础开关单元中开关管的源(漏)极到衬底的PN结电容减小，使得基础开关单元中开关管的衬底到其漏端之间的寄生电容减小，提高了模拟开关的隔离度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1现有的传统的模拟开关电路图；

图2为本申请实施例公开的一种模拟开关的结构图；

图3为本申请实施例公开的一种模拟开关的电路图；

图4为本申请实施例公开的另一种模拟开关的电路图；

图5为本申请实施例公开的一种模拟开关的电路图；

图6为本申请实施例公开的另一种模拟开关的电路图；

图7为本申请实施例公开的一种模拟开关的电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

目前，应用于集成电路领域中传统的模拟开关示意图，请参见图1。该传统的模拟开关由四个NMOS晶体管构成，具体的，第一NMOS晶体管N1的控制端分别与第二NMOS晶体管N2的控制端和第三NMOS晶体管N3的控制端相连，用于接收开启电压GATE；第一NMOS晶体管N1的衬底分别与第二NMOS晶体管N2和第三NMOS晶体管N3的衬底相连；第一NMOS晶体管N1的第一端与第三NMOS晶体管N3的第二端相连；第一NMOS晶体管N1的第二端与第二NMOS晶体管N2的第二端相连。

其中，第一NMOS晶体管N1的第二端和第二NMOS晶体管N2的公共端作为模拟开关传输信号的第一传输端口A1，第一NMOS晶体管N1的第一端与第三NMOS晶体管N3的公关端作为模拟开关传输信号的第二传输端口A2。

第二NMOS晶体管N2的第一端与其衬底相连。

第三NMOS晶体管N3的第一端与其衬底相连。

其中，第一NMOS晶体管N1的衬底、第二NMOS晶体管N2的衬底以及第三NMOS晶体管N3的衬底与第四NMOS晶体管N4的第二端相连。第四NMOS晶体管N4的控制端接收控制信号DIS，第四NMOS晶体管N4的第一端接地，第四NMOS晶体管N4的衬底与其第一端相连。

需要说明的是，上述NMOS晶体管的控制端为NMOS晶体管的栅极，第一端为NMOS晶体管的源极，第二端为NMOS晶体管的漏极，图中的NMOS晶体管带有箭头的一端为源极，不带有箭头的一端为漏极。

还需要说明的是，在实际的应用过程中，上述传统的模拟开关中的第一NMOS晶体管N1、第二NMOS晶体管N2以及第三NMOS晶体管N3的源极和漏极可以互换。也就是说，上述第一NMOS晶体管N1、第二NMOS晶体管N2以及第三NMOS晶体管N3中的源极可以充当漏极，第一NMOS晶体管N1、第二NMOS晶体管N2以及第三NMOS晶体管N3的漏极可以充当源极。

传统的模拟开关处于工作状态时，即模拟开关处于闭合状态下。模拟开关的外接驱动电路，会使得开启电压GATE的电压和第一传输端口A1的电压保持恒定，第一NMOS晶体管N1产生固定的栅源电压，进而使得第一NMOS晶体管N1的栅源电压不随信号幅度变化。同时，控制信号DIS为低电平，第三NMOS晶体管N3处于关闭状态。

传统的模拟开关处于不工作时，即模拟开关处于断开状态下。模拟开关的外接驱动电路，不会再提供开启电压GATE，此时，控制信号DIS为高电平，第三NMOS晶体管N3处于导通状态。开启电压GATE的电压会被导通的第三NMOS晶体N3管下拉到地，同时，第一NMOS晶体管N1的衬底电压也会被下拉到地。

此类传统的模拟开关的隔离度主要是由第一传输端口A1和第二传输端口A2之间的耦合电容决定。由于NMOS晶体管自身的寄生电容特性，第一传输端口A1到开启电压GATE之间存在寄生电容，也就是说，第一NMOS晶体管N1的漏极和栅极存在寄生电容。开启电压GATE到第二传输端口A2之间也存在寄生电容，也就是说第一NMOS晶体管N1的栅极和源极也存在寄生电容。

除此之外，第一传输端口A1到第一NMOS晶体管N1的衬底之间存在PN结电容，以及第二传输端口A2到第一NMOS晶体管N1的衬底之间也存在PN结电容。

再者，第一传输端口A1和第二传输端口A2之间连接线也会存在寄生电容。

传统的模拟开关处于不工作状态时，由于上述NMOS晶体管的连接方式以及工艺问题，会产生较大的寄生电容以及PN结电容，从而导致传统的模拟开关的隔离度不高，限制了传统模拟开关的使用环境。

针对上述问题，本发明提供了一种模拟开关，通过对其构成的元器件的改进，降低了传统的模拟开关中寄生电容以及PN结电容，提高了模拟开关的隔离度，减小了模拟开关的使用环境的限制。

下面针对改进后的模拟开关具有寄生电容低，隔离度高的电路结构示意图来描述本发明的具体实现。

在本发明所提供的模拟开关中，参见图2，包括：至少一个基础开关单201、以及与每一个基础开关单元201分别相连的第一调整单元202和第二调整单元203；其中：

第一调整单元202，用于接收第一输入电压和第一控制信号；当所述第一控制信号为第一预设信号时，第一调整单元202输出第一调整电压；其中，第一调整电压为正电压。

需要说明的是，第一预设信号用于控制第一调整单元202的通断。可选地，当第一预设信号为高电平信号时，控制第一调整单元202导通，当第一预设信号为低电平信号时，控制第一调整单元202断开。并且，第一调整单元202导通，则输出第一调整电压。

还需要说明的是，第一预设信号除了可以是电平信号外，还可以是其他的控制信号。当然也不仅限于第一预设信号为高电平时控制第一调整单元202导通，低电平时第一调整单元202断开，还可以根据电路要求，设置不同状态的电平信号，分别控制第一调整单元202的通断。

第二调整单元203，用于接收第二输入电压和第二控制信号；当第二控制信号为第二预设信号时，第二调整单元203输出第二调整电压；其中，第二调整电压为负电压。

需要说明的是，第二预设信号用于控制第二调整单元的通断。其中，当第二预设信号为低电平信号时，控制第二调整单元203导通，当第二预设信号为高电平信号时，控制第二调整单元203断开。同理，第二调整单元203导通，则输出第二调整电压。

还需要说明的是，第二预设信号除了可以是电平信号外，还可以是其他的控制信号。再者，第二预设信号也不仅限于高电平状时控制第二调整单元203断开，低电平信号时控制第二调整单元203导通，还可以根据电路要求，设置不同状态的电平信号，分别控制第二调整单元203的通断。

模拟开关中包括的每一个基础开关单元201，其与第一调整单元202和第二调整单元203的连接方式为：第一调整单元202的输出端与基础开关单元201的第一端相连，第二调整单元203的输出端与基础开关单元201的衬底相连。

其中，基础开关单元201为实现模拟开关基础功能的单元。

本实施例中，当模拟开关处于不工作状态时，即为模拟开关处于断开状态时。基础开关单元201的第一端接收第一调整单元202输出的第一调整电压，基础开关单元201的衬底接收第二调整单元203输出的第二调整电压，由于第一调整电压为正电压，第二调整电压为负电压，所以导致第一端接收第一调整电压、衬底接收第二调整电压的基础开关单元201中开关管的PN结处于反偏状态，再者因为基础开关单元201的衬底接收了第二调整电压，所以第二调整电压还使基础开关单元201中的开关管的源(漏)极到衬底的PN结电容减小，使得基础开关单元201中开关管的衬底到其漏端之间的寄生电容减小，提高了模拟开关的隔离度，减小了模拟开关的使用环境的限制。

可选地，在本发明所提供的另一种模拟开关中，参见图3，基础开关单元301，包括：

第一主开关单元3011，第一主开关单元3011接收第一调整电压V1和第二调整电压V2；其中，第一主开关单元3011接收第一调整电压V1的端口作为第一主开关单元3011的第一输入端口，第一主开关单元接收第二调整电压的端口作为第一主开关单元的第二输入端口。

与第一主开关单元3011相连的第二主开关单元3012，第二主开关单元3012接收第一调整电压V1和第二调整电压V2。其中，第二主开关单元接收第一调整电压的端口作为第二主开关单元的第一输入端口，第二主开关单元接收第二调整电压的端口作为第二主开关单元的第二输入端口。

其中，第二主开关单元的第一输入端口与第一主开关单元的第一输入端口相连，连接点作为基础开关单元的第一端。

需要说明的是，因为第一调整电压V1为正电压，第二调整电压V2为负电压。当模拟开关处于断开状态时，也就是说，当基础开关单元301中的第一主开关单元3011和第二主开关单元3012均处于断开状态时。基础开关单元301中的第一主开关单元3011的接收了第一调整电压V1和第二调整电压V2，具体的，第一主开关单元3011中的第一输入端口接收了第一调整电压V1，第一主开关单元3011的衬底接收了第二调整电压V2，使得第一端接收第一调整电压V1、衬底接收第二调整电压V2的第一主开关单元3011中的开关管的PN结处于反偏状态。再者，因为第一主开关单元3011的衬底接收了第二调整电压V2，所以第二调整电压V2还使第一主开关单元3011中的开关管的源(漏)极到衬底的PN结电容减小。其中，第一主开关单元3011的第一输入端口与基础开关单元301的第一端为同一端口，第二主开关单元的第一输入端口与基础开关单元301的第一端也为同一端口。

还需要说明的是，第二主开关单元3012与第一主开关单元3011为镜像关系。第二主开关单元3012的工作过程与第一主开关单元3011的工作过程一致，可参照着第一主开关单元3011的工作过程，就不再赘述。

可选地，在本发明所提供的一种模拟开关中，参见图3，第一主开关单元3011，包括：

第一NMOS晶体管N1和第二NMOS晶体管N2；其中：

第一NMOS晶体管N1的控制端与第二NMOS晶体管N2的控制端相连，用于接收开启电压GATE1，第一NMOS晶体管NI的第一端与第二NMOS晶体管N2的第二端相连，第一NMOS晶体管N1的衬底与第二NMOS晶体管N2的第一端相连。

第二NMOS晶体管N2的衬底与其第一端相连。

其中，第一NMOS晶体管N1的第二端作为第一主开关单元3011的信号传输端口A1，用于传输信号。

第一NMOS晶体管N1的第一端与第二NMOS晶体管N2的第二端的公共端作为第一主开关单元3011的第一输入端口，接收第一调整电压V1。

第一NMOS晶体管N1的衬底与第二NMOS晶体管N2的第一端的公共端作为第一主开关单元3011的第二输入端口，接收第二调整电压V2。

当第一主开关单元3011的第一输入端口接收到第一调整电压V1，第二输入端口接收到第二调整电压V2时，第一NMOS晶体管N1的第一端和第二NMOS晶体管N2的第二端的电压为正电压，第一NMOS晶体管N1的衬底和第二NMOS晶体管N2的衬底的电压为负电压，此时，第一NMOS晶体管N1的衬底与第一NMOS晶体管N1的第一端之间的PN结处于反偏状态，第一NMOS晶体管N1的第一端到衬底的寄生电容降低。

再者，因为第一NMOS晶体管N1的衬底为负电压，所以第一NMOS晶体管N1的第二端到衬底的之间的PN结电容降低。

需要说明的是，第二NMOS晶体N2管主要作为第一NMOS晶体管N1的衬底电位连接的辅助开关，用于给第一NMOS晶体管N1的衬底提供和传输信号相等或接近的电压。

还需要说明的是，上述NMOS晶体管的控制端为栅极，第一端为源极，第二端为漏极，图中的NMOS晶体管带有箭头的一端为源极，不带箭头的一端为漏极。

仍需说明的是，上述第一主开关单元中NMOS晶体管等同于本发明中提及的开关管。第一主开关单元中的NMOS晶体管在使用的过程中，晶体管的源极和漏接可以互换。也就是说，第一主开关单元中的NMOS晶体管源极可以充当漏极使用，漏极可以充当源极使用。

由于上述作用，导致第一主开关单元3011中的寄生电容大大降低，提高了模拟开关的隔离度。

可选地，在本发明所提供的另一种模拟开关中，同样参见图3，第二主开关单元3012，包括：

第三NMOS晶体管N3和第四NMOS晶体管N4。其中：

第三NMOS晶体管N3的控制端与第四NMOS晶体管N4的控制端相连，用于接收开启电压GATE2，第三NMOS晶体管N3的第一端与第四NMOS晶体管N4的第二端相连，第三NMOS晶体管N3的衬底与第四NMOS晶体管N4的第一端相连。

第三NMOS晶体管N3的衬底与其第一端相连。

其中，第三NMOS晶体管N3的第一端作为第二主开关单元3012的信号传输端口A2，用于传输信号。

第三NMOS晶体管N3的第一端与第四NMOS晶体管N4的第二端的公共端作为第二主开关单元3012的第一输入端口，接收第一调整电压V1。

第三NMOS晶体管N3的衬底与第四NMOS晶体管N4的第一端的公共端作为第二主开关单元3012的第二输入端口，接收第二调整电压V2。

需要说明的是，第三NMOS晶体管N3的第一端与第四NMOS晶体管N4、第一NMOS晶体管N1以及第二NMOS晶体管N2的公共端作为基础开关单元的第一端。其中，第三NMOS晶体管N3的第一端与第四NMOS晶体管N4、第一NMOS晶体管N1以及第二NMOS晶体管N2的公共端为上述第二主开关单元的第一输入端口与第一主开关单元的第一输入端口相连的连接点。

当第二主开关单元3012的第一输入端口接收到第一调整电压V1，第二输入端口接收到第二调整电压V2时，第三NMOS晶体管N3的第一端和第四NMOS晶体管N4的第二端的电压为正电压，第三NMOS晶体管N3的衬底和第四NMOS晶体管N4的衬底的电压为负电压，此时，第三NMOS晶体管N3的衬底与第四NMOS晶体管N4的第一端之间的PN结处于反偏状态，第三NMOS晶体管N3的第一端到衬底的寄生电容降低。

再者，因为第三NMOS晶体管N3的衬底为负电压，所以第三NMOS晶体管N3的第二端到衬底的之间的PN结电容降低。

需要说明的是，第四NMOS晶体管N4主要作为第三NMOS晶体管N3的衬底电位连接的辅助开关，用于给第三NMOS晶体管N3的衬底提供和传输信号相等或接近的电压。

还需要说明的是，上述NMOS晶体管的控制端为栅极，第一端为源极，第二端为漏极，图中的NMOS晶体管带有箭头的一端为源极，不带箭头的一端为漏极。

仍需说明的是，上述第二主开关单元中NMOS晶体管等同于本发明中提及的开关管。第二主开关单元中的NMOS晶体管在使用的过程中，晶体管的源极和漏接可以互换。也就是说，第二主开关单元中的NMOS晶体管源极可以充当漏极使用，漏极可以充当源极使用。

由于上述作用，导致第二主开关单元3012中的寄生电容大大降低，提高了模拟开关的隔离度。

结合上述的第一主开关单元3011和第二主开关单元3012，由于第一调整电压V1和第二调整电压V2的共同作用，均导致了第一主开关单元3011和第二主开关单元中3012的寄生电容大大降低，可知，由第一主开关单元3011和第二主开关单元3012组成的模拟开关的寄生电容也大大降低，进而整体提高了模拟开关的隔离度。

可选地，在本发明所提供的一种模拟开关中，参见图3，第一调整单元302，包括：

PMOS晶体管P1。其中，PMOS晶体管P1的第一端接收第一输入电压VCC，PMOS晶体管P1的控制端接收第一控制信号DISB，当第一控制信号DISB为第一预设信号时，PMOS晶体管P1的第二端输出第一调整电压V1。

需要说明的是，当第一预设信号为低电平信号时，根据PMOS晶体管P1的自身特性，PMOS晶体管P1导通，PMOS晶体管P1形成沟道，使得PMOS晶体管P1的第二端输出的调整电压V1。其中，PMOS晶体管P1第一端接收的第一输入电压VCC。

需要说明的是，第一输入电压VCC是为PMOS晶体管P1提供供电电压的外接电源，其主要用于在模拟开关处于不工作状态时，为模拟开关中的第一调整单元302提供供电电压。其中，供电电压就为第一输入电压VCC。

还需要说明的是，PMOS晶体管P1的控制端为PMOS晶体管的栅极，第一端为PMOS晶体管的源极，第二端为PMOS晶体管的漏极，图中PMOS管带有箭头的一端为源极，不带箭头的一端为漏极。

可选地，在本发明所提供的另一种模拟开关中，参见图3，第二调整单元303，包括：

第五NMOS晶体管N5，第五NMOS晶体管N5的控制端接收第二控制信号DIS，第五NMOS晶体管N5的第一端接收第二输入电压NEGV，第五NMOS晶体管N5的衬底与第五NMOS晶体管N5的第一端相连，第五NMOS晶体管N5的第二端作为第二调整单元303的输出端口，输出所述第二调整电压V2。

当第五NMOS晶体管N5所接收的第二控制信号DIS为第二预设信号时，第五NMOS晶体管N5导通，第五NMOS晶体管N5的第二端输出第二调整电压V2，其中，第二调整电压V2等于第五NMOS晶体管N5的第一端接收的第二输入电压NEGV。

需要说明的是，在本实施例中第二预设信号为高电平信号，具体的，可以为高电平电压。当第二预设信号为高电平电压时，根据NMOS晶体管自身的特性，NMOS晶体管的控制端接收到高电平电压，NMOS晶体管处于导通状态。

还需要说明的是，NMOS晶体管的控制端为NMOS晶体管的栅极，第一端为NMOS晶体管的源极，第二端为NMOS晶体管的漏极，图中的NMOS晶体管带有箭头的一端为源极，不带有箭头的一端为漏极。

可选地，本发明所提供的模拟开关中，参见图4，第二调整单元401，还包括：

电阻R。其中，电阻R的一端第二调整单元401的输出端口相连，另一端作为第二调整单元402的输出端口，输出第二调整电压。

需要说明的是，加入电阻R是为了当模拟开关在高频环境下使用时，降低第五NMOS晶体管N5的漏极电容对模拟开关的影响。具体的，加入电阻R可以降低第五NMOS晶体管N5的漏极电容，减小模拟开关在断开状态时的寄生电容，以保证模拟开关的高隔离度。

可选地，本发明所提供的另一种模拟开关中，参见图5，第二调整单元501，包括：

第五NMOS晶体管N5以及第六NMOS晶体管N6。

其中，第五NMOS晶体管N5的控制端接收第二控制信号DIS，第五NMOS晶体管N5的第一端分别与第五NMOS晶体管N5的衬底和第六NMOS晶体管N6的第一端相连，第五NMOS晶体管N5的第二端作为第二调整单元501的第一输出端口，输出第二调整电压V2。

第六NMOS晶体管N6的控制端接收第二控制信号DIS，第六NMOS晶体管N6衬底与第六NMOS晶体管N6的第一端相连，第六NMOS晶体管N6的第二端作为第二调整单元501的第二输出端口，输出第二调整电压V2；

其中，第五NMOS晶体管N5和第六NMOS晶体管N6的公共端作为第二调整单元501的输入端口，接收第二输入电压NEGV。

需要说明的是，因为第五NMOS晶体管N5和第六NMOS晶体管N6均接收了第二控制信号DIS，所以当第二控制信号DIS为高电平信号时，第五NMOS晶体管N5和第六NMOS晶体管N6同时导通，同时输出第二调整电压V2，但是第五NMOS晶体管N5所输出的第二调整电压V2用于给第二主开关单元3012提供第二调整电压V2，第六NMOS晶体管N6所输出的第二调整电压V2，用于给第一主开关单元3011提供第二调整电压V2。

可选地，本发明所提供的另一种模拟开关中，参见图6，第二调整单元601，还包括：

第一电阻R1和第二电阻R2。其中，第一电阻R1的一端与第五NMOS晶体管N5的第二端相连，另一端作为第二调整单元601的第一输出端口，输出第二调整电压V2；

第二电阻R2的一端与第六NMOS晶体管N6的第二端相连，另一端作为第二调整单元601的第二输出端口，输出第二调整电压V2。

需要说明的是，第一电阻R1的作用是：当模拟开关在高频环境下使用时，降低第五NMOS晶体管N5的漏极电容对模拟开关的影响。具体的，第一电阻R1可以降低第五NMOS晶体管N5的漏极电容，减小模拟开关在断开状态时的寄生电容，以保证模拟开关的高隔离度。

同理可得，第二电阻R2的作用是：当模拟开关在高频环境下使用时，降低第五NMOS晶体管N5的漏极电容对模拟开关的影响。具体的，第二电阻R2可以降低第五NMOS晶体管N5的漏极电容，减小模拟开关在断开状态时的寄生电容，以保证模拟开关的高隔离度。

可选的，在本发明所提供的的一种模拟开关，参见图7，该模拟开关为单刀双掷开关。具体的，该单刀双掷开关是由两个单独的模拟开关构成的，可应用于需要应用单刀双掷开关的电路中。

需要说明的是，该单刀双掷开关具有控制同一个信号向不同方向输出的作用，以达分别控制两个设备的效果。该单刀双掷开关的工作过程与上述图3所示的模拟开关的工作过程类似，可参照上述图3所提供模拟开关的工作过程得到单刀双掷开关的工作过程，在此就不再赘述。

还需要说明的是，因为该单刀双掷开关是由具有上述两个独立的模拟开关构成的，所以具有与独立的模拟开关寄生电容低、隔离度高的优点。

本申请实施例公开了一种电子设备，包括模拟开关。其中，所述模拟开关的具体实现过程与实现原理和上述实施例示出的模拟开关一致，可参见，这里不再赘述。在具体实施中，所述电子设备可以包括但不限于手机、平板电脑、其他通用串行总线(UniversalSerialBus，USB)接口设备等。

专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种模拟开关，其特征在于，包括：至少一个基础开关单元、以及与每一个所述基础开关单元分别相连的第一调整单元和第二调整单元；其中：

所述第一调整单元，用于接收第一输入电压和第一控制信号；当所述第一控制信号为第一预设信号时，所述第一调整单元输出第一调整电压；其中，所述第一调整电压为正电压；

所述第二调整单元，用于接收第二输入电压和第二控制信号；当所述第二控制信号为第二预设信号时，所述第二调整单元输出第二调整电压；其中，所述第二调整电压为负电压；

所述第一调整单元的输出端与所述基础开关单元的第一端相连，所述第二调整单元的输出端与所述基础开关单元的衬底相连。

2.根据权利要求1所述的模拟开关，其特征在于，所述基础开关单元，包括：

第一主开关单元，所述第一主开关单元接收所述第一调整电压和所述第二调整电压；其中，所述第一主开关单元接收所述第一调整电压的端口作为所述第一主开关单元的第一输入端口，所述第一主开关单元接收所述第二调整电压的端口作为所述第一主开关单元的第二输入端口；

与所述第一主开关单元相连的第二主开关单元，所述第二主开关单元接收所述第一调整电压和所述第二调整电压；其中，所述第二主开关单元接收所述第一调整电压的端口作为所述第二主开关单元的第一输入端口，所述第二主开关单元接收所述第二调整电压的端口作为所述第二主开关单元的第二输入端口；

其中，所述第二主开关单元的第一输入端口与所述第一主开关单元的第一输入端口相连，连接点作为所述基础开关单元的第一端。

3.根据权利要求2所述的模拟开关，其特征在于，所述第一主开关单元，包括：

第一NMOS晶体管和第二NMOS晶体管；其中：

所述第一NMOS晶体管的控制端与所述第二NMOS晶体管的控制端相连，用于接收开启电压，所述第一NMOS晶体管的第一端与所述第二NMOS晶体管的第二端相连，所述第一NMOS晶体管的衬底与所述第二NMOS晶体管的第一端相连；

所述第二NMOS晶体管的衬底与其第一端相连；

其中，所述第一NMOS晶体管的第二端作为所述第一主开关单元的信号传输端口，用于传输信号；

所述第一NMOS晶体管的第一端与所述第二NMOS晶体管的第二端的公共端作为所述第一主开关单元的第一输入端口，接收所述第一调整电压；

所述第一NMOS晶体管的衬底与所述第二NMOS晶体管的第一端的公共端作为所述第一主开关单元的第二输入端口，接收所述第二调整电压。

4.根据权利要求2所述的模拟开关，其特征在于，所述第二主开关单元，包括：

第三NMOS晶体管和第四NMOS晶体管；其中：

所述第三NMOS晶体管的控制端与所述第四NMOS晶体管的控制端相连，用于接收开启电压，所述第三NMOS晶体管的第一端与所述第四NMOS晶体管的第二端相连，所述第三NMOS晶体管的衬底与所述第四NMOS晶体管的第一端相连；

所述第三NMOS晶体管的衬底与其第一端相连；

其中，所述第三NMOS晶体管的第一端作为所述第二主开关单元的信号传输端口，用于传输信号；

所述第三NMOS晶体管的第一端与所述第四NMOS晶体管的第二端的公共端作为所述第二主开关单元的第一输入端口，接收所述第一调整电压；

所述第三NMOS晶体管的衬底与所述第四NMOS晶体管的第一端的公共端作为所述第二主开关单元的第二输入端口，接收所述第二调整电压。

5.根据权利要求1所述的模拟开关，其特征在于，所述第一调整单元，包括：

PMOS晶体管；其中，所述PMOS晶体管的第一端接收所述第一输入电压，所述PMOS晶体管的控制端接收所述第一控制信号，当所述第一控制信号为第一预设信号时，所述PMOS晶体管的第二端输出所述第一调整电压。

6.根据权利要求1所述的模拟开关，其特征在于，所述第二调整单元，包括：

第五NMOS晶体管，所述第五NMOS晶体管的控制端接收所述第二控制信号，所述第五NMOS晶体管的第一端接收所述第二输入电压，所述第五NMOS晶体管的衬底与所述第五NMOS晶体管的第一端相连，所述第五NMOS晶体管的第二端作为所述第二调整单元的输出端口，输出所述第二调整电压。

7.根据权利要求6所述的模拟开关，其特征在于，所述第二调整单元，还包括：

电阻；其中，所述电阻的一端所述第二调整单元的输出端口相连，另一端作为所述第二调整单元的输出端口，输出所述第二调整电压。

8.根据权利要求1所述的模拟开关，其特征在于，所述第二调整单元，包括：

第五NMOS晶体管以及第六NMOS晶体管；

其中，所述第五NMOS晶体管的控制端接收所述第二控制信号，所述第五NMOS晶体管的第一端分别与所述第五NMOS晶体管的衬底和所述第六NMOS晶体管的第一端相连，所述第五NMOS晶体管的第二端作为所述第二调整单元的第一输出端口，输出所述第二调整电压；

所述第六NMOS晶体管的控制端接收所述第二控制信号，所述第六NMOS晶体管衬底与所述第六NMOS晶体管的第一端相连，所述第六NMOS晶体管的第二端作为所述第二调整单元的第二输出端口，输出所述第二调整电压；

其中，所述第五NMOS晶体管和第六NMOS晶体管的公共端作为所述第二调整单元的输入端口，接收所述第二输入电压。

9.根据权利要求8所述的模拟开关，其特征在于，所述第二调整单元，还包括：

第一电阻和第二电阻；其中，所述第一电阻的一端与所述第五NMOS晶体管的第二端相连，另一端作为所述第二调整单元的第一输出端口，输出所述第二调整电压；

所述第二电阻的一端与所述第六NMOS晶体管的第二端相连，另一端作为所述第二调整单元的第二输出端口，输出所述第二调整电压。

10.一种电子设备，其特征在于，包括：

如权利要求1～9所述的模拟开关。