CN102158212A - 带有内部器件体控件的模拟开关 - Google Patents

带有内部器件体控件的模拟开关 Download PDF

Info

Publication number
CN102158212A
CN102158212A CN2010106023776A CN201010602377A CN102158212A CN 102158212 A CN102158212 A CN 102158212A CN 2010106023776 A CN2010106023776 A CN 2010106023776A CN 201010602377 A CN201010602377 A CN 201010602377A CN 102158212 A CN102158212 A CN 102158212A
Authority
CN
China
Prior art keywords
coupled
analog switch
output node
current terminal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106023776A
Other languages
English (en)
Other versions
CN102158212B (zh
Inventor
R·W·韦伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of CN102158212A publication Critical patent/CN102158212A/zh
Application granted granted Critical
Publication of CN102158212B publication Critical patent/CN102158212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/007—Switching arrangements with several input- or output terminals with several outputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Electronic Switches (AREA)

Abstract

一种用于模拟开关的体控制装置，用于使泄漏电流最小化并将PN结保持为反向偏压。该模拟开关具有耦合在输入和输出节点之间且由控制输入控制的第一和第二开关器件簇，该第一和第二开关器件簇各自具有相应的体结。体控制装置包括各自由输入和输出节点之一控制的体控制器件，用于将体结耦合至输入和输出节点的另一个。每个开关器件簇可包括主开关和体器件，体器件在模拟开关接通时使主开关的体结保持在输入和输出节点之间的电压电平上。当模拟开关关断时，体控制装置在跨输入和输出节点两端的电压升高时激活以将体结保持在所需电压电平。

Description

带有内部器件体控件的模拟开关
相关申请的交叉引用
本申请要求2010年1月20日提交的美国临时申请S/N.61/296,752的权益，该申请出于通用目的通过引用结合于此。
附图简述
参考以下描述以及附图，将更好地理解本发明的益处、特征和优点，在附图中：
图1是示出其中器件的体结被硬接线至电源轨线的通用解决方案的常规模拟开关的示意图；
图2是替代常规模拟开关的示意图，其解决了图1的模拟开关的一些问题但导致更为复杂和昂贵的配置；
图3是根据一实施例实现的模拟开关的示意图，在该实施例中体结电压至少部分地根据输入和输出电压确定；以及
图4是结合有单刀双掷(SPDT)开关的集成电路的示意图和框图以及相应的SPDT符号，该SPDT开关使用根据图3的一个实施例实现的模拟开关。
详细描述
呈现以下描述是为了使本领域技术人员能如具体应用的上下文及其要求内提供地作出和使用本发明。然而，优选实施例的各种变体对本领域技术人员将是显而易见的，并且本文中定义的一般原理可应用于其它实施例。因此，本发明并非旨在限于本文中所示和所述的特定实施例，而是应被授予与本文中所揭示的原理和新颖特征相一致的最宽范围。
模拟开关包括N型晶体管器件和P型晶体管器件的一些配置，诸如并联耦合的P沟道和N沟道金属氧化物半导体(MOS)器件，以便于在一范围的信号电压上提供相对一致的导通(ON)电阻，这些信号电压在本文中示为V+和V-的电源轨线之间延伸。如本领域普通技术人员所理解地，诸如N沟道MOS(NMOS)晶体管器件(也称为金属氧化物半导体、场效应晶体管或MOSFET)的N型器件属于第一导电类型，而诸如P沟道MOS(PMOS)晶体管器件的P型器件属于第二导电类型。V+通常指高电压电平，诸如5伏特(V)、4.5V、3V、2.5V、1.8V等，而V-一般指低电压电平，诸如接地(GND)，尽管任何其它适当的电压范围和电平也是可能和可构想的。MOS器件具有体结，这些体结应当适当控制以便于防止各器件中体漏P-N结或体源P-N结的非有意正向偏压。这在开关被关断时是特别重要的，并且开关端子可以处于电源轨线附近或之内的任何电压电平并且彼此无关。
MOS晶体管器件的常规符号具有相对于漏极端子描绘源极端子的箭头符号，其中该漏极被示为没有箭头符号的线。PMOS或P型晶体管器件具有指向体符号(平行线)的箭头，而NMOS或N型晶体管器件具有从体符号指出的箭头。两个器件符号在体符号的相对一侧都具有表示控制或栅极端子的另一条线。本发明不限于P型和N型器件的特定类型或配置，其可具有不对称或对称的几何形状。在本文中所述的和附图中所示的诸实施例中，所描绘的PMOS和NMOS晶体管器件被对称构造成漏极和源极之间的区别是任意的。从电学角度而言，P沟道的源极是具有更正电压电平的端子，而N沟道的源极是具有更负电压的端子。在其中取决于任何给定时间的操作在输入端上的电压可比输出端子的电压高或低的模拟开关中，源极相对于漏极的位置在附图中是任意的。箭头符号的约定在附图中使用是为了区分P型器件(箭头指向内)和N型器件(箭头指向外)，而不是为了在漏极端子和源极端子之间作出区分。参照附图，每个器件的漏极和源极端子更一般地称为电流端子。电流端子之间的电流由施加于器件、更具体地施加于器件的栅极或控制端子的电压控制。术语“漏极”和“源极”仍然相关于操作期间相对于体结的偏压来引用。
图1是示出其中器件的体结被硬接线至电源轨线V+或V-的通用解决方案的常规模拟开关100的示意图。如图所示，主P沟道开关器件P1具有耦合至上电压轨线V+的体结，而主N沟道开关器件N1具有耦合至下电压轨线V-的体结。控制(CONTROL)输入接通和关断模拟开关100。CONTROL被提供给反相器101的输入端，该反相器101具有提供反相控制电压CONTROL*的输出(其中星号“*”表示信号的逻辑负)。CONTROL被提供给N1的栅极，而CONTROL*被提供给P1的栅极。P1和N1器件各自的一个电流端子在接收输入电压信号SWITCH IN(开关输入)的输入节点上耦合在一起，而P1和N1的另一电流端子在提供输出电压信号SWITCH OUT(开关输出)的输出节点上耦合在一起。V-和V+之间的电压范围一般确定电压信号CONTROL、CONTROL*、SWITCH IN和SWITCH OUT的电压开关转换范围和逻辑电压阈值。例如，在V+约为3V而V-为GND的一个实施例中，在1.4V或以上的电压电平处可确定高逻辑电平，而在0.5V或以下的电压电平处可确定低逻辑电平，但是可构想其它电压范围和电平。在特定配置中，输入和输出电压信号SWITCH IN和SWITCH OUT可升至V+以上达容许量，或降至V-以下达容许量。
在操作中，当CONTROL为高时，N1和P1两者都导通，从而接通模拟开关100，而当CONTROL为低时，N1和P1两者都截止，从而关断模拟开关100。在导通时，SWITCH IN的电压通过N1和P1传送至输出SWITCH OUT。此配置确保漏极和源极(电流端子)-体结保持反向偏压。然而，模拟开关100的配置倾向于使得不想要的泄漏电流最大化，因为取决于输入和输出开关端子的电位，体源结和体漏结两者都可以是反向偏压的。此外，P1和N1的体效应增大器件的阈值，从而导致开关100接通时电流端子之间的电阻增大。
图2是替代性常规模拟开关200的示意图，该模拟开关200解决了模拟开关100的一些问题，但是需要相位调整电路或定时电路来确保正确操作。模拟开关200以与模拟开关100相似的方式包括主开关器件N1和P1。该模拟开关进一步包括P沟道体控制晶体管P2、P3和PX以及N沟道体控制晶体管N2、N3和NX。以前面对模拟开关100描述相同的方式，反相器201在其输入端接收CONTROL，并在其输出端提供CONTROL*。CONTROL被提供给PX的栅极，而CONTROL*被提供给NX的栅极。上电压轨线V+被耦合至PX的体结和一个电流端子，而下电压轨线V-被耦合至NX的体结和一个电流端子。P1-P3的体结在第一公共节点202处耦合在一起，该第一公共节点202被进一步耦合至PX的另一个电流端子以及P2和P3各自的一个电流端子。N1-N3的体结在另一个公共节点204处耦合在一起，该另一个公共节点204被进一步耦合至NX的另一个电流端子以及N2和N3各自的一个电流端子。SWITCH IN被提供给输入节点206，该输入节点206被耦合至P2和N2的另一电流端子以及N1和P1各自的一个电流端子。P1、N1、N3和P3的另一电流端子在输出节点208处耦合在一起，该输出节点208形成输出电压信号SWITCH OUT。第一相位调整电流203具有接收CONTROL*的输入端和耦合至P1-P3的栅极的输出端。第二相位调整电流205具有接收CONTROL的输入端和耦合至N1-N3的栅极的输出端。
模拟开关200通过将CONTROL断言为高接通，这导通了主开关器件P1和N1以及体控制器件P2、P3、N2和N3，并且截止了体控制器件NX和PX。模拟开关200通过将CONTROL断言为低关断，以使NX和PX导通以及开关器件P1-P3和N1-N3都截止。当开关200被关断时，开关器件P1-P3的体结通过PX切换至上电压轨线V+，而N1-N3的体端子通过NX切换至下电压轨线V-。P2和P3具有相同或相似的几何形状，而N2和N3具有相同或相似的几何形状，从而当开关200被导通时，N沟道簇N1-N3的体结以及P沟道簇P1-P3的体结的电位大致在两个开关端子SWITCH IN和SWITCH OUT的电位之间的中间。具有相同或相似几何形状的器件可被称为是匹配器件。因为开关200接通时两端的电压很少超过几百毫伏(mV)，所以开关200的配置与模拟开关100相比有效地消除了体效应，由此降低了开关电阻和开关电阻随信号电平的变化。
然而，用于为模拟开关200将开关器件导通和截止的控制信号应当相对于控制体控制器件NX和PX的控制信号仔细调节相位。如图所示，第一相位调整电路203控制如施加至PX的栅极的CONTROL与用于控制P1-P3的激活的电路203的输出之间的相对时序。类似地，第二相位调整电路205控制如施加至NX的栅极的CONTROL*与用于控制N1-N3的激活的电路205的输出之间的相对时序。相位调整电路203和205一般在开关期间修改操作，从而在开关之后，CONTROL被提供给N1-N3的栅极，而CONTROL*被提供给P1-P3的栅极。相位调整电路203和205倾向于使模拟开关200的实现复杂化。
图3是根据一个实施例实现的模拟开关300的示意图。以相似方式包括并耦合主开关器件P1和N1以及体控制器件P2、P3、N2和N3。耦合至电源轨线V+和V-的体控制器件NX和PX被消除，并且相位调整电路203和205是不必要的并且也被消除。添加了附加体器件P4、P5、N4和N5。器件P1、P2、P4、N1、N2和N4各自的第一电流端子在接收SWITCH IN的输入节点302处被耦合在一起。P1和N1的另一电流端子连同器件P3、P5、N3和N5各自的一个电流端子在提供SWITCH OUT的输出节点304处都耦合在一起。P1的体结被耦合至第一体节点306，该第一体节点306被进一步耦合至P2-P5的体结和P2-P5的另一电流端子。N1的体结被耦合至第二体节点308，该第二体节点308被进一步耦合至N2-N5的体结和N2-N5的另一电流端子。CONTROL信号被提供给N1-N3的栅极以及反相器301的输入端，该反相器301具有提供反相控制信号CONTROL*的输出。CONTROL*被提供至P1-P3的栅极。携带SWITCH IN的输入节点302被进一步耦合至N5和P5的栅极，而携带SWITCH OUT的输出节点304被进一步耦合至N4和P4的栅极。供电轨线V+和V-不被示为耦合至任一器件，但可以理解为耦合至反相器301的源电压输入。此外，V+和V-一般确定信号SWITCH IN、SWITCH OUT、CONTROL和CONTROL*的开关电压范围和电平。
当模拟开关300被导通(CONTROL为高)时，以关于模拟开关200的相似方式来控制体电压。当模拟开关300被接通时，SWITCH IN和SWITCH OUT之间的电压差很少超过几百mV，这低于典型过程中的开关器件P4和P5或N4和N5的阈值电压，从而N4、P4、N5和P5保持截止。
然而，当模拟开关300被关断(CONTROL为低)时，体结不再被切换至电源轨线V+和V-。当模拟开关300被关断时，SWITCH IN和SWITCH OUT之间的电压差可大到足以导通器件N4、N5、P4或P5的任一个。例如，当SWITCH IN的电压比SWITCH OUT正足够量时，P4和N5被导通而P5和N4被截止。在此情形中，P4将P沟道器件P1-P5的体结切换至SWITCH IN的高电压以确保这些器件的P-N结不会变成正向偏压。这将主开关器件P1的泄漏进一步限制为漏体结的泄漏(而开关100和200的主开关器件的截止泄漏可以是两个结的截止泄漏)。类似地，N5将N沟道器件N1-N5的体结切换至SWITCH OUT的低电压以确保这些器件的P-N结不会变成正向偏压。这以相似方式进一步限制主开关器件N1的泄漏。
当SWITCH OUT的电压比SWITCH IN正足够量时，提供相似的优点，其中P4和N5被截止而P5和N4被导通。在此情形中，P5被导通且将P沟道器件P1-P5的体结切换至SWITCH OUT的高压以确保这些器件的P-N结不会变成正向偏压，而N4被导通且将N沟道器件N1-N5的体结切换至SWITCH IN的低压以确保这些器件的P-N结不会变成正向偏压。与上述开关100和200相比，主开关器件N1和P1的泄漏被减少。
一般而言，体控制器件N4、N5、P4和P5被交叉耦合至输入和输出节点，从而当模拟开关300被关断时，P型簇(器件P1-P3)的体结连同附加体控制器件P4和P5的体结被拉至更高电压电平，而N型簇(器件N1-N3)的体结连同附加体控制器件N4和N5的体结被拉至更低电压电平以确保这些器件的P-N结不被正向偏压。此配置确保正确操作，且使不合需要的泄漏电流最小化。模拟开关300消除了对用于如模拟开关200的配置所示控制开关和体控制电路的经仔细调整相位的控制信号的任何需要。此外，模拟开关300消除了至电源轨线的连接，从而与模拟开关100和200相比进一步减少泄漏。
图4是结合有使用根据一个实施例实现的模拟开关的单刀双掷(SPDT)401的集成电路(IC)400(例如半导体芯片器件)的示意图和框图。图4还示出用于在示意图上示出SPDT开关401的相应SPDT符号411。IC 400包括多个引脚，包括接收高电压和低电压V+和V-的源电压引脚。举例而言，V+可以是正的电源电压而V-是GND，虽然可构想其它电源电压范围和电平。IC 400结合有第一和第二模拟开关403和405，它们各自以基本上与模拟开关300相同的方式配置。每个开关包括开关输入SW_IN(与模拟开关300的SWITCH IN相对应)、控制输入CONTROL(与模拟开关300的CONTROL输入相对应)、以及开关输出SW_OUT(与模拟开关300的SWITCH OUT相对应)。IC 400包括接收公共输入信号COM的输入引脚，该公共输入信号COM被提供给模拟开关403和405各自的SW_IN输入。IC 400包括接收控制输入信号CTL的另一输入引脚，该控制输入信号CTL被提供给非反相缓冲器407的输入端和反相器409的输入端。缓冲器407的输出被提供给模拟开关403的CONTROL输入端，而反相器409的输出被提供给模拟开关405的CONTROL输入端。模拟开关403的SW_OUT输出被提供给第一输出引脚，该第一输出引脚提供常开输出NO，而模拟开关405的SW_OUT输出被提供给第二输出引脚，该第二输出引脚提供常闭输出NC。
控制信号CTL触发模拟开关403和405的激活，其中反相器409使模拟开关之一在另一开关截止时导通，反之亦然。非反相缓冲器407插入与反相器409的延迟相当的类似延迟。如由SPDT符号411所示，当CTL为低时，COM被耦合至NC输出；而当CTL为高时，COM被切换和耦合至NO输出。模拟开关403独立地实现常开的单刀单掷(SPST)开关，而模拟开关405独立地实现常闭的SPST开关。提供缓冲器407和反相器409是为了将两个模拟开关403和405作为组合SPDT开关来全体操作。本领域技术人员可以理解，许多其它开关配置是已知和可构想的。
尽管已参照本发明的特定优选版本相当详细地描述了本发明，但其它版本和变体是可能和可构想的。本领域技术人员应当理解，他们能够容易地使用所揭示的概念和具体实施例作为设计或修改用于提供本发明相同目的的基础，而不背离如所附权利要求所定义的精神和范围。

Claims (15)

1.一种模拟开关，包括：
第一开关器件簇，具有：耦合在输入和输出节点之间的电流端子，由控制输入控制的第一控制端子，以及第一体结；
第二开关器件簇，具有：耦合在所述输入和输出节点之间的电流端子，由所述控制输入控制的第二控制端子，以及第二体结；
多个第一体控制器件，各自具有：耦合至所述输入和输出节点之一的第一电流端子，耦合至所述输入和输出节点的另一个的控制端子，以及耦合至所述第一开关器件簇的所述第一体结的第二电流端子；以及
多个第二体控制器件，各自具有：耦合至所述输入和输出节点之一的第一电流端子，耦合至所述输入和输出节点的另一个的控制端子，以及耦合至所述第二开关器件簇的所述第二体结的第二电流端子。
2.如权利要求1所述的模拟开关，其特征在于，所述第一开关器件簇和所述多个第一体控制器件各自包括多个第一导电类型的器件，所述第二开关器件簇和所述多个第二体控制器件各自包括多个第二导电类型的器件。
3.如权利要求1所述的模拟开关，其特征在于，所述第一开关器件簇和所述多个第一体控制器件各自包括多个P型晶体管器件，而所述第二开关器件簇和所述多个第二体控制器件各自包括多个N型晶体管器件。
4.如权利要求1所述的模拟开关，其特征在于：
所述多个第一体控制器件包括：
第一导电类型的第一器件，具有：耦合至所述输入节点的第一电流端子，耦合至所述第一体结的第二电流端子，以及耦合至所述输出节点的控制端子；以及
所述第一导电类型的第二器件，具有：耦合至所述输出节点的第一电流端子，耦合至所述第一体结的第二电流端子，以及耦合至所述输入节点的控制端子；以及
其中所述多个第二体控制器件包括：
第二导电类型的第一器件，具有：耦合至所述输入节点的第一电流端子，耦合至所述第二体结的第二电流端子，以及耦合至所述输出节点的控制端子；以及
所述第二导电类型的第二器件，具有：耦合至所述输出节点的第一电流端子，耦合至所述第二体结的第二电流端子，以及耦合至所述输入节点的控制端子。
5.如权利要求4所述的模拟开关，其特征在于，所述第一导电类型的第一和第二器件各自具有耦合至所述第一体结的体结，而所述第二导电类型的第一和第二器件各自具有耦合至所述第二体结的体结。
6.如权利要求1所述的模拟开关，其特征在于：
所述第一开关器件簇包括：
第一导电类型的第一器件，具有：耦合至所述输入节点的第一电流端子，耦合至所述输出节点的第二电流端子，接收反相控制信号的控制端子，以及所述第一体结；
所述第一导电类型的第二器件，具有：耦合至所述输出节点的第一电流端子，耦合至所述第一体结的第二电流端子，接收所述反相控制信号的控制端子，以及耦合至所述第一体结的体；以及
所述第一导电类型的第三器件，具有：耦合至所述输出节点的第一电流端子，耦合至所述第一体结的第二电流端子，接收所述反相控制信号的控制端子，以及耦合至所述第一体结的体；以及
其中所述第二开关器件簇包括：
第二导电类型的第一器件，具有：耦合至所述输入节点的第一电流端子，耦合至所述输出节点的第二电流端子，接收非反相控制信号的控制端子，以及所述第二体结；
所述第二导电类型的第二器件，具有：耦合至所述输入节点的第一电流端子，耦合至所述第二体结的第二电流端子，接收所述非反相控制信号的控制端子，以及耦合至所述第二体结的体；以及
所述第二导电类型的第三器件，具有：耦合至所述输出节点的第一电流端子，耦合至所述第二体结的第二电流端子，接收所述非反相控制信号的控制端子，以及耦合至所述第二体结的体。
7.如权利要求6所述的模拟开关，其特征在于，所述第一导电类型的所述第二和第三器件彼此匹配，且所述第二导电类型的所述第二和第三器件彼此匹配。
8.如权利要求6所述的模拟开关，其特征在于：
所述多个第一体控制器件包括：
第一导电类型的第四器件，具有：耦合至所述输入节点的第一电流端子，耦合至所述第一体结的第二电流端子和体，以及耦合至所述输出节点的控制端子；以及
所述第一导电类型的第五器件，具有：耦合至所述输出节点的第一电流端子，耦合至所述第一体结的第二电流端子和体，以及耦合至所述输入节点的控制端子；以及
其中所述多个第二体控制器件包括：
第二导电类型的第四器件，具有：耦合至所述输入节点的第一电流端子，耦合至所述第二体结的第二电流端子和体，以及耦合至所述输出节点的控制端子；以及
所述第二导电类型的第五器件，具有：耦合至所述输出节点的第一电流端子，耦合至所述第二体结的第二电流端子和体，以及耦合至所述输入节点的控制端子。
9.如权利要求8所述的模拟开关，其特征在于，所述第一导电类型包括P型，而所述第二导电类型包括N型。
10.一种集成电路，包括：
多个引脚；以及
至少一个集成模拟开关，各自包括：
第一开关器件簇，具有：耦合在输入和输出节点之间的电流端子，由控制信号控制的第一控制端子，以及第一体结；
第二开关器件簇，具有：耦合在所述输入和输出节点之间的电流端子，由所述控制信号控制的第二控制端子，以及第二体结；
多个第一体控制器件，各自具有：耦合至所述输入和输出节点之一的第一电流端子，耦合至所述输入和输出节点的另一个的控制端子，以及耦合至所述第一开关器件簇的所述第一体结的第二电流端子；以及
多个第二体控制器件，各自具有：耦合至所述输入和输出节点之一的第一电流端子，耦合至所述输入和输出节点的另一个的控制端子，以及耦合至所述第二开关器件簇的所述第二体结的第二电流端子；以及
其中所述输入和输出节点与所述多个引脚的第一和第二引脚通过接口连接。
11.如权利要求10所述的集成电路，其特征在于，所述至少一个集成模拟开关包括：被配置为常开的单刀单掷开关的第一模拟开关，以及被配置为常闭的单刀单掷开关的第二模拟开关。
12.如权利要求11所述的集成电路，其特征在于，所述多个引脚包括接收所述控制信号的控制引脚，其中所述第一模拟开关的所述控制输入接收所述控制信号，且其中所述第二模拟开关的所述控制输入接收所述控制信号的反相版本。
13.如权利要求10所述的集成电路，其特征在于，所述第一开关器件簇和所述多个第一体控制器件各自包括多个第一导电类型的器件，而所述第二开关器件簇和所述多个第二体控制器件各自包括多个第二导电类型的器件。
14.一种提供模拟开关的内部器件体控制的方法，包括：
导通第一导电类型的第一模拟开关器件并导通第二导电类型的第二模拟开关器件以将输入和输出节点耦合在一起，并截止所述第一和第二模拟开关器件以使所述输入和输出节点彼此隔离；
当所述第一和第二模拟开关器件被导通时，将所述第一模拟开关器件的体结耦合在所述输入和输出节点之间，并将所述第二模拟开关器件的体结耦合在所述输入和输出节点之间；
当所述第一和第二模拟开关器件被截止时，当所述输入节点的电压电平超出所述输出节点的电压电平达预定阈值时，将所述第一模拟开关器件的体结耦合至所述输入节点并且将所述第二模拟开关器件的体结耦合至所述输出节点；以及
当所述第一和第二模拟开关器件被截止时，当所述输出节点的电压电平超出所述输入节点的电压电平达所述预定阈值时，将所述第一模拟开关器件的体结耦合至所述输出节点并且将所述第二模拟开关器件的体结耦合至所述输入节点。
15.如权利要求14所述的方法，其特征在于：
所述将所述第一模拟开关器件的体结耦合至所述输入节点包括激活耦合在所述第一模拟开关器件的体结与所述输入节点之间的所述第一导电类型的第一器件；
其中所述将所述第二模拟开关器件的体结耦合至所述输出节点包括激活耦合在所述第二模拟开关器件的体结与所述输出节点之间的所述第二导电类型的第一器件；
其中所述将所述第一模拟开关器件的体结耦合至所述输出节点包括激活耦合在所述第一模拟开关器件的体结与所述输出节点之间的所述第一导电类型的第二器件；以及
其中所述将所述第二模拟开关器件的体结耦合至所述输入节点包括激活耦合在所述第二模拟开关器件的体结与所述输入节点之间的所述第二导电类型的第二器件。
CN201010602377.6A 2010-01-20 2010-12-13 带有内部器件体控件的模拟开关 Active CN102158212B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US29675210P 2010-01-20 2010-01-20
US61/296,752 2010-01-20
US12/839,114 2010-07-19
US12/839,114 US8344789B2 (en) 2010-01-20 2010-07-19 Analog switch with internal device body control

Publications (2)

Publication Number Publication Date
CN102158212A true CN102158212A (zh) 2011-08-17
CN102158212B CN102158212B (zh) 2014-02-12

Family

ID=44277192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010602377.6A Active CN102158212B (zh) 2010-01-20 2010-12-13 带有内部器件体控件的模拟开关

Country Status (3)

Country Link
US (1) US8344789B2 (zh)
CN (1) CN102158212B (zh)
TW (1) TWI484754B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178822A (zh) * 2011-12-23 2013-06-26 国民技术股份有限公司 一种开关电路
CN110212900A (zh) * 2019-06-10 2019-09-06 桂林电子科技大学 一种消除体效应与衬底泄露的双阱cmos互补开关
CN110232040A (zh) * 2019-05-23 2019-09-13 上海艾为电子技术股份有限公司 模拟开关和电子设备
CN114039583A (zh) * 2021-10-22 2022-02-11 荣耀终端有限公司 开关电路及电子设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2293446B1 (en) * 2009-09-03 2011-11-09 Austriamicrosystems AG Coupling circuit, driver circuit and method for controlling a coupling circuit
US9013228B2 (en) * 2011-06-20 2015-04-21 Stmicroelectronics Sa Method for providing a system on chip with power and body bias voltages
US8587361B2 (en) * 2011-09-28 2013-11-19 Infineon Technologies Ag RF switch circuit including a series connection of a plurality of transistors, RF switch including an RF switch circuit and method for switching RF signals
US8786371B2 (en) 2011-11-18 2014-07-22 Skyworks Solutions, Inc. Apparatus and methods for voltage converters
CN202696565U (zh) * 2012-05-08 2013-01-23 成都芯源系统有限公司 模拟开关及模拟开关的控制电路
KR101863973B1 (ko) * 2013-07-08 2018-06-04 매그나칩 반도체 유한회사 씨모스 아날로그 스위치 회로
US9877104B2 (en) * 2014-12-17 2018-01-23 Fairchild Semiconductor Corporation Audio switch circuit with slow turn-on
US10498326B2 (en) * 2016-03-01 2019-12-03 Texas Instruments Incorporated Output driver with power down protection
US10615790B1 (en) 2019-09-26 2020-04-07 Nxp B.V. Transistor body control
US20220416777A1 (en) * 2021-06-29 2022-12-29 Navitas Semiconductor Limited Circuits and methods for controlling a voltage of a semiconductor substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594381A (en) * 1994-04-29 1997-01-14 Maxim Integrated Products Reverse current prevention method and apparatus and reverse current guarded low dropout circuits
CN1264508A (zh) * 1997-07-16 2000-08-23 艾利森电话股份有限公司 电子模拟开关
US6194952B1 (en) * 1998-05-06 2001-02-27 Kabushiki Kaisha Toshiba Transmission gate circuit
US20030094993A1 (en) * 2001-11-22 2003-05-22 Kabushiki Kaisha Toshiba Analog switch circuit
CN101188414A (zh) * 2006-11-20 2008-05-28 松下电器产业株式会社 半导体开关电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767733A (en) * 1996-09-20 1998-06-16 Integrated Device Technology, Inc. Biasing circuit for reducing body effect in a bi-directional field effect transistor
US6965263B2 (en) * 2002-10-10 2005-11-15 Micron Technology, Inc. Bulk node biasing method and apparatus
US7095266B2 (en) * 2004-08-18 2006-08-22 Fairchild Semiconductor Corporation Circuit and method for lowering insertion loss and increasing bandwidth in MOSFET switches
US7720546B2 (en) * 2004-09-30 2010-05-18 Codman Neuro Sciences Sárl Dual power supply switching circuitry for use in a closed system
DE112007000404B4 (de) * 2006-02-17 2022-03-31 Fairchild Semiconductor Corporation Verfahren zur Reduzierung von Einfügungsverlust und Bereitstellung von Abschaltschutz für MOSFET-Schalter
US7537970B2 (en) * 2006-03-06 2009-05-26 Semiconductor Components Industries, L.L.C. Bi-directional transistor with by-pass path and method therefor
US7724069B1 (en) * 2007-10-30 2010-05-25 Intersil Americas Inc. Analog switch for operation outside power rails with low supply current
US7843248B1 (en) * 2007-11-01 2010-11-30 Intersil Americas Inc. Analog switch with overcurrent detection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594381A (en) * 1994-04-29 1997-01-14 Maxim Integrated Products Reverse current prevention method and apparatus and reverse current guarded low dropout circuits
CN1264508A (zh) * 1997-07-16 2000-08-23 艾利森电话股份有限公司 电子模拟开关
US6194952B1 (en) * 1998-05-06 2001-02-27 Kabushiki Kaisha Toshiba Transmission gate circuit
US20030094993A1 (en) * 2001-11-22 2003-05-22 Kabushiki Kaisha Toshiba Analog switch circuit
CN101188414A (zh) * 2006-11-20 2008-05-28 松下电器产业株式会社 半导体开关电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178822A (zh) * 2011-12-23 2013-06-26 国民技术股份有限公司 一种开关电路
CN103178822B (zh) * 2011-12-23 2016-09-14 国民技术股份有限公司 一种开关电路
CN110232040A (zh) * 2019-05-23 2019-09-13 上海艾为电子技术股份有限公司 模拟开关和电子设备
CN110212900A (zh) * 2019-06-10 2019-09-06 桂林电子科技大学 一种消除体效应与衬底泄露的双阱cmos互补开关
CN114039583A (zh) * 2021-10-22 2022-02-11 荣耀终端有限公司 开关电路及电子设备

Also Published As

Publication number Publication date
TW201145824A (en) 2011-12-16
TWI484754B (zh) 2015-05-11
US20110175669A1 (en) 2011-07-21
US8344789B2 (en) 2013-01-01
CN102158212B (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
CN102158212B (zh) 带有内部器件体控件的模拟开关
US7369446B2 (en) Method and apparatus to prevent high voltage supply degradation for high-voltage latches of a non-volatile memory
CN101795129B (zh) 上电复位电路
US8373485B2 (en) Voltage level shifting apparatus
JP2007208004A (ja) 半導体集積回路装置及び電子装置
US8847665B2 (en) Semiconductor device and method of controlling analog switch
US8228109B2 (en) Transmission gate circuitry for high voltage terminal
WO2008070510A3 (en) High speed, leakage tolerant, double bootstrapped multiplexer circuit with high voltage isolation
US20210320648A1 (en) Low Power Consumption Switching Circuit with Voltage Isolation Function for PMOS Transistor Bulk, and Integrated Chip
US10186958B2 (en) Input-output circuits
CN102684675A (zh) 电平移位器
US10164637B2 (en) Level shifter for voltage conversion
CN209748522U (zh) 电压电平移位器
US8581656B2 (en) Transmission gate and control circuit for transmission gate inputs
CN109801653B (zh) 非挥发存储器的区块解码器与位准移位器
US10200042B2 (en) IO interface level shift circuit, IO interface level shift method and storage medium
US9941883B2 (en) Transmission gate circuit
CN106330172B (zh) 高电压阈值器件的传输门及其后续下拉电路结构
US20120161813A1 (en) Switch apparatus for field programmable gate array
US8860461B2 (en) Voltage level shifter, decoupler for a voltage level shifter, and voltage shifting method
JP7431632B2 (ja) アナログスイッチ回路
Aksin et al. A bootstrapped switch for precise sampling of inputs with signal range beyond supply voltage
CN106301349B (zh) 高电压电平转换电路
TWI448076B (zh) 可承載高電壓之輸出緩衝器
CN104779942B (zh) 电压监控电路、电压施加电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant