CN103178822A

CN103178822A - 一种开关电路

Info

Publication number: CN103178822A
Application number: CN2011104376975A
Authority: CN
Inventors: 戚建烨
Original assignee: Nationz Technologies Inc
Current assignee: Nationz Technologies Inc
Priority date: 2011-12-23
Filing date: 2011-12-23
Publication date: 2013-06-26
Anticipated expiration: 2031-12-23
Also published as: CN103178822B

Abstract

本发明公开了一种可有效减少MOS管体效应的开关电路。包括开关单元(1)以及控制单元(2)；电路导通时，通过控制单元(2)中的电压跟随模块控制开关单元(1)中MOS管的衬底电压跟随漏极电压的变化，减少MOS管体效应，减小导通电阻。在电路关断时，通过把PMOS管的衬底电压上拉到高电平，同时下拉NMOS管的衬底电压，可以增加关断电阻，提高开关的隔离性能。

Description

一种开关电路

技术领域

本发明涉及开关电路的导通和关断性能，尤其涉及一种关于提高CMOS管开关的导通和关断性能的电路。

背景技术

开关电路在模拟和数字方面的集成电路设计中应用越来越广泛，尤其随着CMOS工艺技术的发展，利用MOS器件本身的电压-电流特性实现一个性能良好的开关得到了普遍的应用。请参考图1，图1为由并联的PMOS器件和NMOS器件组成的开关。不管任何时候，均保持有一个管导通，CMOS开关以高性能的特点得到很广泛的应用。但是随着制造工艺的提高，器件尺寸不断缩小，从早些的0.5umMOS工艺发展到现如今的65nmMOS工艺甚至更小线宽，伴随着工艺线宽的缩小，电源电压不断降低，已经可以由5v为主供电电压降低到目前1.2v甚至更低。在低电源电压应用下，MOS器件会受到体效应的影响，体效应是指，MOS器件的实际阈值电压受到源极和衬底电压差的影响，当源极和衬底之间的电压差VSB增加，则MOS器件实际阈值电压Vth增加，Vth的增加会显著降低器件过驱动电压，增加MOS开关的导通电阻，缩小动态范围。

另一方面，在实现信号的多路选择等一些典型应用中，需要MOS开关具有非常高的关断电阻，提高信号之间的隔离度，防止互相串扰。图1所示的CMOS开关结构由于受到器件亚阈值电流的影响，隔离度有待提高。

因此，在CMOS工艺进入低电压时代，克服MOS开关的体效应，降低开关的导通电阻，保证开关良好的关断性能，提高隔离度，非常有必要。

发明内容

本发明要解决的主要技术问题是克服MOS器件体效应对开关导通性能的影响，改善MOS开关的隔离性能。

为解决上述技术问题，本发明提供一种开关电路，包括开关单元，所述开关单元包括至少一个CMOS传输门，还包括控制单元；其中，所述控制单元连接所述开关单元中MOS管的衬底端以及所述开关单元中第一个CMOS传输门的输出端，用于控制开关单元中MOS管的衬底电压。

所述控制单元包括电压跟随模块和/或电压限位模块；其中，所述电压跟随模块用于在所述开关电路导通时控制所述开关单元中MOS管的衬底电压跟随所述第一个CMOS传输门的输出电压变化；所述电压限位模块用于在所述开关电路关断时控制所述开关单元的PMOS管衬底电压上拉到高电平，以及控制所述开关单元的NMOS管衬底电压下拉到低电平。

进一步的，所述开关单元可以包括第一CMOS传输门，还可以包括与第一CMOS传输门串联的第二CMOS传输门，甚至更多的CMOS传输门组合。

所述控制单元的电压跟随模块可以包括一个CMOS传输门也可以包括串联的两个CMOS传输门；所述控制模块的电压限位模块包括把所述开关单元中PMOS管衬底电压上拉到高电平的第五PMOS管以及把所述开关单元中所述NMOS管衬底电压下拉到低电平的第五NMOS管。

更进一步的，所述电压限位模块还可以包括一个控制所述开关单元中CMOS传输门间节点电压的PMOS管或NMOS管。

本发明的有益效果是：在CMOS开关中增加对衬底电压以及漏极电压的控制，可以有效消除开关工作时的体效应现象，降低开关的导通电阻，同时，可以增加开关关断时的电阻，提高开关的隔离性，有效提高CMOS开关的整体性能。

附图说明

图1为现有由PMOS器件和NMOS器件构成的CMOS开关电路图；

图2为本发明实施例一中设置有控制单元的CMOS开关结构图；

图3为图2中控制单元内部结构图；

图4为本发明实施例一中设置有控制单元的CMOS开关电路图；

图5为本发明实施例二中设置有控制单元的CMOS开关电路图；

图6为本发明实施例三中设置有控制单元的CMOS开关电路图；

图7为本发明实施例四中设置有控制单元的CMOS开关电路图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。

本发明的主要发明构思为：在CMOS开关中增加对PMOS管以及NMOS管衬底以及漏极电压的控制，以消除所述MOS管体效应现象。本发明的做法是：在CMOS开关中增加控制模块，在开关导通时，开关中MOS管的衬底电压跟随漏极电压，开关关断时，开关中PMOS管的衬底电压上拉到高电平，NMOS管的衬底电压下拉到低电平。消除MOS管体效应现象，提高CMOS开关的性能。

实施例一：

请参考图2和图3，其中，图2为本实施例中设置有控制单元的CMOS开关结构图；图3为控制单元内部结构图。所述控制单元2分别连接开关单元1中MOS器件的衬底端A、B，以及开关单元1中第一个CMOS传输门的输出端X，在所述开关导通时，通过所述控制单元2中的电压跟随模块21对所述第一CMOS传输门中MOS管的衬底电压控制，使得所述MOS管的衬底电压跟随漏极电压，所述MOS器件衬底与漏极电压差相差很小，可以有效地消除所述MOS管的体效应。在所述开关关断时，通过所述控制模块中的电压限位模块22把所述开关单元中PMOS管以及NMOS管的衬底电压分别上拉到高电平和下拉到低电平，可以增加关断电阻，提高开关的隔离性。

请参考图4，图4为本实施例设置有控制单元的CMOS开关的一种电路图，其中，所述开关单元1包括一个CMOS传输门，所述控制单元2包括电压跟随模块21以及电压限位模块22；所述开关单元1由第一PMOS管Mp1和第一NMOS管Mn1并联构成；所述电压跟随模块21包括第三CMOS传输门，所述第三CMOS传输门由第三PMOS管Mp3和第三NMOS管Mn3并联构成，其中Mp3的衬底连接工作电压信号Vdd，Mn3连接接地端电压Vss；所述第三CMOS传输门的输入端与所述开关单元1中PMOS管的衬底端A连接，所述第三CMOS传输门的输出端与所述开关单元1中NMOS管的衬底端B连接，还与所述第一CMOS传输门1的输出端X连接；所述电压限位模块22由第五PMOS管Mp5、第五NMOS管Mn5组成，其中Mp5的源极和衬底连接工作电压信号Vdd(高电平)，漏极连接所述开关单元1中的PMOS管衬底端A，Mn5的源极和衬底连接接地端电压Vss(低电平)，漏极连接所述开关单元1中的NMOS管衬底端B。开关控制信号C连接控制所述第一NMOS管Mn1的栅极、第三NMOS管Mn3的栅极、第五PMOS管Mp5的栅极，开关控制信号C连接非门输出的信号CN连接控制所述第一PMOS管Mp1的栅极、第三PMOS管Mp5的栅极以及第五NMOS管Mn5的栅极。当所述开关控制信号C＝1时，所述开关导通，所述开关单元1的输出信号传输到所述第三传输门的输出端，由于CMOS传输门不分传输方向，因此，所述开关单元1的输出信号可以通过第三CMOS传输门传输到所述开关单元1中的PMOS管Mp1的衬底端A，所述开关单元1中NMOS管Mn1的衬底端与所述第三CMOS传输门的输出端连接，即与所述开关单元1的输出端连接，所以，所述开关单元1中的MOS管衬底电压就能够跟随所述开关单元的输出电压变化，消除MOS管体效应现象。

进一步的，所述开关单元1中的PMOS管的衬底可以通过所述电压限位模块22中的第五PMOS管Mp5连接到高电平；所述开关单元1中的NMOS管的衬底可以通过所述电压限位模块22中的第五NMOS管Mn5连接到低电平，其中，所述开关单元1中的PMOS管MP1的衬底连接所述第五PMOS管MP5漏极，所述第五第五PMOS管MP5的源极连接高电平；所述开关单元1中的NMOS管Mn1的衬底连接所述第五NMOS管Mn5的漏极，所述第五NMOS管Mn5的源极连接低电平。这样，在所述开关控制信号C＝0时，所述开关关断，所述开关单元1中的PMOS管Mp1衬底电压被拉高，所述开关单元1中的NMOS管Mn1衬底电压被拉低，这样所述MOS管的衬底电压得到稳定控制，可以有效增加关断电阻。

更进一步的，所述控制单元2也可以包括串联的两个CMOS传输门第三CMOS传输门以及第四CMOS传输门。所述第三CMOS传输门的输入端连接所述开关单元1中PMOS管的衬底端，所述第四传输门的输出端连接所述开关单元1中的NMOS管的衬底端，所述第三CMOS传输门的输出端连接所述第一CMOS传输门1的输出端X。这样的设计，在所述开关控制信号C＝0时，同样可以在所述开关导通时消除所述MOS管的体效应现象。

实施例二：

请参考图5，图5为本实施例中设置有控制单元的CMOS开关电路图。所述开关电路包括开关单元1以及控制单元2；所述开关单元1由两个CMOS传输门第一CMOS传输门以及第二CMOS传输门串联构成。其中第一CMOS传输门由第一PMOS管Mp1与第一NMOSMn1管并联构成，第二CMOS传输门由第二PMOS管Mp2和第二NMOS管Mn2并联构成；所述控制单元2包括两个串联的CMOS传输门第三CMOS传输门以及第四CMOS传输门，所述第三CMOS传输门的输入端连接所述开关单元1中PMOS管的衬底端A；所述第四CMOS传输门的输出端连接所述开关单元1中NMOS管的衬底端B；所述第三CMOS传输门的输出端连接所述开关单元1中第一CMOS传输门的输出端X。所述控制单元2中还可以包括电压限位模块22，其结构同上一实施例。开关控制信号C连接控制所述第一NMOS管Mn1的栅极、第二NMOS管Mn2的栅极、第三NMOS管Mn3的栅极、第四NMOS管Mn4的栅极以及第五PMOS管Mp5的栅极，开关控制信号C连接非门输出的信号CN连接控制所述第一PMOS管Mp1的栅极、第二PMOS管Mp2的栅极、第三PMOS管Mp3的栅极、第四PMOS管Mp4的栅极以及第五NMOS管Mn5的栅极。在所述开关控制信号C＝1时，所述开关导通，所述开关单元1接收外部信号，并把所接收的信号传送到所述第三CMOS传输门的输出端，因为CMOS传输门传输不分方向，可以正向传输也可以反向传输，所述开关单元1中的信号可以同时传输到所述第三CMOS传输门的输入端以及所述第四CMOS传输门的输出端，也即是可以传输到所述开关单元1中的MOS管的衬底端，使得所述开关单元1中的MOS管器件的衬底电压可以跟随所述开关单元1中第一CMOS传输门的输出电压，使得所述开关模块中的MOS器件的衬底电压与源极电压相差极小，可以消除所述MOS器件的体效应。

进一步的，同样可以采用包括第五PMOS管Mp5以及第五NMOS管Mn5的电压限位模块22对所述开关在关断时进行控制，在所述开关控制信号C＝0时，所述开关关断，所述开关单元1中的PMOS管衬底电压被拉高，所述开关单元1中的NMOS管衬底电压被拉低，这样所述MOS管的衬底电压得到稳定控制，可以有效增加关断电阻。

实施例三：

请参考图6，图6为本实施例中设置有控制单元的CMOS开关电路图，在实施例二的基础上，所述电压限位模块还可以增加第六NMOS管Mn6，所述第六NMOS管的源极连接低电平Vss，漏极连接所述开关单元1中CMOS传输门间的节点X(即第一CMOS传输门的输出端)，所述开关控制信号C连接非门输出的信号CN连接并控制所述第六NMOS管Mn6的栅极。这样，在所述开关控制信号C＝0时，所述开关关断，通过把开关单元1中PMOS管的衬底电压上拉到高电平，NMOS管的衬底电压下拉到低电平，同时通过所述第六NMOS管控制把所述开关单元1内部节点X电位下拉到低电平接地，更有效增加关断电阻，提高开关隔离的性能。当然，所述第六NMOS管的源极不限于连接低电平，可以连接到其他合理的电位点。

实施例四：

请参考图7，图7为本实施例中设置有控制单元的CMOS开关电路图，在实施例二的基础上，所述电压限位模块还可以增加第六PMOS管Mp6，所述第六PMOS管的源极连接低电平Vss，漏极连接所述开关单元1中CMOS传输门间的节点X(即第一CMOS传输门的输出端)，所述开关控制信号C连接非门输出的信号CN连接并控制所述第六PMOS管Mp6的栅极。这样，在所述开关控制信号C＝0时，所述开关关断，通过把开关单元1中PMOS管的衬底电压上拉到高电平，NMOS管的衬底电压下拉到低电平，同时通过所述第六PMOS管Mp6控制把所述开关单元1中内部节点X电位上拉到高电平接电源电压，更有效增加关断电阻，提高开关隔离的性能。当然，所述第六PMOS管Mp6的源极不限于连接低电平，可以连接到其他合理的电位点。

另外，所述开关单元1以及控制单元2所含有的CMOS传输门个数并不限于一个或者两个，可以为多个组合。

以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims

1.一种开关电路，包括开关单元，所述开关单元包括至少一个CMOS传输门，其特征在于，还包括控制单元；其中，所述控制单元连接所述开关单元中MOS管的衬底端以及所述开关单元中第一个CMOS传输门的输出端，用于控制开关单元中MOS管的衬底电压。

2.根据权利要求1所述的开关电路，其特征在于，所述控制单元包括电压跟随模块和/或电压限位模块；所述电压跟随模块用于在所述开关电路导通时控制所述开关单元中MOS管的衬底电压跟随所述第一个CMOS传输门的输出电压变化；所述电压限位模块用于在所述开关电路关断时控制所述开关单元的PMOS管衬底电压上拉到高电平，以及控制所述开关单元的NMOS管衬底电压下拉到低电平。

3.根据权利要求2所述的开关电路，其特征在于，所述开关单元包括第一CMOS传输门，所述第一CMOS传输门由第一PMOS管以及第一NMOS管并联构成，所述第一NMOS管栅极连接开关控制信号，所述第一PMOS管栅极连接所述开关控制信号的反向信号。

4.根据权利要求2所述的开关电路，其特征在于，所述开关单元包括串联连接的第一CMOS传输门、第二CMOS传输门，所述第一CMOS传输门由第一PMOS管以及第一NMOS管并联构成，所述第二CMOS传输门由第二PMOS管以及第二NMOS管并联构成，所述第一NMOS管、第二NMOS管栅极连接开关控制信号，所述第一PMOS管、第二PMOS管栅极连接所述开关控制信号的反向信号。

5.根据权利要求3所述的开关电路，其特征在于，所述电压限位模块包括第五PMOS管以及第五NMOS管；其中，所述第五PMOS管的源极连接高电平，漏极连接所述开关单元中的PMOS管衬底端，栅极连接所述开关控制信号；所述第五NMOS管的源极连接低电平，漏极连接所述开关单元中的NMOS管衬底端，栅极连接所述开关控制信号的反向信号。

6.根据权利要求4所述的开关电路，其特征在于，所述电压限位模块包括第五PMOS管以及第五NMOS管；其中，所述第五PMOS管的源极连接高电平，漏极连接所述开关单元中的PMOS管衬底端，栅极连接所述开关控制信号；所述第五NMOS管的源极连接低电平，漏极连接所述开关单元中的NMOS管衬底端，栅极连接所述开关控制信号的反向信号。

7.根据权利要求2-6任一项所述的开关电路，其特征在于，所述电压跟随模块包括第三CMOS传输门；其中，所述第三CMOS传输门由第三PMOS管以及第三NMOS管并联构成，所述第三NMOS管栅极连接开关控制信号，衬底连接低电平，所述第三PMOS管栅极连接所述开关控制信号的反向信号，衬底连接高电平；所述第三CMOS传输门的输入端连接所述开关单元中的PMOS管衬底端；所述第三CMOS传输门的输出端连接所述开关单元中的NMOS管衬底端以及所述开关单元中第一个CMOS传输门的输出端。

8.根据权利要求7所述的开关电路，其特征在于，所述电压跟随模块还包括与第三CMOS传输门串联的第四CMOS传输门，其中，所述第四CMOS传输门由第四PMOS管以及第四NMOS管并联构成，所述第四NMOS管栅极连接开关控制信号，衬底连接低电平，所述第四PMOS管栅极连接所述开关控制信号的反向信号，衬底连接高电平；所述第三CMOS传输门的输入端连接所述开关单元中PMOS管的衬底端；所述第四CMOS传输门的输出端连接所述开关单元中NMOS管的衬底端以及所述开关单元中第一CMOS传输门的输出端。

9.根据权利要求4或6所述的开关电路，其特征在于，所述电压限位模块还包括第六NMOS管，所述第六NMOS管的源极连接低电平，漏极连接所述第一CMOS传输门的输出端，栅极连接开关控制信号。

10.根据权利要求4或6所述的开关电路，其特征在于，所述电压限位模块还包括第六PMOS管，所述第六PMOS管的源极连接高电平，漏极连接所述第一CMOS传输门的输出端，栅极连接所述开关控制信号的反向信号。