CN102394490B

CN102394490B - 一种用于模拟开关的保护电路

Info

Publication number: CN102394490B
Application number: CN201110259638.3A
Authority: CN
Inventors: 赵海亮
Original assignee: Shanghai Beiling Co Ltd
Current assignee: Shanghai Beiling Co Ltd
Priority date: 2011-09-05
Filing date: 2011-09-05
Publication date: 2014-05-07
Anticipated expiration: 2031-09-05
Also published as: CN102394490A

Abstract

本发明公开了一种用于模拟开关的保护电路，该保护电路连接一模拟开关，所述保护电路和模拟开关均由一电源供电，所述保护电路包括依次连接的第四反相器电路、第五反相器电路、过压限流保护电路和N阱电位选择电路，其中，所述第四反相器电路接收控制信号；所述N阱电位选择电路实现N阱电位的转换；所述过压限流保护电路实现对倒灌电流的限流；所述过压限流保护电路和N阱电位选择电路的相连端为所述保护电路的输出端。本发明能在电源掉电时或输入过压引起电流倒灌时，对模拟开关起到保护作用，避免芯片损坏。

Description

一种用于模拟开关的保护电路

技术领域

本发明涉及模拟开关，尤其涉及一种用于模拟开关的保护电路。

背景技术

传统的模拟开关如图1所示，其集成在一芯片上，其中PMOS(P型绝缘栅场效应管)管7’和NMOS(N型绝缘栅场效应管)管8’为大的功率管，构成了模拟开关电路中传输信号的通路。端口IO1’和端口IO2’分别为输入、输出信号端口，端口EN’为控制信号端口。PMOS管1’和NMOS管2’组成一个反相器电路，其中VDD代表电源，GND代表接地。同样，PMOS管3’和NMOS管4’、PMOS管5’和NMOS管6’分别组成反相器电路。EN’信号通过以上三个反相器电路产生一组反相的控制信号，控制着PMOS管7’和NMOS管8’的开和关，也即模拟开关的打开和关闭。当控制信号EN’为高电平时模拟开关导通，当控制信号EN’为低电平时模拟开关关断。

但是这个电路存在一定的缺陷，存在使用的危险隐患。如图1所示，MOS(绝缘栅场效应管)管的衬底接一定的电位，其中，NMOS管8’的P衬底是接地GND的，PMOS管7’是做在N阱里面的，通常情况下，N阱是接电源VDD的，因为一般情况下VDD为芯片内最高电位。此时，在以下两种情况下，存在缺陷：

(1)电源掉电且模拟开关的信号输入端口IO1’有输入信号，且信号幅度较大。此时因为电源掉电，接在电源上的PMOS管7’的N阱电位为零，此时如果输入信号的幅度较大，PMOS功率管7’的P+有源区和N阱组成的PN结正向偏置导通，将会向N阱灌入较大的电流，严重时会将芯片损坏。

(2)电源工作正常，但是模拟开关的信号输入端口IO1’的输入信号幅度较大，信号电压高于电源电压，此时PMOS功率管7’的P+有源区和N阱组成的PN结同样会正向偏置导通，将会向N阱灌入较大的电流，严重时会将芯片损坏。

发明内容

本发明的目的在于克服现有技术的缺陷而提供一种用于模拟开关的保护电路，该保护电路能在电源掉电时或输入过压引起电流倒灌时，对模拟开关起到保护作用，避免芯片损坏。

实现上述目的的技术方案是：

一种用于模拟开关的保护电路，该保护电路(1)连接一模拟开关(2)，所述模拟开关(2)包括控制信号端口(EN)、输入信号端口(IO1)和输出信号端口(IO2)，所述保护电路(1)和模拟开关(2)均由电源(VDD)供电，所述保护电路(1)包括依次连接的第四反相器电路(101)、第五反相器电路(102)、过压限流保护电路(103)和N阱电位选择电路(104)，其中：

所述第四反相器电路(101)的输入端连接控制信号端口(EN)，接收控制信号；

所述N阱电位选择电路(104)还连接所述电源(VDD)和所述输入信号端口(IO1)，根据所述电源(VDD)电压和所述输入信号端口(IO1)的输入信号电平的变化以及相对关系，实现N阱电位的转换；

所述过压限流保护电路(103)还连接所述电源(VDD)，在所述输入信号端口(IO1)的输入信号电平大于所述电源(VDD)电压的情况下，实现对倒灌电流的限流；

所述过压限流保护电路(103)和N阱电位选择电路(104)的相连端为所述保护电路(1)的输出端(L1)。

在上述的用于模拟开关的保护电路中，所述第四反相器电路(101)包括第十一PMOS管(11)和第十二NMOS管(12)，第五反相器电路(102)包括第十三PMOS管(13)和第十四NMOS管(14)，其中：

第十一PMOS管(11)的源极连接所述电源(VDD)，第十一PMOS管(11)的栅极与第十二NMOS管(12)的栅极相连的结点作为第四反相器电路(101)的输入端，第十一PMOS管(11)的漏极与第十二NMOS管(12)的漏极相连的结点作为第四反相器电路(101)的输出端，第十二NMOS管(12)的源极接地(GND)；

第十三PMOS管(13)的源极连接所述电源(VDD)，第十三PMOS管(13)的栅极与第十四NMOS管(14)的栅极相连的结点作为第五反相器电路(102)的输入端，第十三PMOS管(13)的漏极与第十四NMOS管(14)的漏极相连的结点作为第五反相器电路(102)的输出端(L3)，第十四NMOS管(14)的源极接地(GND)。

在上述的用于模拟开关的保护电路中，所述过压限流保护电路(103)包括第十五NMOS管(15)、第十六PMOS管(16)和第十七PMOS管(17)，其中：

第十五NMOS管(15)的源极接地(GND)，其漏极与第十六PMOS管(16)的漏极的相连端与第十七PMOS管(17)的栅极相连；第十五NMOS管(15)的栅极和第十六PMOS管(16)的栅极分别连接所述第五反相器电路(102)的输出端(L3)；

第十七PMOS管(17)的源极连接所述电源(VDD)；

第十六PMOS管(16)的源极及其衬底和第十七PMOS管(17)的漏极及其衬底均连接所述保护电路(1)的输出端(L1)。

在上述的用于模拟开关的保护电路中，所述N阱电位选择电路(104)包括第十八PMOS管(18)和第十九PMOS管(19)，其中：

第十八PMOS管(18)的漏极和第十九PMOS管(19)的栅极均连接所述电源(VDD)；

第十八PMOS管(18)的栅极和第十九PMOS管(19)漏极均连接输入信号端口(IO1)；

第十八PMOS管(18)的源极及其衬底和第十九PMOS管(19)的源极及其衬底均连接所述保护电路(1)的输出端(L1)。

在上述的用于模拟开关的保护电路中，所述模拟开关(2)包括第一至第八MOS管(21-28)，其中：

第一PMOS管(21)和第二NMOS管(22)组成第一反相器电路(201)，第三PMOS管(23)和第四NMOS管(24)组成第二反相器电路(202)，第五PMOS管(25)和第六NMOS管(26)组成第三反相器电路(203)；

第一PMOS管(21)的源极连接所述保护电路(1)的输出端(L1)，第三、第五PMOS管(23、25)各自的源极连接电源(VDD)，第一、第三或第五PMOS管(21、23或25)的栅极与各自对应的第二、第四或第六NMOS管(22、24或26)的栅极相连的结点分别作为第一、第二或第三反相器电路(201、202或203)的输入端，第一、第三或第五PMOS管(21、23或25)的漏极与各自对应的第二、第四或第六NMOS管(22、24或26)的漏极相连的结点分别作为第一、第二或第三反相器电路(201、202或203)的输出端，第一、第三或第五PMOS管(21、23或25)各自的源极分别接地(GND)；

第一反相器电路(201)的输入端连接控制信号端口(EN)，输出端连接第七PMOS管(27)的栅极；第二反相器电路(202)的输入端连接控制信号端口(EN)，输出端连接第三反相器电路(203)的输入端；第三反相器电路(203)的输出端连接第八NMOS管(28)的栅极；

第七PMOS管(27)和第八NMOS管(28)各自的源极均连接输出信号端口(IO2)，其各自的漏极均连接输入信号端口(IO1)；第七PMOS管(27)的衬底连接所述保护电路(1)的输出端(L1)，第八NMOS管(28)的衬底接地(GND)。

在上述的用于模拟开关的保护电路中，所述第十一、第十三PMOS管(11、13)各自的衬底接所述电源(VDD)，第十二、第十四NMOS管(12、14)各自的衬底接地(GND)。

在上述的用于模拟开关的保护电路中，第十五NMOS管(15)衬底接地(GND)。

在上述的用于模拟开关的保护电路中，所述第一、第三或第五PMOS管(21、23或25)各自的衬底接所述电源(VDD)，第二、第四或第六NMOS管(22、24或26)各自的衬底接地(GND)。

本发明的有益效果是：在模拟开关的电源掉电的情况下，本发明有效防止了第七PMOS功率管(27)的P+有源区和N阱组成的PN结正向偏置导通；在模拟开关的输入信号大于电源电压的情况下，本发明有效对向N阱灌入的电流进行限流，从而有效地避免了芯片的损坏。

附图说明

图1是现有技术的模拟开关的电路图；

图2是本发明的用于模拟开关的保护电路连接模拟开关的电路原理图。

具体实施方式

下面将结合附图对本发明作进一步说明。

请参阅图2，本发明的一种用于模拟开关的保护电路，该保护电路1连接一模拟开关2，保护电路1和模拟开关2均由电源VDD供电，模拟开关2包括第一至第八MOS管(21-28)，以及控制信号端口EN、输入信号端口IO1和输出信号端口IO2，其中：

第一PMOS管21和第二NMOS管22组成第一反相器电路201，第一PMOS管21的源极连接保护电路1的输出端L1，第一PMOS管21的栅极与第二NMOS管22的栅极相连的结点作为第一反相器电路201的输入端，第一PMOS管21的漏极与第二NMOS管22的漏极相连的结点作为第一反相器电路201的输出端，第二NMOS管22的源极接地GND；

第三PMOS管23和第四NMOS管24组成第二反相器电路202，第三PMOS管23的源极连接电源VDD，第三PMOS管23的栅极与第四NMOS管24的栅极相连的结点作为第二反相器电路202的输入端，第三PMOS管23的漏极与第四NMOS管24的漏极相连的结点作为第二反相器电路202的输出端，第四NMOS管24的源极接地GND；

第五PMOS管25和第六NMOS管26组成第三反相器电路203，第五PMOS管25的源极连接电源VDD，第五PMOS管25的栅极与第六NMOS管26的栅极相连的结点作为第三反相器电路203的输入端，第五PMOS管25的漏极与第六NMOS管26的漏极相连的结点作为第三反相器电路203的输出端，第六NMOS管26的源极接地GND；

第一反相器电路201的输入端连接控制信号端口EN，输出端连接第七PMOS管27的栅极；第二反相器电路202的输入端连接控制信号端口EN，输出端连接第三反相器电路203的输入端；第三反相器电路203的输出端连接第八NMOS管28的栅极；

第七PMOS管27和第八NMOS管28各自的源极均连接输出信号端口IO2，其各自的漏极均连接输入信号端口IO1；第七PMOS管27的衬底连接保护电路1的输出端L1，第八NMOS管28的衬底接地GND。

保护电路1包括依次连接的第四反相器电路101、第五反相器电路102、过压限流保护电路103和N阱电位选择电路104，过压限流保护电路103和N阱电位选择电路104的相连端为保护电路1的输出端L1，其中：

第十一PMOS管11和第十二NMOS管12组成第四反相器电路101；第十三PMOS管13和第十四NMOS管14组成第五反相器电路102；第十五NMOS管15、第十六PMOS管16和第十七PMOS管17组成过压限流保护电路103；第十八PMOS管18和第十九PMOS管19组成N阱电位选择电路104；

第十一PMOS管11的源极连接电源VDD，第十一PMOS管11的栅极与第十二NMOS管12的栅极相连的结点作为第四反相器电路101的输入端，第十一PMOS管11的漏极与第十二NMOS管12的漏极相连的结点作为第四反相器电路101的输出端，第十二NMOS管12的源极接地GND；

第十三PMOS管13的源极连接电源VDD，第十三PMOS管13的栅极与第十四NMOS管14的栅极相连的结点作为第五反相器电路102的输入端，第十三PMOS管13的漏极与第十四NMOS管14的漏极相连的结点作为第五反相器电路102的输出端L3，第十四NMOS管14的源极接地GND；

第四反相器电路101的输入端连接控制信号端口EN，接收控制信号，其输出端连接第五反相器电路102的输入端；第五反相器电路102的输出端L3分别连接第十五NMOS管15的栅极和第十六PMOS管16的栅极；

第四反相器电路101和第五反相器电路102组合起来，对控制信号端口EN的控制信号起到延时的作用。当然也可以采用其他形式的的延时电路完成，要求是其延时要稍稍大于控制信号到模拟开关的响应时间。目的是防止控制信号的切换影响模拟开关的工作状态，即控制信号的切换首先完成对模拟开关2的导通和断开的切换；

第十五NMOS管15的源极接地GND，其漏极与第十六PMOS管16的漏极的相连端与第十七PMOS管17的栅极相连，记为端口L2；

第十七PMOS管17的源极、第十八PMOS管18的漏极和第十九PMOS管19的栅极均连接电源VDD；第十八PMOS管18的栅极和第十九PMOS管19漏极均连接输入信号端口IO1；第十六PMOS管16的源极、第十七PMOS管17的漏极、第十八PMOS管18的源极和第十九PMOS管19的源极的相连端作为保护电路1的输出端L1；

除第一、第七和第十六至十九MOS管(21、27和16-19)各自的衬底接保护电路1的输出端L1以外，其余的MOS管(22-26、28和11-15)各自的衬底均按一般情况：PMOS管的衬底连接电源VDD，NMOS的衬底接地GND。

本发明的工作原理如下：

保护电路1和模拟开关2集成在一块芯片内。本发明使得第七PMOS管27的衬底的电位在几个电压之间转换，尽量保持在最高电位上，通过电压的转换，使得第七PMOS管27的源端和N阱组成的PN结达不到正向偏置导通的条件。即使导通，也要通过限流电阻限制灌入电流。设保护电路1的输出端L1的电位为L1，输入信号端口IO1的电位为IO1，端口L2的电位为L2，第五反相器电路102的输出端L3的电位为L3，电源VDD电压为VDD。

N阱电位选择电路104根据VDD和IO1的变化以及相对关系，实现N阱电位的转换，确定第十八PMOS管18或者第十九PMOS管19导通；

过压限流保护电路103在IO1大于VDD(即第七PMOS管27的PN结正向偏置且导通，也即)的情况下，实现对倒灌电流的限流；

可以分为以下情况论述：

(1)当VDD＝0V，IO1＝0V时，第十八PMOS管18或者第十九PMOS管19都导通，L1＝IO1＝VDD＝0V，此时芯片内部所有电位为零电位，芯片处于安全状态。

(2)当VDD＝0V，IO1为高电平时，此时第十九PMOS管19的栅电位为零，第十九PMOS管19导通，因此，L1＝IO1，为高电平。此时第七PMOS管27的源端和其N阱间的电势差很小，几乎为零，PN结不足以导通，芯片处于安全状态。

(3)当VDD接正常电平，IO1为低电平时，第十八PMOS管18的栅电位为零，第十八PMOS管18导通，因此，L1＝VDD，为高电平。此时第七PMOS管27的源端和其N阱间的PN结反向偏置，芯片处于安全状态。

(4)当VDD接正常电平，IO1为高电平时，第十八和第十九PMOS管(18和19)的栅电位均为高电平，两个管子都关断。此时控制信号端口EN的信号为高电平(此时为模拟开关2的导通状态)，则L 3为高电平，第十五NMOS管15导通，第十六PMOS管16关断，L2为低电平，第十七PMOS管17导通。此时L1为VDD-VDS17(VDS17指第十七PMOS管17的漏-源电压)。此时，再分以下情况讨论，

a)当IO1＜L1，即IO1＜(VDD-VDS17)时，第七PMO管27的PN结反向偏置而关断，芯片处于安全状态。

b)当IO1＝L1，或L1＜IO1＜L1+Vth时(Vth为PN结的开启阈值电压，PN结正向偏置且偏置电压高于Vth时才开启)，第七PMOS管27的PN结正向偏置，但偏置电压不足以让第七PMOS管27的PN结导通，芯片处于安全状态。

c)当IO1＞L1+Vth时，第七PMOS管27的PN结正向偏置并导通，从输入信号端口IO1向第七PMOS管27的N阱灌入电流。虽然这种情况为极端使用条件，为了保护芯片的安全，适当调节第十七PMOS管17的导通电阻，从而限制灌入电流，从而保护芯片的安全。

综上所述，在模拟开关2在电源VDD掉电的情况下，本发明有效防止了第七PMOS管27的P+有源区和N阱组成的PN结正向偏置导通；在模拟开关2的输入信号大于电源电压的情况下，本发明有效对向N阱灌入的电流进行限流，从而有效地避免了芯片的损坏。

以上实施例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本发明的范畴，应由各权利要求所限定。

Claims

1.一种用于模拟开关的保护电路，该保护电路（1）连接一模拟开关（2），所述模拟开关（2）包括控制信号端口（EN）、输入信号端口（IO1）和输出信号端口（IO2），所述保护电路（1）和模拟开关（2）均由电源（VDD）供电，其特征在于，所述保护电路（1）包括依次连接的第四反相器电路（101）、第五反相器电路（102）、过压限流保护电路（103）和N阱电位选择电路（104），其中：

所述第四反相器电路（101）的输入端连接控制信号端口（EN），接收控制信号；

所述N阱电位选择电路（104）还连接所述电源（VDD）和所述输入信号端口（IO1），根据所述电源（VDD）电压和所述输入信号端口（IO1）的输入信号电平的变化以及相对关系，实现N阱电位的转换；

所述过压限流保护电路（103）还连接所述电源（VDD），在所述输入信号端口（IO1）的输入信号电平大于所述电源（VDD）电压的情况下，实现对倒灌电流的限流；

所述过压限流保护电路（103）和N阱电位选择电路（104）的相连端为所述保护电路（1）的输出端（L1），

所述第四反相器电路（101）包括第十一PMOS管（11）和第十二NMOS管（12），第五反相器电路（102）包括第十三PMOS管（13）和第十四NMOS管（14），其中：

第十一PMOS管（11）的源极连接所述电源（VDD），第十一PMOS管（11）的栅极与第十二NMOS管（12）的栅极相连的结点作为第四反相器电路（101）的输入端，第十一PMOS管（11）的漏极与第十二NMOS管（12）的漏极相连的结点作为第四反相器电路（101）的输出端，第十二NMOS管（12）的源极接地（GND）；

第十三PMOS管（13）的源极连接所述电源（VDD），第十三PMOS管（13）的栅极与第十四NMOS管（14）的栅极相连的结点作为第五反相器电路（102）的输入端，第十三PMOS管（13）的漏极与第十四NMOS管（14）的漏极相连的结点作为第五反相器电路（102）的输出端（L3），第十四NMOS管（14）的源极接地（GND）。

2.根据权利要求1所述的用于模拟开关的保护电路，其特征在于，所述过压限流保护电路（103）包括第十五NMOS管（15）、第十六PMOS管（16）和第十七PMOS管（17），其中：

第十五NMOS管（15）的源极接地（GND），其漏极与第十六PMOS管（16）的漏极的相连端与第十七PMOS管（17）的栅极相连；第十五NMOS管（15）的栅极和第十六PMOS管（16）的栅极分别连接所述第五反相器电路（102）的输出端（L3）；

第十七PMOS管（17）的源极连接所述电源（VDD）；

第十六PMOS管（16）的源极及其衬底和第十七PMOS管（17）的漏极及其衬底均连接所述保护电路（1）的输出端（L1）。

3.根据权利要求1所述的用于模拟开关的保护电路，其特征在于，所述N阱电位选择电路（104）包括第十八PMOS管（18）和第十九PMOS管（19），其中：

第十八PMOS管（18）的漏极和第十九PMOS管（19）的栅极均连接所述电源（VDD）；

第十八PMOS管（18）的栅极和第十九PMOS管（19）漏极均连接输入信号端口（IO1）；

第十八PMOS管（18）的源极及其衬底和第十九PMOS管（19）的源极及其衬底均连接所述保护电路（1）的输出端（L1）。

4.根据权利要求1至3中任一项所述的用于模拟开关的保护电路，其特征在于，所述模拟开关（2）包括第一至第八MOS管（21-28），其中：

第一PMOS管（21）和第二NMOS管（22）组成第一反相器电路（201），第三PMOS管（23）和第四NMOS管（24）组成第二反相器电路（202），第五PMOS管（25）和第六NMOS管（26）组成第三反相器电路（203）；

第一PMOS管（21）的源极连接所述保护电路（1）的输出端（L1），第三、第五PMOS管（23、25）各自的源极连接所述电源（VDD），第一、第三或第五PMOS管（21、23或25）的栅极与各自对应的第二、第四或第六NMOS管（22、24或26）的栅极相连的结点分别作为第一、第二或第三反相器电路（201、202或203）的输入端，第一、第三或第五PMOS管（21、23或25）的漏极与各自对应的第二、第四或第六NMOS管（22、24或26）的漏极相连的结点分别作为第一、第二或第三反相器电路（201、202或203）的输出端，第一、第三或第五PMOS管（21、23或25）各自的源极分别接地（GND）；

第一反相器电路（201）的输入端连接控制信号端口（EN），输出端连接第七PMOS管（27）的栅极；第二反相器电路（202）的输入端连接控制信号端口（EN），输出端连接第三反相器电路（203）的输入端；第三反相器电路（203）的输出端连接第八NMOS管（28）的栅极；

第七PMOS管（27）和第八NMOS管（28）各自的源极均连接输出信号端口（IO2），其各自的漏极均连接输入信号端口（IO1）；第七PMOS管（27）的衬底连接所述保护电路（1）的输出端（L1），第八NMOS管（28）的衬底接地（GND）。

5.根据权利要求1所述的用于模拟开关的保护电路，其特征在于，所述第十一、第十三PMOS管（11、13）各自的衬底接所述电源（VDD），第十二、第十四NMOS管（12、14）各自的衬底接地（GND）。

6.根据权利要求2所述的用于模拟开关的保护电路，其特征在于，第十五NMOS管（15）衬底接地（GND）。

7.根据权利要求4所述的用于模拟开关的保护电路，其特征在于，所述第一、第三或第五PMOS管（21、23或25）各自的衬底接所述电源（VDD），第二、第四或第六NMOS管（22、24或26）各自的衬底接地（GND）。