CN106229962A - 一种电源反接保护电路 - Google Patents

Abstract

本发明公开了一种电源反接保护电路，该保护电路包括两P型MOSFET、二极管以及电阻器，两P型MOSFET配合形成单向导通电流；二极管用于反向钳位，为两P型MOSFET提供电压箝位保护；电阻器用于建立两P型MOSFET的栅极电位。据此构成的电源反接保护电路，其具有结构简单，低启动电压，低导通功耗，低发热和高抗ESD能力的优点。

Description

一种电源反接保护电路

技术领域

本发明涉及集成电路技术，具体涉及集成电路中电源反接保护技术。

背景技术

在CMOS(Complementary Metal-Oxide-Semiconductors，互补金属氧化物半导体)工艺中，PMOS(P沟道金属氧化物晶体管)管是做在N型掺杂的阱区(Nwell)中，Nwell和P型衬底之间构成一个较大面积的寄生二极管。在正确应用条件下，此寄生二极管因为反向偏置而且偏置电压不高于其反向击穿电压，芯片内部形成有效隔离，确保芯片在正常电压范围内工作。但是，芯片的使用人员如果不小心将地线和电源线接反或插反，即将芯片的‘Vin’端接到外部电源的低电位节点上(GND)，芯片的‘GND’端接到外部电源的高电位节点(Vin)，则芯片内部的P型衬底与制作PMOS管的N阱或者P型衬底与NMOS的源/漏端(S/D)存在的寄生二极管正向导通，因其较小的正向导通阻抗而产生很大的电流，并进一步转化为热能，最终导致芯片烧毁。

针对上述的问题，人们设计出集成电源反接保护电路，以保护芯片。

参见图1，其所示为现有常规的芯片上集成电源反接保护电路。图中所示的保护电路主要包括一个连接外部电源端口‘Vin’和内部其他部分电路的保护二极管10。二极管10的阳极接电源‘Vin’端口，阴极连接到芯片内部其他部分电路20，并通过ESD模块连接到‘GND’端。当芯片电源端反接时，二极管10截止并不导通；当芯片电源端正接时，二极管10正向导通，为芯片内部其他电路20提供电流。ESD模式下，‘Vin’端到‘GND’端的正向静电通过片内ESD模块释放，负向静电通过保护二极管释放并起到齐纳箝位作用。

这种结构虽能够起到一定的保护作用，但是在实际引用存在较多的缺点：

1.电流流经保护二极管给内部电路供电时，会有一个Von的电压降，从而抬高了电路的最低启动电压。Von的数值根据材料及导通电流的差异，一般在0.4V到1.2V之间。

2.芯片对GND到Vin的ESD保护能力因保护二极管较大的内阻而受限，保护二极管两极间的实际压差比理论箝位电压高几十伏特。

发明内容

针对现有芯片上集成电源反接保护电路所存在抬高电路最低启动电压的问题，本发明的目的在于提供一种导通压降小的电源反接保护电路。

为了达到上述目的，本发明采用如下的技术方案：

一种电源反接保护电路，所述保护电路包括：

第一P型MOSFET和第二P型MOSFET，配合形成单向导通电流；

第一二极管，用于反向钳位，为第一P型MOSFET和第二P型MOSFET提供电压箝位保护；

电阻器，用于建立第一P型MOSFET和第二P型MOSFET栅极电位。

优选，所述第一P型MOSFET的D端和第二P型MOSFET的S端连接形成保护电路的输入端口；第二P型MOSFET的D端作为保护电路的输出端口；第一P型MOSFET的B端，S端和第二P型MOSFET的B端连接形成高压端阱偏置端口；第一P型MOSFET的G端和第二P型MOSFET的G端通过电阻器接地。

优选的，第一二极管的阴极连接到第一P型MOSFET的B端；第一二极管的阳极连接到第一P型MOSFET的G端。

优选的，所述电阻器包括串接的第一电阻和第二电阻。

优选的，所述保护电路还包括第二二极管，所述第二二极管作为第二电阻低通一个旁路。

优选的，所述保护电路中还包括ESD泄放回路，所述ESD泄放回路用于泄放输入端口的电荷，以保护输出端口和高压端阱偏置端口的连接电路。

优选的，所述ESD泄放回路正常工作或者电源反接状态下都呈现为两端口的高阻态。

优选的，所述ESD泄放回路的一端连接第一P型MOSFET的B端和第二P型MOSFET的B端，另一端接地。

基于上述方案构成的电源反接保护电路，其具有结构简单，低启动电压，低导通功耗，低发热和高抗ESD能力的优点。

在实际应用中可集成在芯片上，提高芯片的集成度，适用于大电流、低电压启动系统。

附图说明

以下结合附图和具体实施方式来进一步说明本发明。

图1为常规的集成电源反接保护电路的电路原理图；

图2为本发明实例中集成电源反接保护电路及外围连接示意图；

图3为本发明实例中集成电源反接保护电路中Vin端到GND端负向静电泄放等效ESD2回路示意图。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。

本方案通过采用P型MOS管的架构，并利用其开关特性来达到并克服传统电源反接保护二极管结构的缺点。

据此，本方案提供一种可在芯片上内置的电源反接保护电路，该保护电路主要包括两个P型MOSFET、二极管以及电阻器。

其中，两个P型MOSFET配合构成整个保护电路的主体，用于单向导通电流。

二极管与两个P型MOSFET配合，用于实现反向钳位，为两个P型MOSFET提供电压箝位保护。

电阻器与两个P型MOSFET配合，用于建立两个P型MOSFET栅极电位。

在此基础上，保护电路还包括ESD泄放回路，该ESD泄放回路，用于泄放保护电路输入端口的电荷，以保护输出端口和高压端阱偏置端口的连接电路。

针对上述的电源反接保护电路方案，以下通过一应用实例来具体说明。

参见图2，其所示为本实例中集成电源反接保护电路及外围连接图。

由图可知，该实例方案主要主要包括：外部电源101，集成电路111，集成电路管脚‘Vin’，集成电路片上电源反接保护电路112，集成电路片上其他部分电路113，电源反接保护电路输出端口‘Vout’，芯片上其他高压端阱偏置端口‘VHs’。这里的‘VHs’为高压阱偏置接入点一端口,VHs≈Vin-0.7V(MOS管102的D对B之间构成一个寄生二极管，这个寄生二极管的正向压降约等于0.7V)。

其中，集成电路片上电源反接保护电路112主要由P型MOS管102(即P沟道MOS管，以下简称PMOS管)、P型MOS管103、二极管108、二极管109、电阻106、电阻107以及ESD泄放回路110(即静电泄放回路)配合构成。

这里的PMOS管102、103分别具有D端(漏极)、S端(源极)、G端(栅极)、B端(衬底)。其中，PMOS管102的D端连接到‘Vin’端，PMOS管102的S端和B端连接到‘VHs’端。

PMOS管103的S端连接到‘Vin’端，PMOS管103的B端连接到‘VHs’端，PMOS管103的D端连接到‘Vout’端。

二极管108的阴极连接到PMOS管102的B端，二极管108的阳极连接到PMOS管102的G端。

二极管109为电阻107提供一个旁路，其阳极连接到GND，阴极连接电阻106和电阻107之间。

电阻106和电阻107串联，电阻106的一端连接到PMOS管102和PMOS管103的G端，电阻107的一端连接到GND；

静电泄放回路110，一端连接到PMOS管102和PMOS管103的B端，一端连接到GND。

由此构成电源反接保护电路112，其集成在集成电路111中，连接外部电源101，对集成电路111上的其他部分电路113形成电源反接保护。

该保护电路中，P型MOS管102在管脚‘Vin’加正向电压时实现D端到B端的正向pn结连接，为P型MOS管103提供高电势的阱隔离。P型MOS管103在S端加上正向电压后工作在线性区，实现正向电压导通。P型MOS管102和P型MOS管103在管脚‘Vin’加反向电压时，P型MOS管102的D端和P型MOS管103的S端处于低电位，P型MOS管102的S端、G端和B端，P型MOS管103的D端，G端和B端处于高电位，使得两个P型MOSFETS/D端的pn结反向偏置并且S端到D端的反型沟道未形成而处于截止状态，从而实现了电流的单向导通功能。

再者，当集成电路111端口Vin接上高电位时，由于PMOS管102，PMOS管103的G端(栅端)通过电阻106，107连接到地端，PMOS管102的D端(漏端)，PMOS管103的S端(源端)连接到‘Vin’端，由此PMOS管102的V_GD，PMOS管103的V_GS压差就等于地端到‘Vin’端电源的电压降。只要地端到‘Vin’端电源的电压降低于PMOS管102，103的导通阈值电压V_TP，电流就将从Vin端流到‘Vout’端。

同时集成电路中‘Vin’端到‘VHs’端之间因PMOS管102的反型沟道形成而形成低阻连接。并且由此构成PMOS管102，103B端的N型阱区对P型衬底因大小近似输入电压Vin的反偏压降而形成自偏置隔离。

在基础上，对于一定数值的电流负荷，可对PMOS管103取足够大的沟道宽长比W/L，当Vin电压达到一定数值后，PMOS管103将等效于一个具有内阻为r_ON的开关，而其源漏压降(V_SD103)等于内阻r_ON103和流过的漏电流(I_SD103)的乘积。即得到：

$i_{SD103}=K^{\′}{\left(\frac{W}{L}\right)}_{103}\[(V_{in}-|V_{TP}\left|\right)V_{SD103}-\frac{{V_{SD103}}^2}{2}\]$

实际应用中忽略掉高阶项，得到：

$i_{SD103}=K^{\′}{\left(\frac{W}{L}\right)}_{103}(V_{in}-|V_{TP}\left|\right)V_{SD103}$

即PMOS管103的源漏压差为：

$V_{SD103}=\frac{i_{SD}}{K^{\′}{\left(\frac{W}{L}\right)}_{103}(V_{in}-|V_{TP}\left|\right)}$

对于给定的电路设计指标i_SD，再结合流片工艺线给出的工艺跨导K'，通过对PMOS管103的沟道宽长比的选取，最后PMOS管103的源漏压差V_SD103可以设定在小于0.2V，由此将大大改善较大电流下电路的最低启动电压和功耗情况。

当电源反接时，电源反接保护电路112中的PMOS管103的栅源电压差无法满足其开启条件(v_GS-v_TP)|_PMOS＜0V而截至。此时，‘Vin’端口和‘Vout’端口之间就处于断开状态。并且由此,虽然构成PMOS管102和PMOS管103B端的N型阱区对P型衬底因电源反接而处于正向偏置导通状态，但因N阱到P型源区和漏区之间的PN结反向偏置而无法导通，进而保证了‘Vin’端口和‘VHs’端口之间处于断开状态。

当电源反接时，电源反接保护电路112中的PMOS管102的栅源电压差无法满足其开启条件(v_GS-v_TP)|_PMOS＜0V而截至。此时，Vin端口和VHs端口之间就处于断开状态。

再者，对于电源反接保护电路112中的PMOS管102在电源正接时，同样工作在线性开关状态，为阱电位‘VHs’提供一个到电源‘Vin’的低阻连接。同时当电源端口‘Vin’到GND回路间需要进行静电释放时，PMOS管102也能提供一个低阻通道。

电源反接保护电路112中的二极管108在电源正接时候，为PMOS管102和PMOS管103的栅极提供电压箝位保护。如果电源电压超过二极管108提供的箝位电压，电流就会流过二极管108；此时电阻106，107，使得此通路上电压重新分配，抬升栅极压降，以保证PMOS管的栅极至源端压差控制在一定的安全数值下。

电源反接保护电路112中的二极管109提供一高压低阻抗旁路,用于保护P型MOS管103B端及‘VHs’节点的电压低于所能承受的电学应力上限之内。

电源反接保护电路112若处于ESD模式下时，Vin端到GND端的正向静电通过片内ESD模块110(即ESD泄放回路)释放，负向静电通过PMOS管102和PMOS管103释放，其等效为一个接地栅PMOS(GGPMOS)，等效电路如图3中ESD2模块所示。本电源反接保护电路112中的电荷泄放模块(ESD模块)只是在电源端Vin对GND或者GND对Vin进行电荷泄放时才工作，而正常工作或者电源反接状态下都呈现为两端口的高阻态。

根据上述实例方案可知，本方案采用极少的半导体器件实现了芯片上集成电源反接保护功能；整个电路结构简单，在提高了芯片集成度、芯片电流负载能力的同时，获得了更小的导通压降和功率损耗，有效地降低了电路的启动电压和芯片发热，同时增强了电路的抗ESD能力，从而达到了提高芯片的集成度，高安全性和可靠性的目的。

以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (8)

1.一种电源反接保护电路，其特征在于，所述保护电路包括：

第一P型MOSFET和第二P型MOSFET，配合形成单向导通电流；

第一二极管，用于反向钳位，为第一P型MOSFET和第二P型MOSFET提供电压箝位保护；

电阻器，用于建立第一P型MOSFET和第二P型MOSFET栅极电位。

2.根据权利要求1所述的一种电源反接保护电路，其特征在于，所述第一P型MOSFET的D端和第二P型MOSFET的S端连接形成保护电路的输入端口；第二P型MOSFET的D端作为保护电路的输出端口；第一P型MOSFET的B端，S端和第二P型MOSFET的B端连接形成高压端阱偏置端口；第一P型MOSFET的G端和第二P型MOSFET的G端通过电阻器接地。

3.根据权利要求2所述的一种电源反接保护电路，其特征在于，第一二极管的阴极连接到第一P型MOSFET的B端；第一二极管的阳极连接到第一P型MOSFET的G端。

4.根据权利要求1所述的一种电源反接保护电路，其特征在于，所述电阻器包括串接的第一电阻和第二电阻。

5.根据权利要求4所述的一种电源反接保护电路，其特征在于，所述保护电路还包括第二二极管，所述第二二极管作为第二电阻低通一个旁路。

6.根据权利要求1或2所述的一种电源反接保护电路，其特征在于，所述保护电路中还包括ESD泄放回路，所述ESD泄放回路用于泄放输入端口的电荷，以保护输出端口和高压端阱偏置端口的连接电路。

7.根据权利要求6所述的一种电源反接保护电路，其特征在于，所述ESD泄放回路正常工作或者电源反接状态下都呈现为两端口的高阻态。

8.根据权利要求6所述的一种电源反接保护电路，其特征在于，所述ESD泄放回路的一端连接第一P型MOSFET的B端和第二P型MOSFET的B端，另一端接地。