CN103151350A - 集成电路电源轨抗静电保护的触发电路结构 - Google Patents

集成电路电源轨抗静电保护的触发电路结构 Download PDF

Info

Publication number
CN103151350A
CN103151350A CN201310083007XA CN201310083007A CN103151350A CN 103151350 A CN103151350 A CN 103151350A CN 201310083007X A CN201310083007X A CN 201310083007XA CN 201310083007 A CN201310083007 A CN 201310083007A CN 103151350 A CN103151350 A CN 103151350A
Authority
CN
China
Prior art keywords
pmos pipe
voltage
integrated circuit
rail
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310083007XA
Other languages
English (en)
Other versions
CN103151350B (zh
Inventor
张波
樊航
盛玉荣
柯明道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201310083007.XA priority Critical patent/CN103151350B/zh
Publication of CN103151350A publication Critical patent/CN103151350A/zh
Application granted granted Critical
Publication of CN103151350B publication Critical patent/CN103151350B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种电路电源轨抗静电保护的触发电路结构，属于电子技术领域。该结构用于触发具有混合工作电压的集成电路高压电源轨抗静电保护器件，包括由m（正整数）个第一PMOS管构成的二极管连接形式的串联电路，第二PMOS管和电阻R；m个第一PMOS管构成的二极管连接形式的串联电路中最上面一个第一PMOS管的源极接VDD_H，第二PMOS管的漏极接ESD保护器件的触发端T，第二PMOS管的栅极通过电阻R接VDD。该触发电路结构由低压器件组成，但是却能容忍高压电源轨VDD_H电压，能够降低器件的触发电压，并促使器件的均匀导通，提高ESD能力，同时，该电路中无电容器件，因此受保护集成电路正常工作时漏电流较小。

Description

集成电路电源轨抗静电保护的触发电路结构
技术领域
本发明属于电子技术领域，涉及半导体集成电路芯片的静电释放（ElectroStatic Discharge，简称为ESD）保护电路设计，尤指一种用于有两个（或多个）不同电压的电源轨，且仅由低压器件构成的集成电路的静电防护设计技术。
背景技术
随着CMOS工艺的不断发展，每一颗芯片上集成的晶体管数量也随之急剧增多。然而在复杂的系统中，当不同的芯片相互连接时，由于芯片的工作电压可能不一样，其I/O接口电路可能需要接收或输出不同电压值的信号。这就要求芯片之间的I/O接口电路能够承受不同电压。但是对于低压工作的集成电路而言，要集成的高压CMOS器件的栅氧层较低压器件要厚，所以要单独添加掩膜板来制作，这也必然会提高生产成本。因此为了降低成本，在设计I/O接口电路及其电源钳位电路（power clamp）时，要求都由低压器件组成。
目前在混合工作电压的集成电路中一种常用的power clamp结构就是堆栈的MOS（Stacked MOS）结构，如图1所示。该结构解决了栅氧可靠性的问题，并且不需要使用厚栅氧的高压器件，这样就不需要添加额外的掩膜板，也不会增加生产成本。但是在当今先进的半导体工艺中，该结构的抗ESD能力往往较低。
为了进一步提高器件的抗ESD能力，通常会给ESD保护器件添加一个触发控制电路，常用的触发电路就是电阻电容（RC）触发电路，如图2所示。但是，在先进的CMOS工艺下，电容的面积要远远大于晶体管的面积，并且由于其寄生电阻的影响，电容不能完全的阻断电流，ESD保护器件会微弱的开启，这样就会产生较大的漏电流，导致芯片工作时的功耗更高。因此要避免在保护电路设计中使用电容器件。
发明内容
本发明提供一种集成电路电源轨抗静电保护的触发电路结构，用于触发具有混合工作电压的集成电路高压电源轨抗静电保护器件。该触发电路结构由低压器件组成，但是却能容忍高压电源轨电压，可以降低抗静电保护器件的触发电压，并促使抗静电保护器件的均匀导通，提高ESD能力；同时，该电路中无电容元件，因此受保护的集成电路正常工作时漏电流较小。
本发明技术方案如下：
集成电路电源轨抗静电保护的触发电路结构1，用于触发具有混合工作电压的集成电路高压电源轨抗静电保护器件，如图3所示，包括由m（m为正整数）个第一PMOS管构成的二极管连接形式的串联电路3，一个第二PMOS管4和一个电阻R；所述m个第一PMOS管构成的二极管连接形式的串联电路3中每个第一PMOS管的栅极与漏极相连、衬底和源极相连，每个第一PMOS管的源极与其上面的一个第一PMOS管的漏极相连；第二PMOS管4的源极和衬底短接，再接m个第一PMOS管构成的二极管连接形式的串联电路3中最下面一个第一PMOS管的漏极；第二PMOS管4的栅极与电阻R的一端相连；该触发电路使用时，所述m个第一PMOS管构成的二极管连接形式的串联电路3中最上面一个第一PMOS管的源极接集成电路的高压电源轨VDD_H，所述第二PMOS管4的漏极接集成电路的ESD保护器件2的触发端T，所述第二PMOS管4的栅极通过电阻R接集成电路的低压电源轨VDD，所述集成电路的ESD保护器件2跨接在高压电源轨VDD_H和地轨VSS之间。
本发明中提供的集成电路电源轨抗静电保护的触发电路结构中，所有器件均由工作电压为VDD的低压器件构成，采用m个第一PMOS管构成的二极管连接形式的串联电路3调节提供触发电流的PMOS管4的源极电压（即D点电压）。m适当取值能够使得D点的电压可被调节到一个适当值：在电路正常工作时，第二PMOS管4的栅源电压Vgs4>Vth4（Vgs4为PMOS管4的栅源电压，Vth4为第二PMOS管4的导通电压阈值，两者均为负值），PMOS管4关断，不能触发ESD保护器件2；在电源轨VDD_H和VSS之间发生ESD时，由于此时VDD是浮空的，PMOS管4的栅源电压Vgs4<Vth4，第二PMOS管4开启，为ESD保护器件2提供触发电流，ESD保护器件2开始工作，从而达到既保护电路不受ESD损坏又不影响受保护的集成电路正常工作的效果。
本发明提供的集成电路电源轨抗静电保护的触发电路结构完全由低压器件构成，且不含电容元件，该触发电路结构用于触发具有混合工作电压的集成电路高压电源轨抗静电保护器件，能够降低了ESD保护器件的触发电压，并促使器件均匀导通，提高ESD能力，同时受保护的集成电路正常工作时漏电流较小。
附图说明
图1为现有技术中一种在混合工作电压集成电路中运用堆栈NMOS（Stacked NMOS）结构的ESD保护电路的示意图。
图2为现有的RC触发的一种ESD保护电路结构示意图。
图3为本发明提供的集成电路电源轨抗静电保护的触发电路结构使用时的电路结构示意图。
图4为图3所示结构的一种应用实例。
图5为图3所示结构的一种变形。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及积极效果更加清楚明白，以下结合附图对本发明进行进一步详细说明。
具体实施方式一
集成电路电源轨抗静电保护的触发电路结构1，用于触发具有混合工作电压的集成电路高压电源轨抗静电保护器件，如图3所示，包括由m（m为正整数）个第一PMOS管构成的二极管连接形式的串联电路3，一个第二PMOS管4和一个电阻R；所述m个第一PMOS管构成的二极管连接形式的串联电路3中每个第一PMOS管的栅极与漏极相连、衬底和源极相连，每个第一PMOS管的源极与其上面的一个第一PMOS管的漏极相连；第二PMOS管4的源极和衬底短接，再接m个第一PMOS管构成的二极管连接形式的串联电路3中最下面一个第一PMOS管的漏极；第二PMOS管4的栅极与电阻R的一端相连；该触发电路使用时，所述m个第一PMOS管构成的二极管连接形式的串联电路3中最上面一个第一PMOS管的源极接集成电路的高压电源轨VDD_H，所述第二PMOS管4的漏极接集成电路的ESD保护器件2的触发端T，所述第二PMOS管4的栅极通过电阻R接集成电路的低压电源轨VDD，所述集成电路的ESD保护器件2跨接在高压电源轨VDD_H和地轨VSS之间。
上述方案中，m个第一PMOS管构成的二极管连接形式的串联电路3用来调节提供触发电流的第二PMOS管4的源端电压，从而控制ESD保护电路的工作状态。只有当VDD_H的电压值大于（VDD+|m×Vth1+Vth4|）时，第二PMOS管4才会导通。m应取适当值，以达到如下效果：
当受保护的集成电路正常工作时，使高压电源轨VDD_H的电压值小于（VDD+|m×Vth1+Vth4|），此时第二PMOS管4处于关断状态，不能给ESD保护器件2提供触发电流，ESD保护器件2不工作，因此不会影响受保护的集成电路的正常工作。
当高压电源轨VDD_H与地轨VSS之间发生正向ESD时，此时低压电源轨VDD浮空，由于低压电源轨VDD与地轨VSS之间寄生电容的作用，使低压电源轨VDD也暂时为地轨VSS电位。上述m值又可以使高压电源轨VDD_H的电压值大于（VDD+|m×Vth1+Vth4|）（或（VSS+|m×Vth1+Vth4|）），此时第二PMOS管4开启，从而提供ESD保护器件2的触发电流，ESD保护器件2开启，为受保护的集成电路提供ESD保护。其中，VDD为低压电源轨VDD的电压值，Vth1为第一PMOS管的导通电压阈值，Vth4为第二PMOS管4的导通电压阈值，VSS为地轨VSS的电压值。
如此一来，就能用低压器件来控制混合工作电压电源轨中的ESD保护器件，并且通过调节二极管连接方式的PMOS管的个数，可以解决第二PMOS管4的栅氧可靠性问题。另外，整个电路无电容元件，避免了因使用电容而带来的占用芯片面积过大，及漏电流较大的问题，不会影响受保护集成电路的正常工作。
图4为上述结构的一种实例，用晶闸管（SCR）来作为ESD保护器件2，跨接与VDD_H和VSS之间，SCR的触发端（即P+端）与PMOS管4的漏极相连。正常工作下，由于第二PMOS管4的栅源电压Vgs>Vth4，所以第二PMOS管4关断，无电流产生，此时虽然P+/NW结和PW/N+结均正偏，但是NW/PW结反偏，仍然不能构成VDD_H到VSS之间的电流通路，所以此时SCR不工作。当在高压电源轨VDD_H与地轨VSS之间发生ESD时，低压电源轨VDD浮空，由于低压电源轨VDD与地轨VSS之间寄生电容的作用，使低压电源轨VDD也暂时为地轨VSS电位，此时第二PMOS管4栅源电压降低，从而使第二PMOS管4开启，为SCR提供正向的触发电流，SCR开启来保护内部电路。
具体实施方式二
具体实施方式二的结构就是在具体实施方式一的基础上增加了一个NMOS管5，如图5所示，即在PMOS管4下连接一个NMOS管5。其中NMOS管5的源极和衬底短接并接地轨VSS，NMOS管5漏极与第二PMOS管4的漏极相接；NMOS管5和PMOS管4的栅极相连再通过电阻R接低压电源轨VDD。
上述方案中NMOS管5的作用是：当受保护的集成电路正常工作时，由于第二PMOS管4和NMOS管5的栅极均与低压电源轨VDD相连，所以此时第二PMOS管4关断，而NMOS管5开启，将ESD保护器件2的触发端的电压拉到与地轨VSS同电位的低电平，从而使ESD保护器件2关断的更加彻底，不易因低压电源轨VDD上出现的噪声引起误触发。当高压电源轨VDD_H和地轨VSS之间发生ESD时，低压电源轨VDD浮空，由于低压电源轨VDD与地轨VSS之间寄生电容的作用，使低压电源轨VDD的电压也暂时为地轨VSS电位。此时NMOS管5关断，第二PMOS管4开启，为ESD保护器件2提供正向的触发电流，ESD保护器件2开启。其余部分的工作原理与具体实施方式一的相同。
综上所述，本发明提供的集成电路电源轨抗静电保护的触发电路结构，用于触发具有混合工作电压的集成电路高压电源轨抗静电保护器件，当受保护的集成电路的高压电源轨VDD与地轨VSS之间发生ESD时，为ESD保护器件提供触发电流，降低器件的触发电压，并促使ESD保护器件均匀导通，而在受保护的集成电路正常工作时能很好的保持ESD保护器件的关断，不影响集成电路的正常工作。该触发电路结构能够通过调节m个第一PMOS管构成的二极管连接形式的串联电路3中第一PMOS管的个数来调节触发电路的触发条件，从而能适用于混合工作电压的集成电路。另外，该触发电路结构中未使用电容元件，避免了因使用电容而带来的占用芯片面积过大，及漏电流较大的问题。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡是本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.集成电路电源轨抗静电保护的触发电路结构（1），用于触发具有混合工作电压的集成电路高压电源轨抗静电保护器件，包括由m个第一PMOS管构成的二极管连接形式的串联电路（3），其中m为正整数，一个第二PMOS管（4）和一个电阻R；所述m个第一PMOS管构成的二极管连接形式的串联电路（3）中每个第一PMOS管的栅极与漏极相连、衬底和源极相连，每个第一PMOS管的源极与其上面的一个第一PMOS管的漏极相连；第二PMOS管（4）的源极和衬底短接，再接m个第一PMOS管构成的二极管连接形式的串联电路（3）中最下面一个第一PMOS管的漏极；第二PMOS管（4）的栅极与电阻R的一端相连；该触发电路使用时，所述m个第一PMOS管构成的二极管连接形式的串联电路（3）中最上面一个第一PMOS管的源极接集成电路的高压电源轨VDD_H，所述第二PMOS管（4）的漏极接集成电路的ESD保护器件（2）的触发端T，所述第二PMOS管（4）的栅极通过电阻R接集成电路的低压电源轨VDD，所述集成电路的ESD保护器件（2）跨接在高压电源轨VDD_H和地轨VSS之间。
2.根据权利要求1所述的集成电路电源轨抗静电保护的触发电路结构（1），其特征在于，所述m个第一PMOS管构成的二极管连接形式的串联电路（3）中m的取值满足：
当受保护的集成电路正常工作时，高压电源轨VDD_H的电压值小于（VDD+|m×Vth1+Vth4|）；当电源轨VDD_H与VSS之间发生正向ESD时，高压电源轨VDD_H的电压值大于（VDD+|m×Vth1+Vth4|）或（VSS+|m×Vth1+Vth4|）；其中，VDD为低压电源轨VDD的电压值，Vth1为第一PMOS管的导通电压阈值，Vth4为第二PMOS管4的导通电压阈值，VSS为地轨VSS的电压值。
3.根据权利要求1或2所述的集成电路电源轨抗静电保护的触发电路结构（1），其特征在于，所述集成电路电源轨抗静电保护的触发电路结构（1）还包括一个NMOS管（5）；所述NMOS管（5）的源极和衬底短接并结构地轨VSS，其漏极与第二PMOS管（4）的漏极相接，其栅极与第二PMOS管（4）的栅极相连。
CN201310083007.XA 2013-03-15 2013-03-15 集成电路电源轨抗静电保护的触发电路结构 Expired - Fee Related CN103151350B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310083007.XA CN103151350B (zh) 2013-03-15 2013-03-15 集成电路电源轨抗静电保护的触发电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310083007.XA CN103151350B (zh) 2013-03-15 2013-03-15 集成电路电源轨抗静电保护的触发电路结构

Publications (2)

Publication Number Publication Date
CN103151350A true CN103151350A (zh) 2013-06-12
CN103151350B CN103151350B (zh) 2015-07-29

Family

ID=48549327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310083007.XA Expired - Fee Related CN103151350B (zh) 2013-03-15 2013-03-15 集成电路电源轨抗静电保护的触发电路结构

Country Status (1)

Country Link
CN (1) CN103151350B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103543782A (zh) * 2013-11-05 2014-01-29 苏州贝克微电子有限公司 一种对接保护带cmos中的齐纳电压调节器
CN104576636A (zh) * 2013-10-21 2015-04-29 智原科技股份有限公司 用来进行静电放电保护的方法与装置
CN107278326A (zh) * 2017-05-26 2017-10-20 深圳市汇顶科技股份有限公司 Esd保护电路及esd保护方法
CN108122904A (zh) * 2017-11-29 2018-06-05 中国科学院上海微系统与信息技术研究所 一种esd保护结构
CN108847836A (zh) * 2018-08-10 2018-11-20 深圳南云微电子有限公司 静电放电自保护电路和自保护方法
CN110058094A (zh) * 2018-01-18 2019-07-26 中芯国际集成电路制造(上海)有限公司 一种esd检测电路以及电子系统
CN117613834A (zh) * 2023-11-23 2024-02-27 上海类比半导体技术有限公司 超低漏电的esd保护电路及芯片

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611762B (zh) * 2017-01-11 2019-06-18 京东方科技集团股份有限公司 静电保护电路、方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702860A (zh) * 2004-05-25 2005-11-30 株式会社东芝 静电保护电路及使用它的半导体集成电路器件
US20080080108A1 (en) * 2006-10-02 2008-04-03 Win Semiconductor Corp. On-chip ESD protection circuit using enhancement-mode HEMT/MESFET technology
US7706113B1 (en) * 2007-01-29 2010-04-27 Integrated Device Technology, Inc. Electrical overstress (EOS) and electrostatic discharge (ESD) protection circuit and method of use
CN102957138A (zh) * 2011-08-18 2013-03-06 智原科技股份有限公司 静电放电保护电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702860A (zh) * 2004-05-25 2005-11-30 株式会社东芝 静电保护电路及使用它的半导体集成电路器件
US20080080108A1 (en) * 2006-10-02 2008-04-03 Win Semiconductor Corp. On-chip ESD protection circuit using enhancement-mode HEMT/MESFET technology
US7706113B1 (en) * 2007-01-29 2010-04-27 Integrated Device Technology, Inc. Electrical overstress (EOS) and electrostatic discharge (ESD) protection circuit and method of use
CN102957138A (zh) * 2011-08-18 2013-03-06 智原科技股份有限公司 静电放电保护电路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576636A (zh) * 2013-10-21 2015-04-29 智原科技股份有限公司 用来进行静电放电保护的方法与装置
CN103543782A (zh) * 2013-11-05 2014-01-29 苏州贝克微电子有限公司 一种对接保护带cmos中的齐纳电压调节器
CN107278326A (zh) * 2017-05-26 2017-10-20 深圳市汇顶科技股份有限公司 Esd保护电路及esd保护方法
WO2018214160A1 (zh) * 2017-05-26 2018-11-29 深圳市汇顶科技股份有限公司 Esd保护电路及esd保护方法
CN108122904A (zh) * 2017-11-29 2018-06-05 中国科学院上海微系统与信息技术研究所 一种esd保护结构
CN108122904B (zh) * 2017-11-29 2020-07-10 中国科学院上海微系统与信息技术研究所 一种esd保护结构
CN110058094A (zh) * 2018-01-18 2019-07-26 中芯国际集成电路制造(上海)有限公司 一种esd检测电路以及电子系统
CN108847836A (zh) * 2018-08-10 2018-11-20 深圳南云微电子有限公司 静电放电自保护电路和自保护方法
CN117613834A (zh) * 2023-11-23 2024-02-27 上海类比半导体技术有限公司 超低漏电的esd保护电路及芯片

Also Published As

Publication number Publication date
CN103151350B (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
CN103151350B (zh) 集成电路电源轨抗静电保护的触发电路结构
CN103001206B (zh) 在混合电压芯片中使用低电压晶体管来钳住高电压电源的esd电源钳位
CN103975434B (zh) 高保持电压、混合电压域静电放电钳位
US8373956B2 (en) Low leakage electrostatic discharge protection circuit
CN105374815B (zh) 一种双向瞬态电压抑制器件
CN107230673A (zh) 使用防护区域的静电放电保护
US20050045952A1 (en) Pfet-based esd protection strategy for improved external latch-up robustness
US8102632B2 (en) Electrostatic discharge power clamp trigger circuit using low stress voltage devices
CN102693978A (zh) 静电放电保护电路
US20130003242A1 (en) Transient voltage suppressor for multiple pin assignments
US10366974B2 (en) Electrostatic discharge (ESD) protection device and method for operating an ESD protection device
US20110063764A1 (en) Apparatuses and methods for a scr-based clamped electrostatic discharge protection device
CN104753055A (zh) 静电释放保护电路
CN103378071A (zh) 用于静电放电电路的方法及装置
CN104269399A (zh) 一种防静电保护电路
CN102569360A (zh) 一种基于二极管辅助触发的双向可控硅器件
CN104242286A (zh) 一种低漏电型电源钳位esd保护电路
CN104347621A (zh) 一种多电源系、多封装形式的芯片静电放电保护方法
US20090052101A1 (en) Path sharing high-voltage esd protection using distributed low-voltage clamps
CN102569290A (zh) 多电源集成电路的静电放电保护电路
JP5532566B2 (ja) 半導体装置
US10749336B2 (en) ESD protection circuit with passive trigger voltage controlled shut-off
CN102544068B (zh) 一种基于pnp型三极管辅助触发的双向可控硅器件
CN104241276B (zh) 一种堆叠stscr‑ldmos的高压esd保护电路
JP6405986B2 (ja) 静電気保護回路及び半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150729

Termination date: 20160315