CN107230673A - 使用防护区域的静电放电保护 - Google Patents

使用防护区域的静电放电保护 Download PDF

Info

Publication number
CN107230673A
CN107230673A CN201710177516.7A CN201710177516A CN107230673A CN 107230673 A CN107230673 A CN 107230673A CN 201710177516 A CN201710177516 A CN 201710177516A CN 107230673 A CN107230673 A CN 107230673A
Authority
CN
China
Prior art keywords
bipolar transistor
esd
scr
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710177516.7A
Other languages
English (en)
Other versions
CN107230673B (zh
Inventor
赖大伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN107230673A publication Critical patent/CN107230673A/zh
Application granted granted Critical
Publication of CN107230673B publication Critical patent/CN107230673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08108—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in thyristor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种硅控整流器(SCR)电路，该硅控整流器(SCR)电路被配置成将静电放电(ESD)电流从节点分流到参考电压。SCR电路包括具有连接到节点的第一发射极、第一基极和第一集电极的第一双极PNP晶体管。第二双极NPN晶体管具有与第一基极共享第一区域的第二集电极，与第一集电极共享第二区域的第二基极，以及电连接到参考电压的发射极。防护区域被配置且布置成响应于ESD事件通过阻碍在第二区域中的电流延迟SCR电路的触发。

Description

使用防护区域的静电放电保护
技术领域
各种实施例的方面涉及由具有防护区域的电路进行的静电放电(ESD)保护，防护区域影响电路的电流和操作特性。
背景技术
ESD为可由在电接触的两个节点之间的静电积聚所引起的突发性电流。当物体足够靠近以使物体之间的电介质击穿时，可发生ESD事件。ESD事件是集成电路(IC)器件和芯片的许多故障的原因。可以使用各种不同的电路解决方案提供ESD保护。ESD保护的操作特性可受到IC芯片空间、制造过程和成本以及技术限制的限制。
对于各种应用，这些和其它问题已经对ESD保护实施方案的效率提出了挑战。
发明内容
各种例子实施例涉及硅控整流器(SCR)电路，硅控整流器(SCR)电路在提供SCR路径的两个双极晶体管(例如，PNPN)之间使用有源防护环。这对于在ESD事件期间实现增大的骤回保持电压可以是有用的。特定方面允许在正常操作期间的功能在很大程度上依然不受影响。
本公开的某些实施例涉及被配置成将静电放电(ESD)电流从节点分流到参考电压的硅控整流器(SCR)电路。SCR电路包括具有连接到节点的第一发射极、第一基极和第一集电极的第一双极PNP晶体管。第二双极NPN晶体管具有与第一基极共享第一区域的第二集电极，与第一集电极共享第二区域的第二基极，以及电连接到参考电压的发射极。防护区域被配置且布置成响应于ESD事件通过阻碍在第二区域中的电流延迟SCR电路的触发。
本公开的各种实施例涉及用于使用硅控整流器(SCR)电路提供静电放电(ESD)保护的方法。该方法包括响应于ESD事件对电阻器-电容器(RC)触发电路充电。响应于在RC触发电路上的充电，启用在SCR电路中的第一双极晶体管。通过使用防护区域阻碍在第二双极晶体管的基极中的电流来延迟SCR电路的第二双极晶体管的启用。在延迟之后，通过SCR电路的第一双极晶体管和第二双极晶体管对ESD电流进行分流。
本公开的某些实施例涉及一种设备，其包括：
硅控整流器(SCR)电路，所述硅控整流器(SCR)电路被配置成将静电放电(ESD)电流从节点分流到参考电压，所述SCR电路包括：
第一双极PNP晶体管，所述第一双极PNP晶体管具有连接到所述节点的第一发射极、第一基极和第一集电极；
第二双极NPN晶体管，所述第二双极NPN晶体管具有与所述第一基极共享第一区域的第二集电极，与所述第一集电极共享第二区域的第二基极，以及电连接到所述参考电压的发射极；以及
防护区域，所述防护区域被配置且布置成响应于ESD事件通过阻碍在所述第二区域中的电流延迟所述SCR电路的触发。
根据本公开的实施例，所述第一双极PNP晶体管被配置成响应于由电阻器-电容器(RC)触发电路生成的触发电流对ESD电流进行分流。
根据本公开的实施例，所述第二双极晶体管的所述第二基极被配置成接收通过所述第一双极晶体管分流的所述ESD电流。
根据本公开的实施例，所述第二双极NPN晶体管包括在所述基极和所述发射极之间的嵌入式二极管。
根据本公开的实施例，所述防护区域为在所述第二区域内的N阱，并且其中所述第二区域为P掺杂衬底。
根据本公开的实施例，所述设备另外包括电阻器触发电路，所述电阻器触发电路包括连接在所述节点与所述参考电压之间的电阻器-电容器(RC)电路，以及连接在所述RC电路与所述第一双极晶体管和所述第二双极晶体管之间且被配置成响应于所述RC电路启用所述SCR的逻辑。
根据本公开的实施例，所述第二双极NPN晶体管包括在所述基极与所述发射极之间的嵌入式二极管，并且所述嵌入式二极管被配置且布置成传导所述ESD电流的一部分，并且由此增大所述设备的二次击穿电流。
根据本公开的实施例，所述SCR电路被配置成为5V的直流电压提供低于大约10-6安培的泄漏电流。
根据本公开的实施例，所述SCR电路被配置成提供至少3V的骤回保持电压。
本公开的各种实施例涉及一种用于使用硅控整流器(SCR)电路提供静电放电(ESD)保护的方法，包括：
响应于ESD事件，对电阻器-电容器(RC)触发电路充电；
响应于在所述RC触发电路上的充电，启用在所述SCR电路中的第一双极晶体管；
通过使用防护区域阻碍在所述第二双极晶体管的基极中的电流来延迟所述SCR电路的第二双极晶体管的启用；以及
在所述延迟之后，通过所述SCR电路的所述第一双极晶体管和所述第二双极晶体管对ESD电流进行分流。
根据本公开的实施例，所述第一晶体管为垂直PNP双极晶体管，并且所述启用响应于注入到所述第一双极晶体管的N部分中的电流，并且在所述SCR电路的衬底中产生电流。
根据本公开的实施例，所述第二双极晶体管为NPN双极晶体管，并且所述衬底充当所述NPN双极晶体管的所述基极和所述PNP双极晶体管的集电极。
根据本公开的实施例，使用所述防护区域阻碍电流从所述启用的第一双极晶体管到所述第二双极晶体管的所述基极包括通过所述防护区域转移在所述衬底中的所述电流的一部分。
根据本公开的实施例，使用所述防护区域阻碍电流从所述启用的第一双极晶体管到所述第二双极晶体管的所述基极包括将偏压提供到所述防护区域。
根据本公开的实施例，所述第一双极晶体管的所述启用包括使用在所述RC触发电路与所述第一双极晶体管之间的CMOS反相器电路以驱动所述第一双极晶体管的基极。
根据本公开的实施例，所述方法另外包括为在-1V与5V之间的直流电压提供低于大约10-6安培的所述SCR电路的泄漏电流。
根据本公开的实施例，所述方法另外包括为所述SCR电路提供至少3V的骤回保持电压。
上面的讨论/概述不旨在描述本公开的每个实施例或每个实施方案。以下图式和详细描述还举例说明了各种实施例。
附图说明
考虑结合附图的以下详细描述可更完整地理解各种例子实施例，在附图中：
图1为根据本公开的实施例包括ESD保护电路系统的系统的方框图；
图2为根据本公开的实施例示出用于ESD保护电路系统的等效电路的电路图；
图3为根据本公开的实施例示出在正常操作中等效于ESD保护电路系统的等效电路的电路图；
图4为根据本公开的实施例示出在ESD事件中等效于ESD保护电路系统的等效电路的电路图；
图5为根据本公开的实施例包括用于提供ESD保护的SCR电路的设备的横截面视图；
图6为根据本公开的实施例包括用于提供ESD保护的SCR电路的设备的自顶向下视图；
图7为根据本公开的实施例具有AGR的ESD保护电路系统的DC扫描的曲线图；
图8为根据本公开的实施例实验性传输线脉冲(TLP)测试结果的曲线图；
图9为根据本公开的实施例用于使用具有防护区域的RCSCR电路提供ESD保护的流程图；以及
图10为根据本公开的实施例包括ESD保护电路系统的系统的电路图。
虽然本文中所讨论的各种实施例能够经受各种修改及可替换的形式，但在附图中以例子的方式已经示出了实施例的方面，且将详细描述实施例的方面。然而，应理解，并不打算将本公开限制于所描述的特定实施例。相反，意图覆盖落入包括权利要求书中限定的方面的本公开的范围内的所有修改、等效物和可替换的方案。此外，如在整个本申请中使用的术语“例子”仅作为说明，而非作为限制。
具体实施方式
本公开的方面被认为可应用于涉及电路部件的ESD保护的各种不同类型的设备、系统和方法。在某些实施方案中，当在使用互补金属-氧化物半导体(CMOS)兼容过程制造的集成电路(IC)芯片的情形下使用时，本公开的方面已经表明是有益的。在一些实施例中，使用防护区域来控制ESD保护电路的保持电压。可以实施这些和其它方面以解决包括上面背景部分中所讨论的那些的挑战。虽然没有必要如此限制，但是通过使用此类示例性情形的例子的讨论可以理解各个方面。
在以下描述中，阐述各种具体细节以描述本文提出的具体例子。然而，对所属领域的技术人员应该显而易见的是，可在没有下面给出的所有具体细节的情况下实践一个或多个其它例子和/或这些例子的变化。在其它情况下，未详细地描述众所周知的特征以免混淆在本文中的例子的描述。为了便于说明，可在不同附图中使用相同的附图标记以指代相同元件或相同元件的另外情况。再者，尽管可在一些情况下在个别图式或实施例中描述方面和特征，但应了解，来自一个图式的特征可与另一个图式或实施例的特征组合，即使不将该组合明确地示出或明确地描述为组合。
根据本公开的各种实施例，硅控整流器(SCR)电路可被设计成提供ESD保护。特定方面涉及SCR电路，SCR电路包括被配置成增大用于ESD保护的骤回保持电压的防护区域(或防护环)。虽然使用在IC芯片上的少量物理空间，但是SCR电路可以提供低导通电阻。SCR电路倾向于具有低骤回保持电压(或仅“保持电压”)，这可以导致高电压器件的闩锁状况。SCR电路也可以具有高触发电压，这可以导致对受ESD保护的电路的损坏。
本公开的各种实施例涉及ESD保护电路，ESD保护电路使用电阻器-电容器(RC)触发电路以有效地减小触发电压。结合RC触发电路，防护区域以增大有效保持电压的方式阻碍在SCR内的电流。所得的ESD保护电路可以提供相对低触发电压和相对高的保持电压二者。各个方面涉及对ESD保护电路的SCR部分的尺寸具有最少影响的防护区域的使用。
在各种实施例中，硅控整流器(SCR)电路被配置成将静电放电(ESD)电流从节点分流到参考电压。SCR电路由共享其相应晶体管部件的区域两个双极晶体管制成。双极晶体管中的每个双极晶体管包括相应的第一发射极、基极和集电极。双极晶体管为相反的类型(PNP对NPN)，并且共享两个重叠掺杂的P/N区域。例如，SCR结构可以为具有在双极晶体管之间共享的中间“NP”区域的PNPN。
特定实施例涉及PNP双极晶体管的发射极连接到受到保护以免受ESD事件的节点的配置。另一个双极晶体管为NPN晶体管，NPN晶体管具有分别与PNP基极和PNP集电极共享区域的集电极和基极。NPN晶体管的发射极可连接到参考电压。根据各种实施例，通过连接到电源端提供参考电压，ESD电流可以被安全地放电到电源端。例如，参考电压可以为受到保护以免受ESD事件的场效应晶体管(FET)的负电压电源。负电源电压有时还被称作接地。因此，当被ESD事件激活时，SCR在节点和参考电压之间对ESD电流进行分流。防护区域(或环)被配置且布置成响应于ESD事件通过阻碍对应于NPN晶体管的基极的电流区域延迟SCR电路的触发。例如，可以使用连接到参考节点的N阱实施防护区域。在参考节点上的电压阻碍电流通过第二区域，并且由此相对于不具有防护区域的类似SCR电路增大了SCR电路的保持电压。
如本文中所讨论的，并且根据某些实施例，可使用传输线脉冲(TLP)测量来确定保持电压(VH)和类似的参数。可通过将传输线预充电到高电压且然后迅速地将能量放电到被测试的ESD保护器件来进行TLP测量。除非另有规定，否则使用用于比较器件中的每个比较器件的类似TLP测量过程来进行针对不同器件的参数的相对比较(例如，骤回保持电压或其它)。
根据各种实施例，可以结合互补金属-氧化物半导体(CMOS)制造过程和结构创建双极晶体管，其中双极晶体管由在基于CMOS的结构内交替掺杂类型(NPN或PNP)的部件形成。
现在转向图式，图1为根据本公开的实施例包括ESD保护电路系统的系统的方框图。驱动器电路104可被配置成响应于从控制电路102提供的控制信号，驱动在输出节点106上的输出信号。控制电路102的特定功能和驱动器电路104的配置可以在实施方案之间变化。在某些实施例中，驱动器电路104易受ESD事件损坏。在更多特定实施例中，驱动器电路104具有低故障阈值电压和相对高的操作电压。低故障阈值可以限定令人满意的触发电压的范围，而操作电压可以限定令人满意的骤回保持电压(例如，避免闩锁状况)。
可以使用ESD保护电路系统提供用于驱动器电路的ESD保护，ESD保护电路系统包括RC触发电路108和SCR 110。如本文中所讨论的，RC触发电路108可被配置成为ESD保护电路系统提供相对低的触发电压。在特定实施例中，RC触发电路108包括响应于施加到输出节点106的ESD电压的RC电路。RC触发电路108也可以包括被配置成响应于RC电路的电压驱动SCR的逻辑电路系统。例如，逻辑电路系统可包括，被配置成为一个或多个反相器的CMOS晶体管，数字逻辑门的组合，或具有连接在RC电路与第一双极晶体管和第二双极晶体管之间的类似功能的逻辑电路系统。RC触发电路108可以特别地对提供低触发电压有用，而不会不利地影响驱动器电路104的正常操作。
各种实施例涉及具有各种其它电路和电路的配置的ESD保护电路系统的使用。例如，受保护的节点可以连接到将受到保护以免受ESD事件的各种类型的电路系统，无论受保护的电路系统是否被认为是驱动器电路系统或其它。
图2为根据本公开的实施例示出用于ESD保护电路系统的等效电路的电路图。根据图1的讨论，RC触发电路可包括RC电路202和逻辑电路系统204二者。电路图示出RC电路202，RC电路202包括在节点208(节点208可以连到正参考电压(VDD))和连到参考电压(例如，负参考电压(Vss))的节点之间串联连接的电容器(C)和电阻器(R)。为便于讨论，在以下讨论中使用VDD和VSS。RC电路202被配置成在相对于节点204的ESD事件期间快速地获得跨越电阻器的电压。根据本公开的特定实施例，可以使用CMOS晶体管创建RC电路202的电阻器部分和电容器部分。例如，可以使用具有相对长的沟道的CMOS晶体管创建电阻器，而可以使用另一个CMOS晶体管的栅极电容创建电容器。
响应于跨越电阻器获得的电压，逻辑电路系统204启用SCR电路206。在正常操作期间，电阻器达到具有极小电流或没有电流的稳态状态(不存在ESD电平电压摆动)。在正常操作期间，这阻止逻辑电路系统204启用SCR电路206。
图2中所描绘的逻辑电路系统204包括反相器电路，反相器电路包括CMOS FET Mp1和Mn1。其它逻辑电路系统是可能的，包括提供类似功能的逻辑门的变型。在正常操作期间，在节点210处的电压在Vss处或接近Vss。在此情况下，也不启用Mp1，Mp1使节点B处的电压升高至Vdd。应指出，节点B连到FET Mp的栅极，并且连到SCR电路206。具体地说，节点B连到双极晶体管212的栅极和双极晶体管214的集电极二者。以此方式，节点B对应于PNPN SCR电路206的共享N区域。因而，在正常操作期间，不启用FET Mp。因此，在正常操作期间，节点A并未被逻辑电路系统204主动地驱动。节点A连到双极晶体管212的集电极和双极晶体管214的栅极二者。于是，节点A对应于PNPN SCR电路206的共享P区域。
当在节点208上(在VDD到VSS之间)发生ESD事件时，跨越电阻器获得电压。栅极节点210将朝向VDD增大，这将引起由Mp1和Mn1形成的反相器将节点B驱动为低。具体地说，Mn1被启用以将节点B驱动到VSS。这导致FET Mp被启用，FET Mp将节点A朝向VDD驱动为高。节点A和节点B的相对驱动导致在双极晶体管212和双极晶体管214中的每个处(接近)同步的双触发信号。用于SCR的此类双触发的使用可以对控制SCR的接通特性有用。
根据某些实施例，逻辑电路系统204可经修改调整提供到双极晶体管212和双极晶体管214的触发信号。作为非限制性例子，另外的反相器级可用于增大逻辑电路系统204的增益。这对于生成用于触发信号的方波可以特别地有用，这可导致更快的触发。
一旦SCR电路206已被启用，SCR电路206就将在VDD和VSS之间的电流进行分流。根据本公开的各种实施例，SCR电路206可包括阻碍在SCR电路206内的电流的防护区域(例如，防护环)。例如，防护区域可位于直接连接到节点A且对应于双极晶体管214的基极和双极晶体管212的集电极的SCR区域内。防护区域可被配置成阻碍在对应的SCR区域内的电流的流动。更具体地，SCR区域可以为在P衬底内且有助于形成双极可以为晶体管214的基极和双极晶体管212的集电极的P阱。防护区域可以为直接连接到节点A的N阱，使得N阱电压被设定为与节点A相同的电压。这可迫使在SCR区域中的至少一些电流流过P衬底，并且由此降低有效的骤回保持电压。
图3为根据本公开的实施例示出在正常操作中等效于ESD保护电路系统的等效电路的电路图。当SCR电路206未启用且ESD保护电路系统处于正常操作模式时，图3的电路与来自图2的的逻辑电路系统204一致。方框302表示FET Mp1的导通电阻，该导通电阻被启用且将节点B拉到VDD。在各种实施例中，导通电阻足够低以确保跨越方框302的电压降足够低，从而防止双极PNP晶体管304被启用。
本公开的实施例涉及包括嵌入式二极管的SCR电路。嵌入式二极管可连接在节点A和VSS之间。PN结可以形成于N接触区与对应于双极晶体管308的基极的P阱之间。在正常操作期间，二极管用作由方框310表示的电阻器。在正常操作期间，方框310的有效电阻可以被设计成保持双极晶体管308禁用。这可以相对于P阱特性进行考虑，因为方框310的有效电阻主要通过P阱电阻确定。
方框305表示有源防护区域(AGR)306。根据本文中讨论的某些实施例，AGR 306可位于在双极晶体管304的集电极和双极晶体管308的基极之间共享的区域中。AGR 306可被配置成阻碍从双极晶体管304流到双极晶体管308的集电极的电流。例如，AGR 306可以为位于对应于双极晶体管308的基极的P阱内的N阱。
图4为根据本公开的实施例示出在ESD事件中等效于ESD保护电路系统的等效电路的电路图。当SCR电路206被启用且ESD保护电路系统退出正常操作模式时，图4的电路与来自图2的逻辑电路系统204一致。当ESD电压首先施加到VDD节点时，RC触发电路的RC部分通过将节点B驱动为低(VSS)且将节点A驱动为高(VDD)，引起逻辑电路系统启用SCR电路。AGR406的存在通过禁止导致双极晶体管408接通的电流延迟SCR电路的接通。在该延迟时间期间，ESD电流可流过电流路径A和电流路径B。路径A包括在双极晶体管404的发射极和基极之间的二极管，在FET Mn1被启用(导电)之后，该二极管变成正向偏压，并且开始下拉节点B。方框410表示FET Mn1的导通电阻，并且将电流路径A的其余部分提供到VSS。
路径B包括启用的FET Mp，其中方框402表示FET Mp的导通电阻。AGR 406延迟双极晶体管408的接通，各种实施例涉及SCR电路，SCR电路包括在形成双极晶体管408的基极的P阱内的嵌入式二极管412。嵌入式二极管412可包括在P阱内且位于AGR 406外部的N部分，使得通过嵌入式二极管412的对应PN结的电流不受AGR 406阻碍。N部分可以通过布线层连接到节点A。由于由AGR 406所提供的延迟，电流路径B可在SCR电路被完全启用之前开始传导，特别是关于双极晶体管408和被标识为C″的电流路径C的部分。通过电流路径B的电流也可以包括来自被标识为C′的电流路径C的上部的至少一些电流。类似于图3的方框310的讨论，二极管412的有效电阻可主要由P阱的电阻限定。
一旦SCR电路(包括双极晶体管408)被完全启用，ESD电流的主分流路径就通过电流路径C。应指出，电流路径A和电流路径B中的每个可以在SCR电路被启用之后继续对ESD电流的一部分进行分流。多个平行路径的存在可增大SCR电路的电流容量，并且对提供高的二次击穿电流或器件故障点(It2)和低导通电阻可以特别地有用。根据本公开的实施例，AGR406和多于一个ESD分流路径的组合(通过嵌入式二极管)可延迟SCR操作且导致较高的骤回保持电压。
图5为根据本公开的实施例包括用于提供ESD保护的SCR电路的设备的横截面。图5所示的SCR电路通常根据本文中讨论的各种实施例包括其它图式的电路图和流程图。根据特定实施例，SCR电路可形成于包括P衬底502的集成电路(IC)芯片上。SCR电路包括垂直双极晶体管506和水平双极晶体管504二者，垂直双极晶体管506和水平双极晶体管504中的每个共享PNPN结构的两个区域。例如，垂直双极晶体管506包括具有对应的区域508的发射极，该发射极可由通过布线层电连接到VDD的一个或多个P掺杂指状件形成。指状件可位于N阱510内。N阱区域510可充当垂直双极晶体管506的基极和水平双极晶体管504的集电极二者。垂直双极晶体管506的集电极可在包括P阱512和P衬底502的区域内形成。该区域也可以充当水平双极晶体管504的基极。水平双极晶体管504也包括具有对应的区域514的发射极。区域514可由通过互连/布线层电连接到VSS的一个或多个N掺杂指状件形成。图5也描绘N掺杂指状件522，N掺杂指状件522形成用于根据节点B偏压N阱区域510的接触，节点B可通过RC触发电路系统驱动。类似地，P掺杂区域524充当可为节点A提供偏压的接触。
根据本公开的各种实施例，有源防护区域516可以以阻碍电流通过对应于集电极的区域的方式包括在对应于垂直双极晶体管506的集电极的区域内。具体地说，有源防护区域516与对应于集电极的区域形成PN结。有源防护区域516连到与节点A相同的电势。所得的结创建阻碍电流从N阱510流到N掺杂指状件514的耗尽区域。根据本公开的特定实施例，SCR电路可包括将参考电压(VSS)提供到P阱512的拾取环520。
某些实施例涉及包括形成于N-掺杂指状件514与P掺杂区域518和P掺杂区域512之间的(多个)嵌入式二极管的SCR电路。例如，P掺杂区域518可被配置成为通过IC芯片的互连/布线层连接到节点A的一个或多个指状件。该二极管可在SCR的双极晶体管被完全启用之前在节点A和VSS之间提供传导路径。如本文中所讨论的，有源防护区域516的使用可延迟SCR的启用，在此时间期间，(多个)嵌入式二极管可对ESD电流进行分流。
有源防护区域516被示出为位于N阱510的单侧上。在各种实施例中，有源防护区域516可围绕N阱510以形成有源防护环。类似地，区域514、区域518和区域520可围绕有源防护区域516。
图6为根据本公开的实施例包括用于提供ESD保护的SCR电路的设备的自顶向下视图。根据本文中讨论的各种实施例中的一个或多个实施例，RC触发电路系统602可位于SCR电路区域的外部，并且驱动节点A和节点B。该自顶向下视图通常对应于来自图5的类似编号的部件。为了简洁起见，将不重复这些部件及其相应功能的对应的讨论。
根据某些实施例，所描绘的区域可布置成同心形状，使得每个区域围绕之前的区域。例如，具有N阱的部件可具有被区域524围绕的矩形形状。区域524可被AGR区域516围绕，等等。
图7为根据本公开的实施例具有AGR的ESD保护电路系统的DC扫描的曲线图。图7的实验结果示出与图2的电路配置和图5的布局一致的ESD保护电路系统的DC电压扫描。该曲线图示出具有施加到受保护节点的不同DC电压的ESD保护电路系统的电流汲取。对于测量中的每个测量，测试将最大电流限制到1uA。DC电压扫描示出在5V处由ESD保护电路汲取极少电流(大约10-10A)。这证实泄漏电流足够低至至少5V以被用于许多应用中。
图8为根据本公开的实施例的实验性传输线脉冲(TLP)测试结果的曲线图。线802示出无防护环的RC触发SCR(RCSCR)的TLP测试结果。线804示出来自根据本文中的各种实施例包括防护环的RCSCR的TLP测试结果。对于具有防护环的RCSCR，触发电压(Vt)较高，如由为比位置810更高电压的位置812所示。而且，骤回保持电压(Vh)也较高，如由相对于位置806由位置808所示的更高的电压所示。在所描绘的例子中，相对于无防护环的RCSCR的低于2V的骤回保持电压，具有防护环的RCSRC的骤回保持电压高于3V。
根据本公开的实施例，ESD设计窗口可限定用于ESD保护电路的可接受的操作参数。更具体地，ESD设计窗口可以被设定为使得ESD保护电路在受保护器件被永久损坏的电压(器件的故障电压)以下的电压(触发电压)处被激活。ESD设计窗口也可以被设定为通过确保ESD保护电路的骤回保持电压高于受保护器件的操作电压来避免闩锁状况。例如，如果ESD保护电路可在3V的电压域中操作，则ESD设计窗口可指定高于3V的骤回保持电压。如果受保护器件在高于7V的情况下遇到故障，则触发电压应低于7V。骤回保持电压高于操作电压的量可以增大以提供容限(例如，为了解释由处理变化所引起的轻微差异)。相对于器件故障电压可以实施触发电压的类似容限。于是，由于降低的骤回保持电压，所以对于超出2V的电压，无防护环的RCSCR经受闩锁状况。这通常意味着RCSCR将不适用于受保护节点的电压域超过2V的应用。具有防护环的RCSCR可使用在3V处或稍微较高的电压域的情况下进行操作，而不会遇到闩锁问题。
在相应的TLP线中的最后一个点示出器件故障点(It2)。如图所示，线804具有更高的It2值。最右侧的曲线图示出具有(816)和不具有(814)防护环的RCSCR的泄漏电流。这表明具有防护环的RCSCR的导通电阻(Ron)比不具有防护环的RCSCR的导通电阻低。
图9为根据本公开的实施例用于使用具有防护区域的RCSCR电路提供ESD保护的流程图。RCSCR电路可根据本文中讨论的各种实施例。按照方框902，在不存在ESD事件和对应的ESD电压的情况下，RCSRC电路可正常地操作。在正常操作期间，RCSRC电路被设计成(例如，通过具有低泄漏电流)对受保护免受ESD事件的节点具有极小的影响。
当按照方框904接收到ESD事件时，RC触发电路开始按照方框906充电。根据本文中讨论的，RC触发电路的RC部分连接到逻辑电路系统，逻辑电路系统被配置成响应于RC电路的电压驱动SCR电路。SCR电路被驱动的点被称作触发点，如判定方框908所示。按照方框910，一旦已经超出触发点，逻辑电路系统就可生成驱动SCR电路的双极晶体管的启用信号。
根据本公开的各种实施例，防护区域(或防护环)可以被设计成阻碍电流，以便按照方框912延迟第二双极晶体管的启用。按照方框914，在延迟时间期间，可以通过一个或多个嵌入式二极管路径对ESD电流进行分流。这些路径的例子关于图4和对应的嵌入式二极管进行讨论。然后，可按照方框916完全启用SCR电路，使得按照方框918对ESD电流进行分流。按照方框920，SCR电路可继续对ESD电流进行分流直到ESD电压降低到骤回保持电压以下。
图10为根据本公开的实施例包括ESD保护电路系统的系统的电路图。该电路图通常对应于与来自图1的类似编号的部件一致实施例。为了简洁起见，将不重复这些部件及其相应功能的对应的讨论。此外，图10示出可用于为输出焊盘1004提供ESD保护的第二ESD保护电路1002。输出焊盘1004可被驱动器电路104驱动，驱动器电路104响应于一个或多个控制电路102。在特定实施例中，VDD为大约3V，这与由图7和图8所示的实验结果一致。然而，应当认识到，用于ESD保护电路的具体设计窗口可通过改变ESD保护电路的参数进行调整，同时仍然使用本文中讨论的防护区域和其它方面。
第二ESD保护电路1002也是可包括防护区域的SCR器件。第二ESD保护电路1002被示出为共享RC电路系统108。在VDD和VSS接通情况下的正常操作下，ESD保护电路1002和ESD保护电路110二者依然非激活。响应于ESD事件(例如，从焊盘到VSS的正ESD电压)，ESD电流传导通过在晶体管104中的PMOS的寄生正向二极管。这对在VDD轨之间的电容器充电，并且激活RC电路系统108，使得其驱动节点A和节点B。因此，有两个激活的ESD分流路径。第一路径通过ESD保护电路1002，直接从焊盘到VSS。第二路径通过在104中的PMOS的寄生二极管，并且然后通过ESD保护电路110。
用于本说明书中的各种术语应被赋予它们在本领域中普通平常的含义，除非另外指明。作为例子，本说明书借助于电路或电路系统描述和/或示出了对实施各种实施例有用的方面。在一些情况下，可使用例如方框、模块、器件、系统、单元、控制器或引擎描述和示出电路系统的配置。此类电路或电路系统可关于它们如何在一起使用以及如何与其它元件一起使用进行讨论，以便相对于它们的相关结构、步骤、功能或操作描述某些实施例。例如，在上面讨论的实施例的某些实施例中，一个或多个模块为被配置和布置成用于实施这些操作/活动的分立逻辑电路或可编程逻辑电路，如可根据图式中所示的方法完成的。在某些实施例中，各种模块可以使用一个或多个计算机处理电路和存储器电路系统实施。存储器电路系统可存储和访问一组(或多组)指令(和/或用作配置数据以限定如何实行计算机处理电路)，这可以被执行以便实施如本公开所描述的算法或过程。
基于上面的讨论和说明，本领域的技术人员将易于认识到可以对各种实施例作出各种修改和改变而无需严格地遵循在本文中示出和描述的示例性实施例和应用。例如，如图式中例示的方法可涉及以各种次序完成的步骤(其中保留本文实施例的一个或多个方面)，或者可涉及较少或较多步骤。此类修改并不脱离包括在权利要求书中阐述的方面的本公开的各方面的真实精神和范围。

Claims (10)

1.一种设备，其特征在于，包括：
硅控整流器(SCR)电路，所述硅控整流器(SCR)电路被配置成将静电放电(ESD)电流从节点分流到参考电压，所述SCR电路包括：
第一双极PNP晶体管，所述第一双极PNP晶体管具有连接到所述节点的第一发射极、第一基极和第一集电极；
第二双极NPN晶体管，所述第二双极NPN晶体管具有与所述第一基极共享第一区域的第二集电极，与所述第一集电极共享第二区域的第二基极，以及电连接到所述参考电压的发射极；以及
防护区域，所述防护区域被配置且布置成响应于ESD事件通过阻碍在所述第二区域中的电流延迟所述SCR电路的触发。
2.根据权利要求1所述的设备，其特征在于，所述第一双极PNP晶体管被配置成响应于由电阻器-电容器(RC)触发电路生成的触发电流对ESD电流进行分流。
3.根据权利要求2所述的设备，其特征在于，所述第二双极晶体管的所述第二基极被配置成接收通过所述第一双极晶体管分流的所述ESD电流。
4.根据权利要求1所述的设备，其特征在于，另外包括电阻器触发电路，所述电阻器触发电路包括连接在所述节点与所述参考电压之间的电阻器-电容器(RC)电路，以及连接在所述RC电路与所述第一双极晶体管和所述第二双极晶体管之间且被配置成响应于所述RC电路启用所述SCR的逻辑。
5.根据权利要求1所述的设备，其特征在于，所述第二双极NPN晶体管包括在所述基极与所述发射极之间的嵌入式二极管，并且所述嵌入式二极管被配置且布置成传导所述ESD电流的一部分，并且由此增大所述设备的二次击穿电流。
6.一种用于使用硅控整流器(SCR)电路提供静电放电(ESD)保护的方法，其特征在于，所述方法包括：
响应于ESD事件，对电阻器-电容器(RC)触发电路充电；
响应于在所述RC触发电路上的充电，启用在所述SCR电路中的第一双极晶体管；
通过使用防护区域阻碍在所述第二双极晶体管的基极中的电流来延迟所述SCR电路的第二双极晶体管的启用；以及
在所述延迟之后，通过所述SCR电路的所述第一双极晶体管和所述第二双极晶体管对ESD电流进行分流。
7.根据权利要求6所述的方法，其特征在于，所述第一晶体管为垂直PNP双极晶体管，并且所述启用响应于注入到所述第一双极晶体管的N部分中的电流，并且在所述SCR电路的衬底中产生电流。
8.根据权利要求7所述的方法，其特征在于，所述第二双极晶体管为NPN双极晶体管，并且所述衬底充当所述NPN双极晶体管的所述基极和所述PNP双极晶体管的集电极。
9.根据权利要求6所述的方法，其特征在于，使用所述防护区域阻碍电流从所述启用的第一双极晶体管到所述第二双极晶体管的所述基极包括将偏压提供到所述防护区域。
10.根据权利要求6所述的方法，其特征在于，所述第一双极晶体管的所述启用包括使用在所述RC触发电路与所述第一双极晶体管之间的CMOS反相器电路以驱动所述第一双极晶体管的基极。
CN201710177516.7A 2016-03-24 2017-03-22 使用防护区域的静电放电保护设备和方法 Active CN107230673B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/080,154 US10020299B2 (en) 2016-03-24 2016-03-24 Electrostatic discharge protection using a guard region
US15/080,154 2016-03-24

Publications (2)

Publication Number Publication Date
CN107230673A true CN107230673A (zh) 2017-10-03
CN107230673B CN107230673B (zh) 2023-08-22

Family

ID=59896566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710177516.7A Active CN107230673B (zh) 2016-03-24 2017-03-22 使用防护区域的静电放电保护设备和方法

Country Status (2)

Country Link
US (1) US10020299B2 (zh)
CN (1) CN107230673B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671702A (zh) * 2017-10-13 2019-04-23 恩智浦有限公司 静电放电保护设备
CN112993959A (zh) * 2019-12-12 2021-06-18 美光科技公司 具有电压保护机制的设备
TWI792489B (zh) * 2021-03-05 2023-02-11 日商鎧俠股份有限公司 半導體裝置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201607589D0 (en) * 2016-04-29 2016-06-15 Nagravision Sa Integrated circuit device
US10629586B2 (en) * 2017-02-01 2020-04-21 Indian Institute Of Science Dual fin silicon controlled rectifier (SCR) electrostatic discharge (ESD) protection device
CN116314177A (zh) 2017-03-29 2023-06-23 意法半导体国际有限公司 使用遂穿场效应晶体管和碰撞电离mosfet器件的静电放电保护电路
US11063429B2 (en) 2018-04-12 2021-07-13 Stmicroelectronics International N.V. Low leakage MOSFET supply clamp for electrostatic discharge (ESD) protection
US10944257B2 (en) * 2018-04-13 2021-03-09 Stmicroelectronics International N.V. Integrated silicon controlled rectifier (SCR) and a low leakage SCR supply clamp for electrostatic discharge (ESP) protection
US11342323B2 (en) 2019-05-30 2022-05-24 Analog Devices, Inc. High voltage tolerant circuit architecture for applications subject to electrical overstress fault conditions
US11362203B2 (en) 2019-09-26 2022-06-14 Analog Devices, Inc. Electrical overstress protection for electronic systems subject to electromagnetic compatibility fault conditions
CN111799256B (zh) * 2020-07-17 2023-05-23 上海华力微电子有限公司 提升高压集成电路防负电流闩锁能力的保护环及实现方法
KR20220041367A (ko) 2020-09-25 2022-04-01 삼성전자주식회사 정전기 보호 회로, 및 이를 포함하는 반도체 장치
US11848322B2 (en) * 2021-07-12 2023-12-19 Changxin Memory Technologies, Inc. Electro-static discharge protection circuit and semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323523B1 (en) * 2000-01-31 2001-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. N-type structure for n-type pull-up and down I/O protection circuit
US20050264963A1 (en) * 2004-05-25 2005-12-01 Koichi Sato Electrostatic discharge protective circuit and semiconductor integrated circuit using the same
US20090267154A1 (en) * 2008-04-23 2009-10-29 Texas Instruments Incorporated Mos comprising substrate potential elevating circuitry for esd protection
CN101777554A (zh) * 2009-01-12 2010-07-14 立锜科技股份有限公司 双向硅控整流器静电防护元件
CN102148499A (zh) * 2010-02-10 2011-08-10 上海宏力半导体制造有限公司 Cdm esd保护电路
US20130222952A1 (en) * 2012-02-28 2013-08-29 Globalfoundries Singapore Pte. Ltd. Esd protection without latch-up

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563438A (en) * 1994-10-26 1996-10-08 Alliedsignal Inc. Rugged CMOS output stage design
US5663860A (en) * 1996-06-28 1997-09-02 Harris Corporation High voltage protection circuits
KR100724335B1 (ko) * 2005-08-10 2007-06-04 삼성전자주식회사 정전기 보호 회로용 실리콘 정류 제어기 및 그 구조체

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323523B1 (en) * 2000-01-31 2001-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. N-type structure for n-type pull-up and down I/O protection circuit
US20050264963A1 (en) * 2004-05-25 2005-12-01 Koichi Sato Electrostatic discharge protective circuit and semiconductor integrated circuit using the same
US20090267154A1 (en) * 2008-04-23 2009-10-29 Texas Instruments Incorporated Mos comprising substrate potential elevating circuitry for esd protection
CN101777554A (zh) * 2009-01-12 2010-07-14 立锜科技股份有限公司 双向硅控整流器静电防护元件
CN102148499A (zh) * 2010-02-10 2011-08-10 上海宏力半导体制造有限公司 Cdm esd保护电路
US20130222952A1 (en) * 2012-02-28 2013-08-29 Globalfoundries Singapore Pte. Ltd. Esd protection without latch-up

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671702A (zh) * 2017-10-13 2019-04-23 恩智浦有限公司 静电放电保护设备
CN109671702B (zh) * 2017-10-13 2024-05-07 恩智浦有限公司 静电放电保护设备
CN112993959A (zh) * 2019-12-12 2021-06-18 美光科技公司 具有电压保护机制的设备
TWI792489B (zh) * 2021-03-05 2023-02-11 日商鎧俠股份有限公司 半導體裝置

Also Published As

Publication number Publication date
CN107230673B (zh) 2023-08-22
US20170278839A1 (en) 2017-09-28
US10020299B2 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
CN107230673A (zh) 使用防护区域的静电放电保护
CN108701693B (zh) 用于静电放电保护的嵌入式pmos触发可控硅整流器
US7087938B2 (en) ESD protective circuit with collector-current-controlled triggering for a monolithically integrated circuit
CN103001206B (zh) 在混合电压芯片中使用低电压晶体管来钳住高电压电源的esd电源钳位
US8611058B2 (en) Combination ESD protection circuits and methods
JP4651044B2 (ja) 集積半導体回路を保護するための回路装置および方法
US6765771B2 (en) SCR devices with deep-N-well structure for on-chip ESD protection circuits
US9013845B1 (en) High voltage RC-clamp for electrostatic discharge (ESD) protection
US8373956B2 (en) Low leakage electrostatic discharge protection circuit
CN105556667B (zh) 用于高hbm esd保护能力的横向二极管和垂直scr混合结构
CN1998120A (zh) 用于提供电流控制的静电放电保护的方法和装置
CN103151350B (zh) 集成电路电源轨抗静电保护的触发电路结构
US20150207313A1 (en) Noise-tolerant active clamp with esd protection capability in power up mode
CN101443908A (zh) 防止静电放电的本体偏置pmos保护
US20110063764A1 (en) Apparatuses and methods for a scr-based clamped electrostatic discharge protection device
CN101588062A (zh) 半导体集成电路的保护电路、其驱动方法及系统
US8964341B2 (en) Gate dielectric protection
US9035363B2 (en) JFET ESD protection circuit for low voltage applications
US20180083440A1 (en) Integrated circuit electrostatic discharge protection with disable-enable
US8755156B2 (en) Structure of protection of an integrated circuit against electrostatic discharges
US7379283B1 (en) ESD protection circuit with a low snapback voltage that is protected from fast non-ESD voltage spikes and ripples
KR20050094873A (ko) 정전기 방전 회로 및 그 방법
JP6405986B2 (ja) 静電気保護回路及び半導体集積回路装置
Ker et al. Design of high-voltage-tolerant ESD protection circuit in low-voltage CMOS processes
EP3751608A1 (en) Snapback clamps for esd protection with voltage limited, centralized triggering scheme

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant