CN105374815B - 一种双向瞬态电压抑制器件 - Google Patents
一种双向瞬态电压抑制器件 Download PDFInfo
- Publication number
- CN105374815B CN105374815B CN201510915075.7A CN201510915075A CN105374815B CN 105374815 B CN105374815 B CN 105374815B CN 201510915075 A CN201510915075 A CN 201510915075A CN 105374815 B CN105374815 B CN 105374815B
- Authority
- CN
- China
- Prior art keywords
- injection regions
- traps
- well
- injection
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000002347 injection Methods 0.000 claims abstract description 66
- 239000007924 injection Substances 0.000 claims abstract description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 230000005516 deep trap Effects 0.000 claims abstract description 8
- 238000005516 engineering process Methods 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000013461 design Methods 0.000 claims description 7
- 238000012423 maintenance Methods 0.000 abstract description 13
- 230000001052 transient effect Effects 0.000 abstract description 7
- 238000003466 welding Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000002457 bidirectional effect Effects 0.000 description 6
- 230000005611 electricity Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/747—Bidirectional devices, e.g. triacs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种基于硅平面工艺、NPNPN型高维持电压、高峰值电流、可双向箝位瞬态过压的双向瞬态电压抑制器件，包括P型衬底，P型衬底上设有N型深阱；所述N型深阱内设有第一P阱、第一N阱、第二P阱；第一P阱内从左到右依次设有第一P+注入区、第一N+注入区、第二N阱、第二N+注入区，第二N+注入区横跨第一P阱和第一N阱；第二P阱内从左到右依次设有第三N+注入区、第三N阱、第四N+注入区、第五P+注入区，第三N+注入区横跨第二P阱和第一N阱；所述第一P+注入区与第一N+注入区连接阳极；所述第四N+注入区和第二P+注入区连接到阴极。该器件可用于信号电平为‑5V‑＋5V芯片引脚的瞬态过压抑制。
Description
技术领域
本发明涉及集成电路领域，具体涉及一种基于硅平面工艺的、可用于-5V—＋5V芯片管脚的双向可控硅结构瞬态电压抑制器件。
背景技术
在电子工业中，静电是影响集成电路（Integrated Circuit, IC）可靠性的关键因素。静电的积累和放电是集成电路制造、封装、运输、装配和使用各个环节中不可避免的现象。在手持设备、室外应用、地外空间等恶劣环境下，静电的破坏性尤其严重。据统计，静电放电（Electro-Static Discharge, ESD）造成的芯片失效占到了集成电路产品失效总数的38%。因此，静电防护已经成为集成电路可靠性设计需考虑的重要方面。
瞬态电压抑制器（Transient Voltage Suppressor，TVS）是一种电路板级静电及浪涌防护器件，其常规半导体结构是二极管，因此，TVS也常称为瞬变抑制二极管，一般采用纵向工艺实现。当瞬间高能量脉冲加在TVS器件上时，它能在极短的时间内由高阻态变为低阻态，从而允许大电流从其上通过，并把电压箝制到特定的较低水平，有效保护电子线路板或电子设备不受静电及浪涌的损害。衡量TVS器件静电防护能力的测试标准是IEC61000-4-2国际标准，此标准中包含了接触放电测试和空气放电测试。一般对静电防护有较高要求的电子系统，对TVS器件接触放电能力的要求为8kV，空气放电能力的要求为15kV。
可控硅器件（Silicon Controlled Rectifier，SCR）是芯片内静电防护的常规器件结构，它与二极管、三极管、场效应晶体管相比，具有单位面积静电泄放效率高、导通电阻小、鲁棒性好、防护级别高的优点，因此，可控硅器件能够基于半导体平面工艺，以较小的面积达成较高的静电防护等级。但是，如图1、图2所示，二极管属于导通型开启特性器件，而SCR为骤回型开启特性器件，在5V以上半导体工艺中，SCR器件的维持电压一般会低于被保护电路的工作电压，造成被保护IC的闩锁。所以，若要将SCR结构替代二极管作为TVS器件，要考虑提高SCR器件的维持电压。
双向可控硅器件（Bidirectional SCR，BSCR）是一种紧凑型ESD防护器件，它能够在正、反两个方向对电压箝位，用于输入/输出（I/O）引脚传输信号高于和低于地电平信号的静电防护。如图3所示，为一种典型的NPNPN型双向SCR剖面图，其等效电路图如图4所示。在阳极上加正的静电脉冲时，BSCR器件中的寄生三极管T2和T3形成静电泄放路径（正向）；在阳极上加负的静电脉冲时，BSCR器件中的寄生三极管T1和T2形成静电泄放路径（反向），正向和反向路径对称。提高BSCR器件维持电压的常规办法是增大图3所示器件结构中N阱的横向尺寸，但此法会增大器件实现面积。
静电防护器件设计需要考虑的另一个问题是器件的版图实现形式。叉指状版图是片上静电防护器件的常规版图形式。不过，叉指状器件常常因为电流泄放不均匀而造成ESD防护器件过早失效，器件潜在静电防护能力未能完全发挥，进而造成器件单位面积上的泄放电流偏小。
从上述分析可知，BSCR器件作为TVS器件应用时，一方面要提高其维持电压，另一方面是要解决器件的非均匀泄放问题，以期在一定的面积下达到泄电流极大值。
发明内容
本发明解决的问题是提供一种双向瞬态电压抑制器件，该双向瞬态电压抑制器件具有高的维持电压、高的单位面积静电泄放电流和可片上集成的优点，不但可作为分立瞬态电压抑制器件用于电路板级的静电和瞬态过压防护，也可作为芯片内集成的静电防护器件用于芯片IO的静电防护。
为达到上述目的，本发明采用的技术方案是 ：一种双向瞬态电压抑制器件，包括P型衬底，所述P型衬底内设有N型深阱，所述N型深阱内设有对称的第一P阱和第二P阱，第一P阱和第二P阱之间设有第一N阱；第一P阱内从左到右依次设有第一P+注入区、第一N+注入区、第二N阱、第二N+注入区，第二N+注入区横跨第一P阱和第一N阱的交界处；第二P阱内从左到右依次设有第三N+注入区、第三N阱、第四N+注入区、第五P+注入区，第三N+注入区横跨第二P阱和第一N阱的交界处；所述第一P+注入区与第一N+注入区连接阳极，第四N+注入区和第二P+注入区连接阴极。
优选地，所述第二N阱左侧与第二N+注入区左侧齐平。
优选地，所述第三N阱右侧与第三N+注入区右侧齐平。
优选地，第二N阱和第三N阱的横向宽度为5V硅平面工艺最小设计规则。
本发明的双向瞬态电压抑制器件在不增加工艺层次、不增大器件面积的情况下，提高了器件的维持电压；从器件实现版图角度提高了器件单位面积静电泄放能力；器件使用硅平面工艺制作，可与被保护电路一起集成。
附图说明
图1为典型静电防护器件IV导通型曲线；
图2为典型静电防护器件IV骤回型曲线；
图3为现有NPNPN型双向可控硅器件剖面图；
图4为现有NPNPN型双向可控硅器件等效电路图；
图5为本发明的双向瞬态电压抑制器件剖面图；
图6为使用本发明的双向瞬态电压抑制器件结构的正方形瞬态电压抑制器件版图示意图；
图7为使用本发明的双向瞬态电压抑制器件结构的环压焊块正方形瞬态电压抑制器件版图示意图。
具体实施方式
如图5所示，本发明的双向瞬态电压抑制器件包括五层，其中底层为P型衬底100；第二层为设置在P型衬底100上的N型深阱200；第三层为形成于N型深阱200上的第一P阱301、第二P阱302；第四层为形成于N型深阱上的第一N阱402，形成于P阱301中的第二N阱401，形成于P阱302中的第三N阱403；第五层为六个重掺杂区：第一P阱301内，从左到右依次为第一P+注入区501、第一N+注入区502、第二N+注入区503，其中，第二N+注入区503横跨第一P阱301和N阱401，第二N+注入区503左边界与第二N阱401左边界齐平；第二P阱302内，从左到右依次设有第三N+注入区504、第四N+注入区505、第二P+注入区506，其中，第三N+注入区504横跨第二P阱302和N型阱401，第三N+注入区504右边界与第三N阱403右边界齐平。
第一P+注入区501和第一N+注入区502均作为电学阳极，第四N+注入区505和第二P+注入区506均作为电学阴极。
本发明的双向瞬态电压抑制器件从电学阳极到电学阴极，SCR路径为第一P阱301和第一P+注入区501、第一/第二/第三N阱402/401/403和第二/第三N+注入区503/504、第二P阱302和第二P+注入区506、第四N+注入区505，构成的PNPN可控硅结构。从电学阴极到电学阳极，SCR路径为第二P阱302和第二P+注入区506、第一/第二/第三N阱402/401/403和第二/第三N+注入区503/504、第一P阱301和第一P+注入区501、第一N+注入区502，构成的PNPN可控硅结构。
本发明的双向瞬态电压抑制器件未改变现有NPNPN型双向可控硅器件的基本工作原理，等效电路图同图3。其内部的寄生三极管为：由第一N+注入区502、第一P阱301、第一N阱402构成NPN型晶体管T1；由第一P阱301、第一N阱402、第二P阱302构成PNP型晶体管T2；由第一N阱402、第二P阱302、第四N+注入区505构成NPN型晶体管T3。
当ESD脉冲加在阳极时，第三N+注入区504与第二P阱302被反偏，若脉冲电压高于该结的雪崩击穿电压，器件内产生大量雪崩电流。电流经第二P阱302寄生电阻RP阱2流向阴极，当该寄生电阻两端的电压高于T3晶体管的bc结（第二P阱302和第四N+注入区构成T3晶体管的bc结）正向导通电压时，T3开启。开启的T3为晶体管T2提供基极电流，随后，T2开启并为T3提供基极电流。此后即使没有雪崩电流产生，T2和T3已构成了正反馈回路，由PNP型晶体T2和NPN型晶体管T3构成的SCR结构被导通，泄放静电。同理，当阴极出现ESD脉冲时，或者阳极出现负的ESD脉冲时，第二N+扩散区503与第一P阱301雪崩击穿，随后，由PNP型晶体管T2和NPN型晶体管T1构成的SCR结构导通泄放静电。
器件改进前的结构如图3所示，其正向泄放静电时的空穴电流路径为P阱/N+-N阱-N+/P阱/N+，反向路径对称；它可以通过增大器件N阱的宽度来提高器件的维持电压，但是同时也增大了器件的实现面积。本发明的双向瞬态电压抑制器件如图5所示，通过增加第二N阱401、第三N阱403达到提高器件维持电压的目的。本发明的双向瞬态电压抑制器件正向泄放静电时的空穴电流路径为P阱/N阱401-N+-N阱-N+-N阱403/P阱/N+，反向路径对称。从电流泄放路径上来看，N阱401和N阱403在纵向增加了该器件的电流路径长度，可达到提高维持电压的目的。从等效电路原理上来看，正向和反向静电泄放时，N阱401和N阱403在纵向上增加了寄生三极管T2的基极宽度，降低了T2管的电流放大倍数，从而提高了器件的维持电压。因此，本发明的双向瞬态电压抑制器件在不增加器件实现面积的前提下，达到了提高维持电压的目的。
如图6、图7所示为本发明的双向瞬态电压抑制器件实现时的版图示意图，沿图中A-A’切线的器件剖面图即是图5，图6、图7中的标号所指层次与剖面图5中标号所指层次一致。芯片级应用时采用如图6所示的环压焊块正方形版图；电路板级应用时采用如图7所示的正方形版图。版图主要包括如下工艺层次：P+扩散区；N+扩散区；P型阱区域；N型阱区域；N型深阱区域；金属层1；金属层2；接触孔；通孔；压焊块。
图6所示版图具备如下特征：器件为环压焊块正方形结构，阳极压焊块601布局在器件正中间，便于静电向四面均匀泄放，提高器件静电防护等级；器件阳极压焊块601布局在正方形器件正中间而不是器件其他版图工艺层次上方，避免了由于压焊工艺而造成的器件损坏；在芯片级应用时，可与芯片共用地压焊块GND，因此，不需要单独设置阴极压焊块，仅需要将GND地线环绕器件，并连接于器件阴极，更有益于电流在四面的均匀流入或流出。
图7所示版图具备如下特征：器件为正方形结构，阳极压焊块601、阴极压焊块602布局在器件版图其他工艺层次外围。阳极P+扩散区为较大面积的实心正方形，便于静电向四面均匀泄放，从而保证器件的均匀导通，有效提高器件静电防护等级。
本发明设计的正方形和环压焊块正方形5V高性能双向瞬态电压抑制器件，在不增加器件实现面积的前提下，具有高维持电压、高静电泄放能力的特性。本发明的版图设计以及通过增加较深工艺层次N阱来提高器件维持电压的设计，同时适用于其他单向器件结构（NMOS、BJT、Diode），对于提高器件的单位面积静电泄放效率和维持电压具有一般性。
Claims (4)
1.一种双向瞬态电压抑制器件，包括P型衬底，其特征在于：所述P型衬底内设有N型深阱，所述N型深阱内设有对称的第一P阱和第二P阱，第一P阱和第二P阱之间设有第一N阱；第一P阱内从左到右依次设有第一P+注入区、第一N+注入区、第二N阱、第二N+注入区，第二N+注入区横跨第一P阱和第一N阱的交界处；第二P阱内从左到右依次设有第三N+注入区、第三N阱、第四N+注入区、第五P+注入区，第三N+注入区横跨第二P阱和第一N阱的交界处；所述第一P+注入区与第一N+注入区连接阳极，第四N+注入区和第二P+注入区连接阴极。
2.如权利要求1所述的双向瞬态电压抑制器件，其特征在于：所述第二N阱左侧与第二N+注入区左侧齐平。
3.如权利要求1所述的双向瞬态电压抑制器件，其特征在于：所述第三N阱右侧与第三N+注入区右侧齐平。
4.如权利要求1-3任一所述的双向瞬态电压抑制器件，其特征在于：第二N阱和第三N阱的横向宽度为5V硅平面工艺最小设计规则。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510915075.7A CN105374815B (zh) | 2015-12-10 | 2015-12-10 | 一种双向瞬态电压抑制器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510915075.7A CN105374815B (zh) | 2015-12-10 | 2015-12-10 | 一种双向瞬态电压抑制器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105374815A CN105374815A (zh) | 2016-03-02 |
| CN105374815B true CN105374815B (zh) | 2017-12-26 |
Family
ID=55376850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510915075.7A Active CN105374815B (zh) | 2015-12-10 | 2015-12-10 | 一种双向瞬态电压抑制器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105374815B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427763A (zh) * | 2017-08-22 | 2019-03-05 | 奇景光电股份有限公司 | 静电保护电路 |
| CN107452735B (zh) * | 2017-09-07 | 2024-05-07 | 湖南静芯微电子技术有限公司 | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 |
| CN107579065B (zh) * | 2017-10-16 | 2024-01-05 | 湖南静芯微电子技术有限公司 | 一种高维持电压可控硅静电防护器件 |
| CN108336085B (zh) * | 2018-03-21 | 2023-12-19 | 湖南静芯微电子技术有限公司 | 一种栅极嵌入小岛式可控硅静电防护器件 |
| CN108461491B (zh) * | 2018-03-21 | 2023-09-29 | 湖南静芯微电子技术有限公司 | 一种高维持电压的低触发双向可控硅静电防护器件 |
| CN108807371B (zh) * | 2018-06-07 | 2019-07-09 | 湘潭大学 | 一种高防护等级双向可控硅静电防护器件及其制作方法 |
| CN108520875B (zh) * | 2018-06-07 | 2023-08-22 | 湖南静芯微电子技术有限公司 | 一种高维持电压npnpn型双向可控硅静电防护器件 |
| CN108807372B (zh) * | 2018-06-07 | 2019-12-17 | 湘潭大学 | 一种低压触发高维持电压可控硅整流器静电释放器件 |
| CN111146270B (zh) * | 2018-11-06 | 2021-04-13 | 无锡华润上华科技有限公司 | 一种tvs器件及其制造方法 |
| CN109786374B (zh) * | 2019-01-07 | 2021-07-13 | 中国科学院微电子研究所 | 一种soi功率开关的esd保护器件 |
| CN109935581B (zh) * | 2019-02-25 | 2021-04-13 | 中国科学院微电子研究所 | 双向可控硅静电放电保护结构及soi结构 |
| CN110690213A (zh) * | 2019-10-24 | 2020-01-14 | 湖南静芯微电子技术有限公司 | 一种双向可控硅静电防护器件 |
| CN113451295B (zh) * | 2021-06-28 | 2022-08-09 | 深圳砺芯半导体有限责任公司 | 一种用于esd防护的双向双回滞scr器件及设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110686A (zh) * | 2010-12-17 | 2011-06-29 | 无锡华润上华半导体有限公司 | 一种基于scr的集成电路静电保护器件 |
| CN205177840U (zh) * | 2015-12-10 | 2016-04-20 | 湖南静芯微电子技术有限公司 | 一种双向瞬态电压抑制器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8785971B2 (en) * | 2011-11-23 | 2014-07-22 | Amazing Microelectronic Corp. | Transient voltage suppressor without leakage current |
-
2015
- 2015-12-10 CN CN201510915075.7A patent/CN105374815B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110686A (zh) * | 2010-12-17 | 2011-06-29 | 无锡华润上华半导体有限公司 | 一种基于scr的集成电路静电保护器件 |
| CN205177840U (zh) * | 2015-12-10 | 2016-04-20 | 湖南静芯微电子技术有限公司 | 一种双向瞬态电压抑制器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105374815A (zh) | 2016-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105374815B (zh) | 一种双向瞬态电压抑制器件 | |
| CN103975434B (zh) | 高保持电压、混合电压域静电放电钳位 | |
| CN108520875B (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| CN103701442A (zh) | 用于高频切换的功率半导体器件的有源钳位保护电路 | |
| CN105810679A (zh) | 一种npnpn型双向可控硅静电防护器件及其版图 | |
| CN107452735B (zh) | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 | |
| CN107093596A (zh) | 一种用于静电防护的scr、芯片及系统 | |
| CN108336085B (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN103151350A (zh) | 集成电路电源轨抗静电保护的触发电路结构 | |
| CN103633087A (zh) | 一种具有esd保护功能的强抗闩锁可控ligbt器件 | |
| CN108461491A (zh) | 一种高维持电压的低触发双向可控硅静电防护器件 | |
| CN102569360A (zh) | 一种基于二极管辅助触发的双向可控硅器件 | |
| CN104409454B (zh) | 一种nldmos防静电保护管 | |
| CN107799517A (zh) | 用于半导体结构的esd装置 | |
| CN205177840U (zh) | 一种双向瞬态电压抑制器件 | |
| TWI710096B (zh) | 靜電放電防護裝置 | |
| CN103390618A (zh) | 内嵌栅接地nmos触发的可控硅瞬态电压抑制器 | |
| CN102544068B (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| CN102693980B (zh) | 一种低触发电压的可控硅静电放电保护结构 | |
| CN207938608U (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN104137251B (zh) | 半导体装置 | |
| CN104241276B (zh) | 一种堆叠stscr‑ldmos的高压esd保护电路 | |
| CN107546223B (zh) | 一种华夫饼型小岛式二极管触发可控硅静电防护器件 | |
| CN103811482B (zh) | 静电放电保护电路 | |
| CN113838847B (zh) | 一种用于低压esd防护的双向dcscr器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |