CN108807371B - 一种高防护等级双向可控硅静电防护器件及其制作方法 - Google Patents
一种高防护等级双向可控硅静电防护器件及其制作方法 Download PDFInfo
- Publication number
- CN108807371B CN108807371B CN201810578171.0A CN201810578171A CN108807371B CN 108807371 B CN108807371 B CN 108807371B CN 201810578171 A CN201810578171 A CN 201810578171A CN 108807371 B CN108807371 B CN 108807371B
- Authority
- CN
- China
- Prior art keywords
- injection region
- well
- isolation area
- oxygen isolation
- injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title description 3
- 238000002347 injection Methods 0.000 claims abstract description 220
- 239000007924 injection Substances 0.000 claims abstract description 220
- 230000005516 deep trap Effects 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000002955 isolation Methods 0.000 claims description 85
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 84
- 229910052760 oxygen Inorganic materials 0.000 claims description 84
- 239000001301 oxygen Substances 0.000 claims description 84
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 230000015556 catabolic process Effects 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 238000013508 migration Methods 0.000 claims description 3
- 230000005012 migration Effects 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 abstract description 3
- 238000012423 maintenance Methods 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000003068 static effect Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 230000024241 parasitism Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种高防护等级双向可控硅静电防护器件，包括P型衬底；衬底中设有N型埋层；N型埋层上方为N型深阱；N型深阱内设有第一P阱、第二P阱；第一P阱内设有第一P+注入区和多个N+注入区Ⅰ；第二P阱内设有第二P+注入区和多个N+注入区Ⅱ；第一P+注入区、所有的N+注入区Ⅰ连接在一起并作为器件的阳极，第二P+注入区、所有的N+注入区Ⅱ连接在一起并作为器件的阴极。本发明可根据防护等级的不同进行增减N+注入区Ⅰ和N+注入区Ⅱ的数量，即若防护等级高，则增加N+注入区Ⅰ和N+注入区Ⅱ的数量，改善器件电流均匀分布的情况，提高器件的鲁棒性，防护等级低，则减少N+注入区Ⅰ和N+注入区Ⅱ的数量，缩小版图面积。
Description
技术领域
本发明涉及静电防护领域，特别涉及一种高防护等级双向可控硅静电防护器件及其制作方法。
背景技术
随着半导体制程工艺的进步，ESD造成集成电路芯片以及电子产品失效的情况愈加严重了。对电子产品以及集成电路芯片进行ESD防护成为了产品工程师们面临的主要难题之一。
ESD引起失效的模式分别有硬失效、软失效、潜在失效。而引起这些失效的原因又可以分为电失效以及热失效。其中热失效指的是当ESD脉冲来临的时候，在芯片局部产生了几安培至几十安培的电流，持续时间短但是会产生大量的热量使得局部的金属连线熔化或者会使得芯片产生热斑，从而导致了二次击穿。电失效指的是加在栅氧化层的电压形成的电场强度大于了介电强度，使得表面产生击穿或者是介质的击穿。由于ESD对芯片造成的威胁越来越严重，其物理机制研究越来越受到重视。
传统的可控硅器件与其他ESD器件相比，其自身具有双电导调制机构，单位面积泄放效率高，单位寄生电容小，鲁棒性最好。但是由于其触发电压高，维持电压低容易造成闩锁，需要在设计的时候重点考虑。双向可控硅器件是在传统可控硅基础上改良而来的，可以认为是一些反并联连接的普通可控硅的集成，其工作原理与传统单向可控硅相同，可以分别在正反两个方向对电压进行箝位。
传统的双向可控硅静电防护器件的剖面图见图1，其等效电路图见图2。当ESD脉冲加在双向SCR阳极时，N型深阱与第三P+注入区形成反偏PN节。当这个脉冲电压高于这个PN结的雪崩击穿电压的时候，器件的内部就会产生大量的雪崩电流，电流的流通路径为经过第二P阱寄生电阻流向了另一端，既阴极。当这个寄生的阱电阻两端的电压高于纵向NPN三极管的cb结（由第二P阱与第二N注入构成）的正向的导通电压的时候，此三极管开启。此三极管开通后，为横向PNP三极管提供基极电流，横向PNP三极管也开启后，也为纵向NPN三极管提供基极电流，构成正反馈回路。所以就算之后没有雪崩电流，由于三极管导通，也可以泄放静电。双向SCR为一个对称结构，当阴极出现ESD脉冲的时候，N型深阱与第二P+注入区产生的PN结雪崩击穿，使得PNP三极管与NPN三极管先后导通泄放静电。但是SCR具有高触发电压以及低维持电压，易超出设计窗口，容易造成闩锁，故需要提高其维持电压。但是提高维持电压的方法，会降低器件的鲁棒性，所以还需要着重考虑其鲁棒性。
发明内容
为了解决上述技术问题，本发明提供一种结构简单的高防护等级双向可控硅静电防护器件及其制作方法。
本发明解决上述问题的技术方案是：一种高防护等级双向可控硅静电防护器件，包括P型衬底；所述衬底中设有N型埋层；所述N型埋层上方为N型深阱；所述N型深阱内左侧设有第一P阱，N型深阱内右侧设有第二P阱；所述第一P阱内设有第一P+注入区和多个N+注入区Ⅰ，其中第一P+注入区位于第一P阱左侧，多个N+注入区Ⅰ依次排列位于第一P+注入区右侧；所述第二P阱内设有第二P+注入区和多个N+注入区Ⅱ，其中第二P+注入区位于第二P阱右侧，多个N+注入区Ⅱ依次排列位于第二P+注入区左侧；所述第一P+注入区、所有的N+注入区Ⅰ连接在一起并作为器件的阳极，所述第二P+注入区、所有的N+注入区Ⅱ连接在一起并作为器件的阴极。
上述高防护等级双向可控硅静电防护器件，所述第一P+注入区左侧与P型衬底左侧边缘之间设有第一场氧隔离区，第一P+注入区右侧与位于最左侧的N+注入区Ⅰ左侧连接，每相邻两个N+注入区Ⅰ之间设有一个场氧隔离区Ⅰ；所述第二P+注入区右侧与P型衬底右侧边缘之间设有第七场氧隔离区，第二P+注入区左侧与位于最右侧的N+注入区Ⅱ右侧连接，每相邻两个N+注入区Ⅱ之间设有一个场氧隔离区Ⅱ；位于最右侧的N+注入区Ⅰ右侧与位于最左侧的N+注入区Ⅱ左侧之间设有第四场氧隔离区。
上述高防护等级双向可控硅静电防护器件，所述第一场氧隔离区的左部位于P型衬底的表面，第一场氧隔离区右部位于第一P阱的表面；所述第七场氧隔离区左部位于第二P阱的表面，第七场氧隔离区右部位于P型衬底的表面；所述第四场氧隔离区左部位于第一P阱的表面，第四场氧隔离区右部位于第二P阱的表面。
上述高防护等级双向可控硅静电防护器件，当高压ESD脉冲到达器件的阳极，器件的阴极接低电位时，任意一个N+注入区Ⅰ、第一P阱、N型深阱构成了纵向NPN型三极管，第一P阱、N型深阱、第二P阱构成横向PNP型三极管结构，任意一个N+注入区Ⅱ、第二P阱、N型深阱构成了纵向NPN型三极管。
上述高防护等级双向可控硅静电防护器件，当高压ESD脉冲到达器件的阳极时，器件阴极接地电位，N型深阱与第二P阱被反偏，若脉冲电压高于N型深阱与第二P阱所形成的反偏PN结的雪崩击穿电压，器件的内部产生大量的雪崩电流，使得寄生电阻两端电压加大，由于最内侧的纵向NPN型三极管的阱寄生电阻总阻值最大，所以最内侧的纵向NPN型三极管先导通，最内侧的纵向NPN型三极管导通后提供触发电流给次内侧的纵向NPN型三极管，以此类推，直到所有纵向NPN型三极管全部开启，从而使得整个器件均匀触发。
上述高防护等级双向可控硅静电防护器件，所述N+注入区Ⅰ和N+注入区Ⅱ的数量可根据防护等级的不同进行增减，即若防护等级高，则增加N+注入区Ⅰ和N+注入区Ⅱ的数量，防护等级低，则减少N+注入区Ⅰ和N+注入区Ⅱ的数量。
上述高防护等级双向可控硅静电防护器件，最右侧N+注入区Ⅰ与第一P阱右侧边缘之间的距离S2可调，当S2增大时，静电防护器件的触发电压也随之增大。
上述高防护等级双向可控硅静电防护器件，所述第一P阱与第二P阱之间的距离S1可调，当S1增大时，使得纵向NPN型三极管的基区宽度也随之增大，减小了纵向NPN型三极管的放大倍数，维持电压随之增加。
一种高防护等级双向可控硅静电防护器件的制作方法，包括以下步骤：
步骤一：根据防护等级确定N+注入区Ⅰ和N+注入区Ⅱ的数量均为M；
步骤二：在P型衬底中从左至右依次生成第一场氧隔离区、M-1个场氧隔离区Ⅰ、第四场氧隔离区、M-1个场氧隔离区Ⅱ、第七场氧隔离区；
步骤三：在P型衬底中形成N型埋层；
步骤四：在N型埋层上方生成N型深阱；
步骤五：在N型深阱里两侧分别生成第一P阱、第二P阱；
步骤六：在第一P阱中从左至右依次形成第一P+注入区、M个N+注入区Ⅰ，在第二P阱中从左至右依次形成M个N+注入区Ⅱ、第二P+注入区；且第一场氧隔离区左侧与P型衬底左侧边缘接触，第一场氧隔离区右侧与第一P+注入区左侧接触，第一P+注入区右侧与位于最左侧的N+注入区Ⅰ左侧连接，每个场氧隔离区Ⅰ均位于两个相邻的N+注入区Ⅰ之间，第四场氧隔离区左侧与位于最右侧的N+注入区Ⅰ右侧接触，第四场氧隔离区右侧与位于最左侧的N+注入区Ⅱ左侧接触，每个场氧隔离区Ⅱ均位于两个相邻的N+注入区Ⅱ之间，位于最右侧的N+注入区Ⅱ右侧与第二P+注入区左侧接触，第二P+注入区右侧与第七场氧隔离区左侧接触，第七场氧隔离区右侧与P型衬底右侧边缘接触；
步骤七：对第一P+注入区、M个N+注入区Ⅰ、M个N+注入区Ⅱ、第二P+注入区进行退火处理，消除杂质在注入区进行的迁移；
步骤八：将第一P+注入区和M个N+注入区Ⅰ连接在一起并作为器件的阳极，将M个N+注入区Ⅱ和第二P+注入区连接在一起并作为器件的阴极。
上述高防护等级双向可控硅静电防护器件的制作方法，所述步骤一之前还包括如下步骤：在P型衬底上生长一层二氧化硅薄膜，之后淀积一层氮化硅；旋涂光刻胶层于晶圆上，加掩膜版对其进行曝光以及显影，形成隔离浅槽；将二氧化硅、氮化硅和隔离浅槽进行刻蚀，去除光刻胶层，淀积一层二氧化硅，然后进行化学机抛光，直到氮化硅层为止，去除掉氮化硅层。
本发明的有益效果在于：
1、本发明可根据防护等级的不同进行增减N+注入区Ⅰ和N+注入区Ⅱ的数量，即若防护等级高，则增加N+注入区Ⅰ和N+注入区Ⅱ的数量，改善器件电流均匀分布的情况，提高器件的鲁棒性，防护等级低，则减少N+注入区Ⅰ和N+注入区Ⅱ的数量，缩小版图面积。
2、本发明的最右侧N+注入区Ⅰ与第一P阱右侧边缘之间的距离S2可调，通过控制S2的大小来调节器件的触发电压，当S2增大时，静电防护器件的触发电压也随之增大。
3、本发明的第一P阱与第二P阱之间的距离S1可调，当S1增大时，使得纵向NPN型三极管的基区宽度也随之增大，减小了纵向NPN型三极管的放大倍数，维持电压随之增加。
附图说明
图1为传统双向SCR静电防护器件的剖面图。
图2为传统双向SCR静电防护器件的等效电路图。
图3为本发明实施例的剖面图。
图4为本发明实施例的等效电路图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
如图3所示，一种高防护等级双向可控硅静电防护器件，包括P型衬底101；所述衬底中设有N型埋层201；所述N型埋层201上方为N型深阱301；所述N型深阱301内左侧设有第一P阱401，N型深阱301内右侧设有第二P阱402；所述第一P阱401内依次设有第一P+注入区501和三个N+注入区Ⅰ（分别为第一N+注入区502、第二N+注入区503、第三N+注入区504）；所述第二P阱402内依次设有三个N+注入区Ⅱ（分别为第四N+注入区505、第五N+注入区506、第六N+注入区507）、第二P+注入区508；所述第一P+注入区501、第一N+注入区502、第二N+注入区503、第三N+注入区504连接在一起并作为器件的阳极，所述第四N+注入区505、第五N+注入区506、第六N+注入区507、第二P+注入区508连接在一起并作为器件的阴极。
所述第一P+注入区501左侧与P型衬底101左侧边缘之间设有第一场氧隔离区601，第一P+注入区501右侧与第一N+注入区502左侧接触，第一N+注入区502右侧与第二N+注入区503左侧之间设有第二场氧隔离区602，第二N+注入区503右侧与第三N+注入区504左侧之间设有第三场氧隔离区603，第三N+注入区504右侧与第三N+注入区504左侧之间设有第四场氧隔离区604，第四N+注入区505右侧与第五N+注入区506左侧之间设有第五场氧隔离区605，第五N+注入区506右侧与第六N+注入区507左侧之间设有第六场氧隔离区606，第六N+注入区507右侧与第二P+注入区508左侧接触，第二P+注入区508右侧与P型衬底101右侧边缘之间设有第七场氧隔离区607。
所述第一场氧隔离区601的左部位于P型衬底101的表面，第一场氧隔离区601右部位于第一P阱401的表面；所述第七场氧隔离区607左部位于第二P阱402的表面，第七场氧隔离区607右部位于P型衬底101的表面；所述第四场氧隔离区604左部位于第一P阱401的表面，第四场氧隔离区604右部位于第二P阱402的表面。
如图4所示，当高压ESD脉冲到达器件的阳极，器件的阴极接低电位时，所述第一N+注入区502、第一P阱401、N型深阱301构成了纵向NPN型三极管，第二N+注入区503、第一P阱401、N型深阱301构成了纵向NPN型三极管，第三N+注入区504、第一P阱401、N型深阱301构成了纵向NPN型三极管，第一P阱401、N型深阱301、第二P阱402构成横向PNP型三极管结构，所述第四N+注入区505、第二P阱402、N型深阱301构成了纵向NPN型三极管，第五N+注入区506、第二P阱402、N型深阱301构成了纵向NPN型三极管，第六N+注入区507、第二P阱402、N型深阱301构成了纵向NPN型三极管。第一P阱401里面的三个寄生NPN管与第二P阱402里的三个寄生NPN管可以两两组合与横向PNP管构成双向SCR结构。
当ESD高压脉冲达到器件的阳极的时候，第一P+注入区501、第一N+注入区502、第二N+注入区503、第三N+注入区504为高电位，另外一端的第四N+注入区505、第五N+注入区506、第六N+注入区507、第二P+注入区508为低电位阴极，N型深阱301与第二P阱402被反偏，当脉冲电压高于N型深阱301与第二P阱402所形成的反偏PN结的雪崩击穿电压时，器件的内部就会产生大量的雪崩电流，雪崩电流流经第二P阱402寄生电阻流入阴极，由等效电路图图4可以看出，由于最内侧的三极管的阱寄生电阻总阻值最大，所以最内侧三极管需要较小的电流就会使得电阻两端电压比三极管T7的cb结的正向导通电压高的时候，此寄生三极管开启。三极管T7开启后，会为三极管T3提供基极电流，当三极管T3也开启后，同时也为三极管T7提供基极电流，两者构成正反馈回路，内侧的SCR结构被导通泄放静电。当内侧的SCR结构被导通工作后，开始为次内侧的寄生三极管提供触发电流，以此类推，最后最外侧的也开启泄放电流，两侧的三极管均可形成构成正反馈工作机制，使得各个三极管都可以导通泄放静电电流，从而使得整个器件均匀触发。同理，当阴极出现正向ESD脉冲的时候，N型深阱301与第一P阱401发生雪崩击穿，之后阱寄生电阻总阻值最大的T5与T3形成SCR结构先开启，为其他寄生SCR提供触发电流，随后由次内侧到最外侧均开启，泄放静电电流。
与传统双向可控硅静电防护器件相比，本器件左右两侧均嵌套了三个寄生三极管，由于最外侧寄生NPN基极较大，放大倍数小，可以有效地提高器件的维持电压，同时又由于有多个寄生三极管，均导通工作，电流分布更均匀，可以更好地泄放静电，使得器件防护等级也会较高。
本器件可根据不同应用场景下ESD设计窗口的要求，通过控制S2的大小来调节器件的触发电压，当S2增大时，其触发电压也会随之增大；通过控制S1的大小来调节器件的维持电压，S1增大，使得三极管的基区宽度也随之增大，减小了三极管的放大倍数，维持电压随之增加。器件增加的N+数目不是固定的，若防护等级有更高的要求可以通过增加N+的个数来提高防护等级，当防护等级要求较低时亦可以减少N+来缩小版图面积。同时要注意S3的间距，要合理选择S3大小，在内层叉指失效之前开启外层叉指，也就是内侧的Vt2要高于最外侧开启的Vt1，形成多层嵌套 Finger 的依次顺序开启，最终达到整个器件均匀充分开启。
一种高防护等级双向可控硅静电防护器件的制作方法，包括以下步骤：
步骤一：在P型衬底101上生长一层二氧化硅薄膜，之后淀积一层氮化硅；旋涂光刻胶层于晶圆上，加掩膜版对其进行曝光以及显影，形成隔离浅槽；将二氧化硅、氮化硅和隔离浅槽进行刻蚀，去除光刻胶层，淀积一层二氧化硅，然后进行化学机抛光，直到氮化硅层为止，去除掉氮化硅层
步骤二：根据防护等级确定N+注入区Ⅰ的数量为3，N+注入区Ⅱ的数量为3，则场氧隔离区Ⅰ和场氧隔离区的数量均为2；
步骤三：在P型衬底101中从左至右依次生成第一场氧隔离区601、第二场氧隔离区602、第三场氧隔离区603、第四场氧隔离区604、第五场氧隔离区605、第六场氧隔离区606、第七场氧隔离区607；
步骤四：在P型衬底101中形成N型埋层201；
步骤五：在N型埋层201上方生成N型深阱301；
步骤六：在N型深阱301里两侧分别生成第一P阱401、第二P阱402；
步骤七：在第一P阱401中从左至右依次形成第一P+注入区501、第一N+注入区502、第二N+注入区503、第三N+注入区504，在第二P阱402中从左至右依次形成第四N+注入区505、第五N+注入区506、第六N+注入区507、第二P+注入区508；且第一场氧隔离区601左侧与P型衬底101左侧边缘接触，第一场氧隔离区601右侧与第一P+注入区501左侧接触，第一P+注入区501右侧与第一N+注入区502左侧接触，第一N+注入区502右侧与第二场氧隔离区602左侧接触，第二场氧隔离区602右侧与第二N+注入区503左侧接触，第二N+注入区503右侧与第三场氧隔离区603左侧接触，第三场氧隔离区603右侧与第三N+注入区504左侧接触，第三N+注入区504右侧与第四场氧隔离区604左侧接触，第四场氧隔离区604右侧与第四N+注入区505左侧接触，第四N+注入区505右侧与第五场氧隔离区605左侧接触，第五场氧隔离区605右侧与第五N+注入区506左侧接触，第五N+注入区506右侧与第六场氧隔离区606左侧接触，第六场氧隔离区606右侧与第六N+注入区507左侧接触，第六N+注入区507右侧与第二P+注入区508左侧接触，第二P+注入区508右侧与第七场氧隔离区607左侧接触，第七场氧隔离区607右侧与P型衬底101右侧边缘接触；
步骤八：对第一P+注入区501、第一N+注入区502、第二N+注入区503、第三N+注入区504、第四N+注入区505、第五N+注入区506、第六N+注入区507、第二P+注入区508进行退火处理，消除杂质在注入区进行的迁移；
步骤九：将第一P+注入区501、第一N+注入区502、第二N+注入区503、第三N+注入区504连接在一起并作为器件的阳极，将第四N+注入区505、第五N+注入区506、第六N+注入区507、第二P+注入区508连接在一起并作为器件的阴极。
本发明高防护等级双向可控硅静电防护器件的制作方法过程简单、操作方便。制作出的双向可控硅静电防护器件结构，器件中的N+注入区数目不是固定的，可以通过增加N+注入区的数目，改善器件的电流均匀分布情况，提高器件的鲁棒性；若需要的防护等级较低时，可以减少N+注入区数目，达到缩小版图面积的目的；通过加大两个P阱间距S1来提高维持电压；通过控制最内侧N+到P阱的间距S2来调节触发电压的大小，同时还要注意N+与N+的距离S3，需要在合适的间距下，才可以达到均匀触发。可以使得本器件能够运用在ESD保护设计中，有效地保护了内部芯片，远离闩锁的风险。本发明实例器件采用0.25μm的BCDMOS工艺。
Claims (6)
1.一种高防护等级双向可控硅静电防护器件，其特征在于：包括P型衬底；
所述衬底中设有N型埋层；
所述N型埋层上方为N型深阱；
所述N型深阱内左侧设有第一P阱，N型深阱内右侧设有第二P阱；
所述第一P阱内设有第一P+注入区和多个N+注入区Ⅰ，其中第一P+注入区位于第一P阱左侧，多个N+注入区Ⅰ依次排列位于第一P+注入区右侧；
所述第二P阱内设有第二P+注入区和多个N+注入区Ⅱ，其中第二P+注入区位于第二P阱右侧，多个N+注入区Ⅱ依次排列位于第二P+注入区左侧；
所述第一P+注入区、所有的N+注入区Ⅰ连接在一起并作为器件的阳极，所述第二P+注入区、所有的N+注入区Ⅱ连接在一起并作为器件的阴极；
所述第一P+注入区左侧与P型衬底左侧边缘之间设有第一场氧隔离区，第一P+注入区右侧与位于最左侧的N+注入区Ⅰ左侧连接，每相邻两个N+注入区Ⅰ之间设有一个场氧隔离区Ⅰ；所述第二P+注入区右侧与P型衬底右侧边缘之间设有第七场氧隔离区，第二P+注入区左侧与位于最右侧的N+注入区Ⅱ右侧连接，每相邻两个N+注入区Ⅱ之间设有一个场氧隔离区Ⅱ；位于最右侧的N+注入区Ⅰ右侧与位于最左侧的N+注入区Ⅱ左侧之间设有第四场氧隔离区。
2.根据权利要求1所述的高防护等级双向可控硅静电防护器件，其特征在于：所述第一场氧隔离区的左部位于P型衬底的表面，第一场氧隔离区右部位于第一P阱的表面；所述第七场氧隔离区左部位于第二P阱的表面，第七场氧隔离区右部位于P型衬底的表面；所述第四场氧隔离区左部位于第一P阱的表面，第四场氧隔离区右部位于第二P阱的表面。
3.根据权利要求2所述的高防护等级双向可控硅静电防护器件，其特征在于：当高压ESD脉冲到达器件的阳极，器件的阴极接低电位时，任意一个N+注入区Ⅰ、第一P阱、N型深阱构成了阳极端纵向NPN型三极管，第一P阱、N型深阱、第二P阱构成横向PNP型三极管结构，任意一个N+注入区Ⅱ、第二P阱、N型深阱构成了阴极端纵向NPN型三极管。
4.根据权利要求3所述的高防护等级双向可控硅静电防护器件，其特征在于：当高压ESD脉冲到达器件的阳极时，器件阴极接地电位，N型深阱与第二P阱被反偏，若脉冲电压高于N型深阱与第二P阱所形成的反偏PN结的雪崩击穿电压，器件的内部产生大量的雪崩电流，使得寄生电阻两端电压加大，由于阴极端最内侧的纵向NPN型三极管的阱寄生电阻总阻值最大，所以阴极端最内侧的纵向NPN型三极管先导通，阴极端最内侧的纵向NPN型三极管导通后提供触发电流给阴极端次内侧的纵向NPN型三极管，以此类推，直到所有阴极端纵向NPN型三极管全部开启，从而使得整个器件均匀触发。
5.一种根据权利要求1-4中任一项所述的高防护等级双向可控硅静电防护器件的制作方法，包括以下步骤：
步骤一：根据防护等级确定N+注入区Ⅰ和N+注入区Ⅱ的数量均为M；
步骤二：在P型衬底中从左至右依次生成第一场氧隔离区、M-1个场氧隔离区Ⅰ、第四场氧隔离区、M-1个场氧隔离区Ⅱ、第七场氧隔离区；
步骤三：在P型衬底中形成N型埋层；
步骤四：在N型埋层上方生成N型深阱；
步骤五：在N型深阱里两侧分别生成第一P阱、第二P阱；
步骤六：在第一P阱中从左至右依次形成第一P+注入区、M个N+注入区Ⅰ，在第二P阱中从左至右依次形成M个N+注入区Ⅱ、第二P+注入区；且第一场氧隔离区左侧与P型衬底左侧边缘接触，第一场氧隔离区右侧与第一P+注入区左侧接触，第一P+注入区右侧与位于最左侧的N+注入区Ⅰ左侧连接，每个场氧隔离区Ⅰ均位于两个相邻的N+注入区Ⅰ之间，第四场氧隔离区左侧与位于最右侧的N+注入区Ⅰ右侧接触，第四场氧隔离区右侧与位于最左侧的N+注入区Ⅱ左侧接触，每个场氧隔离区Ⅱ均位于两个相邻的N+注入区Ⅱ之间，位于最右侧的N+注入区Ⅱ右侧与第二P+注入区左侧接触，第二P+注入区右侧与第七场氧隔离区左侧接触，第七场氧隔离区右侧与P型衬底右侧边缘接触；
步骤七：对第一P+注入区、M个N+注入区Ⅰ、M个N+注入区Ⅱ、第二P+注入区进行退火处理，消除杂质在注入区进行的迁移；
步骤八：将第一P+注入区和M个N+注入区Ⅰ连接在一起并作为器件的阳极，将M个N+注入区Ⅱ和第二P+注入区连接在一起并作为器件的阴极。
6.根据权利要求5所述的高防护等级双向可控硅静电防护器件的制作方法，其特征在于，所述步骤一之前还包括如下步骤：在P型衬底上生长一层二氧化硅薄膜，之后淀积一层氮化硅；旋涂光刻胶层于P型衬底上，加掩膜版对光刻胶进行曝光以及显影，形成隔离浅槽；将二氧化硅、氮化硅和隔离浅槽进行刻蚀，去除光刻胶层，淀积一层二氧化硅，然后进行化学机抛光，直到氮化硅层为止，去除掉氮化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810578171.0A CN108807371B (zh) | 2018-06-07 | 2018-06-07 | 一种高防护等级双向可控硅静电防护器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810578171.0A CN108807371B (zh) | 2018-06-07 | 2018-06-07 | 一种高防护等级双向可控硅静电防护器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807371A CN108807371A (zh) | 2018-11-13 |
| CN108807371B true CN108807371B (zh) | 2019-07-09 |
Family
ID=64087439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810578171.0A Active CN108807371B (zh) | 2018-06-07 | 2018-06-07 | 一种高防护等级双向可控硅静电防护器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807371B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110289257B (zh) * | 2019-06-28 | 2021-09-14 | 湖南师范大学 | 一种双向增强型栅控可控硅静电保护器件及其制作方法 |
| CN110491875B (zh) * | 2019-08-23 | 2020-05-01 | 湘潭大学 | 一种双向可控硅静电保护器件 |
| CN110690213A (zh) * | 2019-10-24 | 2020-01-14 | 湖南静芯微电子技术有限公司 | 一种双向可控硅静电防护器件 |
| CN110690214B (zh) * | 2019-11-11 | 2024-08-02 | 湖南静芯微电子技术有限公司 | 一种多叉指ldmos-scr静电防护器件 |
| CN110828453B (zh) * | 2019-11-15 | 2020-09-22 | 湘潭大学 | 一种内嵌p+注入区分段型非对称可控硅静电释放器件 |
| CN110867440A (zh) * | 2019-11-18 | 2020-03-06 | 湘潭大学 | 非对称双向可控硅静电防护器件及其制作方法 |
| CN111341844B (zh) * | 2020-03-18 | 2023-04-11 | 湘潭大学 | 窄设计窗口的对称双向可控硅静电防护器件及其制作方法 |
| CN113764403B (zh) * | 2020-06-02 | 2024-10-18 | 湖南静芯微电子技术有限公司 | 阻容耦合快速开启的可控硅静电防护器件及其制作方法 |
| US12002890B2 (en) * | 2021-05-21 | 2024-06-04 | Samsung Electronics Co., Ltd. | Semiconductor protection device |
| CN113675189B (zh) * | 2021-10-22 | 2021-12-31 | 武汉市聚芯微电子有限责任公司 | 一种静电防护器件及芯片 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100490151C (zh) * | 2006-10-30 | 2009-05-20 | 上海华虹Nec电子有限公司 | 用于cmos静电放电保护的可控硅结构 |
| CN103872038B (zh) * | 2012-12-10 | 2016-05-18 | 旺宏电子股份有限公司 | 双向三极栅流体装置及其制造方法以及包含该装置的电路 |
| CN105374815B (zh) * | 2015-12-10 | 2017-12-26 | 湖南静芯微电子技术有限公司 | 一种双向瞬态电压抑制器件 |
-
2018
- 2018-06-07 CN CN201810578171.0A patent/CN108807371B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807371A (zh) | 2018-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108807371B (zh) | 一种高防护等级双向可控硅静电防护器件及其制作方法 | |
| CN101517727B (zh) | 使用双极晶体管基极撷取的对称阻隔的瞬态电压抑制器 | |
| CN104752417B (zh) | 可控硅静电保护器件及其形成方法 | |
| CN103151268B (zh) | 一种垂直双扩散场效应管及其制造工艺 | |
| CN108389891B (zh) | 一种双栅栅控可控硅整流器静电释放器件及其制作方法 | |
| CN101728428A (zh) | 一种硅控整流器及其制造方法 | |
| CN102254912B (zh) | 一种内嵌p型mos管辅助触发的可控硅器件 | |
| CN102969312A (zh) | 一种双向衬底触发的高压esd保护器件 | |
| CN104409454B (zh) | 一种nldmos防静电保护管 | |
| CN103165600A (zh) | 一种esd保护电路 | |
| CN101901830B (zh) | 绝缘体上硅的正反导通横向绝缘栅双极晶体管 | |
| CN203071072U (zh) | 一种双向衬底触发的高压esd保护器件 | |
| CN106024634A (zh) | 带静电放电保护二极管结构的功率晶体管及其制造方法 | |
| CN111446239A (zh) | 一种低电容低钳位电压瞬态电压抑制器及其制造方法 | |
| CN103730461A (zh) | 一种具有高维持电压的scr结构及其制作方法 | |
| CN114709210B (zh) | 适用纳米级FinFET工艺的低钳位电压静电保护器件 | |
| CN110289257A (zh) | 一种双向增强型栅控可控硅静电保护器件及其制作方法 | |
| CN107546223B (zh) | 一种华夫饼型小岛式二极管触发可控硅静电防护器件 | |
| CN111785717A (zh) | Scr静电保护结构及其形成方法 | |
| CN212434623U (zh) | 一种低电容瞬态电压抑制器 | |
| CN115274652A (zh) | 一种增强型高鲁棒性可控硅静电防护器件及其制作方法 | |
| CN101295676B (zh) | 静电放电保护器件的布图设计方法及mos器件 | |
| CN107564959A (zh) | 一种mos栅控晶闸管及其制作方法 | |
| CN103972233B (zh) | 一种具有抗闩锁能力的可关断scr器件 | |
| CN102254911B (zh) | 一种二极管辅助触发的具有二次导通路径的可控硅器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |