CN111446239A - 一种低电容低钳位电压瞬态电压抑制器及其制造方法 - Google Patents

一种低电容低钳位电压瞬态电压抑制器及其制造方法 Download PDF

Info

Publication number
CN111446239A
CN111446239A CN202010350695.1A CN202010350695A CN111446239A CN 111446239 A CN111446239 A CN 111446239A CN 202010350695 A CN202010350695 A CN 202010350695A CN 111446239 A CN111446239 A CN 111446239A
Authority
CN
China
Prior art keywords
region
type
type well
low
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010350695.1A
Other languages
English (en)
Inventor
蒋骞苑
赵德益
赵志方
吕海凤
张啸
王允
张彩霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Wei'an Semiconductor Co ltd
Original Assignee
Shanghai Wei'an Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Wei'an Semiconductor Co ltd filed Critical Shanghai Wei'an Semiconductor Co ltd
Priority to CN202010350695.1A priority Critical patent/CN111446239A/zh
Publication of CN111446239A publication Critical patent/CN111446239A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0783—Lateral bipolar transistors in combination with diodes, or capacitors, or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种低电容低钳位电压瞬态电压抑制器及其制造方法。低电容低钳位电压瞬态电压抑制器，在TVS管结构基础上，包含N‑型的硅衬底N‑sub硅片、P型阱PW、P+区、N+区、介质、接地金属层Gnd、接电源金属层VCC、信号端IO1和IO2金属的TVS器件，其特征在于：在N‑型的硅衬底N‑sub或生长的N‑型外延层N‑epi上至少包括第一至四P型阱PW1‑4，其TVS管由N+/PW2/PW3/N+组成双极性晶体管。本发明低电容低钳位电压瞬态电压抑制器结构的TVS管为双极型晶体管效应，不仅具有击穿电压和触发电压低，保护响应更快的优点；还具有导通电阻和钳位电压都更小的特性，对后级集成电路的保护能力更强。

Description

一种低电容低钳位电压瞬态电压抑制器及其制造方法
技术领域
本发明涉及半导体保护器件的技术领域，尤其涉及一种低电容低钳位电压瞬态电压抑制器及其制造方法，用于高速信号端口的保护器件设计和制造领域。
背景技术
瞬态电压抑制器（简称TVS）是一种钳位过压保护器件，它能够在很短的时间内将浪涌电压固定在一个比较低的电压水平，使后级集成电路免受过静电放电或浪涌电压的冲击，避免其损坏。
TVS器件主要应用在各类接口电路当中，如手机、平板、电视机、电脑主机中均有大量TVS保护器件，通常TVS器件的IO端与电路的IO端相连，接地端与电路中的地相连，即TVS器件与被保护芯片为并联关系，当有静电释放或浪涌电压从电路IO端进入后，会触发TVS器件优先导通，电流经过TVS器件到地释放，将电压钳位在一个较低的水平，从而有效保护了后级集成电路。
随着现今科技的快速发展，集成电路不断向低电压、低功耗、高速传输的方向发展，对相应的TVS保护器件也提出了更高的性能要求，既要求TVS的钳位电压尽可能的低，又要求电容尽可能的小，通常应用于HDMI3.0/3.1、USB3.1等高速端口，电容要求小于0.5pF，电容较大会导致高频信号在传输过程发生丢包等异常。
发明内容
为解决上述问题，本发明的目的在于：提供一种低电容低钳位电压瞬态电压抑制器。
本发明的再一目的在于：提供一种上述低电容低钳位电压瞬态电压抑制器的制造方法。
本发明目的通过下述方案实现：一种低电容低钳位电压瞬态电压抑制器结构的TVS管，包含N-型的硅衬底N-sub硅片、P型阱PW、P+区、N+区、介质、接地金属层Gnd、接电源金属层VCC、信号端IO1和IO2金属的TVS器件，其特征在于：在N-型的硅衬底N-sub或生长的N-型外延层N-epi上至少包括第一至四P型阱PW1-4，其中，
所述的第一、四P型阱PW1、4结构相同的轻掺杂P型阱，阱内包括P+区和N+区；
所述的第二P型阱PW2内包括N+区的重掺杂乱；以及，
所述的第三P型阱PW3阱内依序包括N+区、P+区和N+区的轻掺杂，第三P型阱PW3内P+区的宽度小于N+区的宽度；
TVS管由N+/PW2/PW3/N+组成双极性晶体管，其基区第二P型阱PW2和第三P型阱PW3通过P+引出与接地端的集电极N+短接在一起；当静电释放或浪涌产生时，由于第二P型阱PW2为重掺杂，故N+/PW2击穿电压较低，N+/PW2结击穿后，电流经过第二P型阱PW2到第三P型阱PW3，再从P+端流出到接地端；同时，又因为第三P型阱PW3为轻掺杂，其较高的电阻使电流从第三P型阱PW3到P+产生的电压差很容易大于0.7V，此时，双极性晶体管效应产生，电流不仅可以从P+端流出，也同时从接地端的N+流出，呈现出显著的负阻特性，即电流-电压曲线发生明显骤回；
所述的第二P型阱PW2和第三P型阱PW3下方增加P-型埋层（P-BL），与N-型衬底搭配，可以形成较宽的耗尽区，大大降低了TVS管底面结的寄生电容，器件整体的电容得以显著下降，比传统结构的器件电容小10%以上；
所述的P+区为超浅结或与N+区结深相同，当TVS管导通时，电流从第二、三P型阱PW2、PW3到达基区P+的路径加长，同时基区P+宽度设置较窄，宽度小于其二侧的N+，两者共同作用下，电流路径上的电阻更大，因此到达基区P+只需很小的电流，就可以触发双极型晶体管效应，提前发生负阻骤回，进一步降低了钳位电压；
所形成的两种二极管中：第一种从IO端到VCC端的二极管，是由P+/N-epi/N+形成，N-epi为高阻外延，所述的P+与N-epi形成较宽的空间电荷区，以降低此种二极管的电容；第二种从接地端（Gnd）到信号端IO的二极管，由P+/PW1/N+和/或P+/PW4/N+形成的二个二极管，第一P型阱PW1和第四P型阱PW4为轻掺杂，因此N+与第一P型阱PW1和第四P型阱PW4间形成较宽的空间电荷区，以降低此种二极管的电容。使器件整体的电容也因此降低。
进一步的，所述的第一、四P型阱PW1、4注入元素为硼，注入剂量为5E11~1E13CM-2，注入能量为60~100KeV；第二P型阱PW2注入元素为硼，注入剂量为1E14~9E14CM-2，注入能量为60~100KeV；第三P型阱PW3注入元素为硼，注入剂量为1E12~1E14CM-2，注入能量为60~100KeV。
进一步的，所述的N-型外延生长掺入磷或砷杂质，其电阻率为50~300Ω*CM，外延厚度3~8μm；P+为超浅结，注入元素为硼，注入剂量为1E15~8E15CM-2，注入能量为40~80KeV；N+区为重掺杂，注入元素为磷或砷，注入剂量为2E15~1.2E16 CM-2，注入能量为80~150KeV；从IO端到VCC端由P+/N-epi/N+形成的二极管中，由P+与N-epi形成更小结面积，二极管具有更小电容，可以降低整个器件的电容。
在上述方案基础上，所述的第三P型阱PW3与第二P型阱PW2设置为环绕形或插指形，以进一步增大电流通路面积，提高了浪涌峰值电流，以获得更佳的静电释放和浪涌保护能力。
在上述方案基础上，本发明提供一种低电容低钳位电压瞬态电压抑制器结构的TVS管，在N-型的硅衬底硅片上生长有一层N-型外延层和P-型埋层P-BL，在N-型外延层表面自左至右依序为包括P+区、N+区的第一P型阱PW1，一侧N-型外延层表面的P+区、N+区，有N+区的第二P型阱PW2，依序包括有N+区、P+区和N+区的第三P型阱PW3，包括P+区、N+区的第四P型阱PW4，另一侧N-型外延层表面的P+区、N+区，第二P型阱PW2和第三P型阱PW3底部连接P-型埋层P-BL；第一P型阱PW1中的P+区和第三P型阱PW3连接金属接地端； N-型外延层表面的N+区和第二P型阱PW2的N+区与接电源金属层VCC连接；第一P型阱PW1中的N+区和一侧N-型外延层表面的P+区连接信号端IO1；第四P型阱PW4中的N+区和另一侧N-型外延层表面的P+区连接信号端IO2。
其中，所述的N-衬底电阻率为200~300Ω*CM。
进一步的，所述的P-型埋层（P-BL）厚度200~500Å，离子注入硼或者二氟化硼，注入能量为60~100KeV，注入剂量5E11~5E12CM-2。
优选的，所述P+区的结深比N+区的结深浅。
在上述方案基础上，在N-型衬底上不生长N型外延层，原设在N型外延层上的P+区、N+区直接设在N型衬底表面，形成在N型衬底表面内的P+区、N+区。
进一步的，所述的N型衬底内的P+区、N+区设在N型阱NW内，调整第二、三P型阱PW2、3的形状，使得第三P型阱PW3将第二P型阱PW2包围起来。
进一步的，在所述的第三P型阱PW3底部增加深P-区Deep P-。
在上述方案基础上，可在所述的P-型埋层P-BL上表面和第二、三P型阱PW2、3的底部之间增加P+埋层P+BL。
在上述方案基础上，本发明提供另一种低电容低钳位电压瞬态电压抑制器结构的TVS管，在所述的N-型的硅衬底硅片上生长有一层N-型外延层和P-型埋层（P-BL），在N-型外延层表面自左至右依序为包括P+区、N+区的第一P型阱PW1，一侧N-型外延层表面的P+区、N+区，依序包括有N+区、P+区和N+区的第三P型阱PW3，有N+区的第二P型阱PW2，依序包括有N+区、P+区和N+区的第五P型阱PW5，包括P+区、N+区的第四P型阱PW4，另一侧N-型外延层表面的P+区、N+区，第三、二、五P型阱PW3、2、5底部连接P-型埋层P-BL；第一P型阱PW1中的P+区、第三P型阱PW3和第五P型阱PW5连接金属接地端；N-型外延层表面的N+区和第二P型阱PW2的N+区与接电源金属层VCC连接；第一P型阱PW1中的N+区和一侧N-型外延层表面的P+区连接信号端IO1；第四P型阱PW4中的N+区和另一侧N-型外延层表面的P+区连接信号端IO2。
为进一步降低电容，在所述的N-型外延层表面的P+区周围增加一层轻掺杂的P型阱PW区域，IO端到VCC的二极管由P+/轻掺杂PW/N-epi/N+形成，轻掺杂PW与N-型外延层N-epi形成更宽的空间电荷区。
本发明提供一种根据上述的低电容低钳位电压瞬态电压抑制器结构的TVS管制造方法，包括下述步骤：
步骤1：使用N-型衬底硅片，在其上表面中生长一层薄氧化层，通过光刻、离子注入，在进行热过程推进，形成P-型埋层P-BL，再将表面薄氧化层用湿法腐蚀的方式去除。
步骤2：在上述硅片表面，进行生长N-型外延层；
步骤3：在上述硅片外延表面，依次进行PWell1和4光刻、离子注入，第二P型阱PW2光刻、离子注入，PWell3光刻、离子注入，其中，第二、三P型阱PWell2、3位置与P-型埋层P-BL位置对应，第一、四P型阱PW1、4结构相同；
步骤4：将硅片进入高温炉管，对第一至四P型阱PW1-4同时进行推进，使得第二P型阱PW2、第三P型阱PW3与P-型埋层P-BL相连接；
步骤5：在上述表面进行N+选择性注入，通过光刻、离子注入工艺实现，N+注入元素为磷或砷，然后进入炉管进行退火，修复注入损伤；
步骤6：在上述表面进行P+选择性注入，通过光刻、离子注入工艺实现，P+注入元素为硼，其中，PW3内的P+与N+间距设置为0~5μm注入能量少于N+注入，然后进行快速热退火修复注入损伤；
步骤7：在上述表面进行介质淀积形成介质层，然后光刻、刻蚀，形成接触孔，介质层为氧化层、硼磷玻璃，或者是多层绝缘膜质复合层中的一种；
步骤8：进行金属淀积，然后通过光刻、刻蚀，形成正面金属层，所述的金属层是纯铝层、铝硅化合物层或金属复合层结构。
优选的，步骤1中，薄氧化层生长厚度为200~500Å，离子注入硼或者二氟化硼，注入能量为60~100KeV，注入剂量5E11~5E12CM-2，注入角度为7度，热过程推进送入高温炉管，温度950℃~1100℃，时间60~120分钟。
优选的，步骤2中，N-型外延生长掺入磷或砷杂质，其电阻率为50~300Ω*CM，外延厚度3~8μm。
优选的，步骤3中，第一、四P型阱PW1、4注入元素为硼，注入剂量为5E11~1E13CM-2，注入能量为60~100KeV,注入角度为7度。第二P型阱PW2注入元素为硼，注入剂量为1E14~9E14CM-2，注入能量为60~100KeV,注入角度为7度。第三P型阱PW3注入元素为硼，注入剂量为1E12~1E14CM-2，注入能量为60~100KeV,注入角度为7度。
优选的，步骤4中，炉管温度为1000~1150℃，时间60~120分钟。
优选的，步骤5中，N+注入元素为磷或砷，注入剂量为2E15~1.2E16 CM-2，注入能量为80~150KeV，退火工艺温度850℃~950℃，时间30~60分钟。
优选的，步骤6中，P+注入元素为硼，注入剂量为1E15～8E15CM-2，注入能量为40～80KeV；快速热退火温度950～1050℃，时间10～30秒，使得P+结深明显浅于N+结深。
进一步的，步骤6中，第三P型阱PW3内的P+区与N+区间距为0μm，第三P型阱PW3内的P+宽度设置为1~5μm。
更进一步的，步骤6中，第三P型阱PW3内的P+宽度设置为0.5~1.5μm。
优选的，步骤8中，所述的金属复合层结构，从下往上依次为钛、氮化钛、铝硅铜三层结构，其中钛厚度为200~500Å，氮化钛厚度为400~1000Å，铝硅铜厚度为2~4μm。
本发明的优越性在于：本发明低电容低钳位电压瞬态电压抑制器结构的TVS管为双极型晶体管效应，不仅具有击穿电压和触发电压低，保护响应更快的优点；同时还具有导通电阻和钳位电压都更小的特性，对后级集成电路的保护能力更强。本发明也提供了上述TVS管的制造方法，成品率高。
附图说明
图1本发明实施例1截面示意图；
图2步骤1 在N-型衬底硅片上形成P-型埋层（P-BL）的硅片结构示意图；
图3步骤2 生长N-型外延层的硅片结构示意图；
图4，步骤3在N-型外延层表面进行PWell1-4注入的硅片结构示意图；
图5，步骤4，将步骤3硅片进入高温炉管，对PWell1-4同时进行推进，使得PWell2、PWell3与P-BL区相连接的硅片结构示意图；
图6在步骤5硅片进行N+选择性注入形成N+结的硅片结构示意图；
图7步骤6对步骤5硅片表面进行P+选择性注入的硅片结构示意图，在PWell1、N-型外延表面N+、PWell4中注入P+结和PWell3的N+深结之间形成，P+结的硅片示意图；
图8步骤7在步骤6硅片上表面进行介质淀积，然后光刻、刻蚀，形成接触孔。介质层可以是氧化层，也可以是硼磷玻璃，也可以是多层绝缘膜质复合层；
图9为实施例2的P+、N+结等深的结构示意图；
图10，为实施例3的P+N+结等深，且不生长外延层的结构示意图；
图11，为实施例4的结构示意图，不生长外延，N型衬底内的P+、N+为设在NWell内,PWell2在PWell3内，且P+、N+结等深，不生长外延层的结构示意图；
图12，为实施例5的结构示意图，不生长外延，N型衬底中的P+、N+为设在NWell内,PWell2在PWell3内，且在PWell3下方连接深P-结的结构示意图；
图13，为实施例6的结构示意图，与实施例1不同的是，在PWell2-3的底部依序有P+型埋层（P+BL）和P-型埋层（P-BL）；
图14，为实施例7的结构示意图，在PWell2左侧增加一个与PWell3结构相同的PWell5，PWell5、2和3的底部与P-型埋层（P-BL）连接；
图15，为实施例8的结构示意图，在PWell2左侧增加一个与PWell3结构相同的PWell5，N型外延上的P+为PWell6、7，PWell5、2和3的底部与P-型埋层（P-BL）连接；
图16电路原理图；
图中标号说明：
N-sub——N-型硅衬底；N-epi——N-型外延层；
P-BL——P-型埋层；
Deep P-——深P-区；
PW——P型阱；
PW1-7——第一至七P型阱；
NW——N型阱；
NW1、2——第一、二N型阱；
Gnd——接地金属层、VCC——接电源金属层；
D1-4——第一至四二极管；
1——介质层；2——金属层。
具体实施方式
实施例1
一种低电容低钳位电压瞬态电压抑制器结构的TVS管，如图1所示，包括P型阱PW、P+区、N+区、介质、接地金属层Gnd、接电源金属层VCC、信号端IO1和IO2金属的TVS器件，在现有TVS器件结构基础上，在N-型硅衬底N-sub硅片上生长有一层N-型外延层N-epi和P-型埋层P-BL，其中：
在N-型外延层表面自左至右依序为：
包括P+区、N+区的第一P型阱PW1；
一侧N-型外延层表面的P+区、N+区；
有N+区的第二P型阱PW2；
依序包括有N+区、P+区和N+区的第三P型阱PW3；
包括P+区、N+区的第四P型阱PW4；
另一侧N-型外延层表面的P+区、N+区；
在所述的第二P型阱PW2和第三P型阱PW3底部连接P-型埋层P-BL；第一P型阱PW1中的P+区和第三P型阱PW3连接接地金属层Gnd；N-型外延层N-epi表面的N+区和第二P型阱PW2的N+区与接电源金属层VCC连接；第一P型阱PW1中的N+区和一侧N-型外延层表面的P+区连接信号端IO1；第四P型阱PW4中的N+区和另一侧N-型外延层表面的P+区连接信号端IO2。
本实施例中，所述的第一、四P型阱PW1、4结构相同的轻掺杂P型阱，阱内包括P+区和N+区；
所述的第二P型阱PW2内包括N+区的重掺杂乱；以及，
所述的第三P型阱PW3阱内依序包括N+区、P+区和N+区的轻掺杂，第三P型阱PW3内P+区的宽度小于N+区的宽度；
TVS管由N+/PW2/PW3/N+组成双极性晶体管，其基区第二P型阱PW2和第三P型阱PW3通过P+引出与连接接地金属层Gnd的集电极N+短接在一起；当静电释放或产生浪涌时，由于第二P型阱PW2为重掺杂，故N+/PW2击穿电压较低，N+/PW2结击穿后，电流经过第二P型阱PW2到第三P型阱PW3，再从P+端流出到接地端；同时，又因为第三P型阱PW3为轻掺杂，其较高的电阻使电流从第三P型阱PW3到P+产生的电压差很容易大于0.7V，此时，双极性晶体管效应产生，电流不仅可以从P+端流出，也同时从接地端的集电极N+流出，呈现出显著的负阻特性，即电流-电压曲线发生明显骤回；
所述的第二P型阱PW2和第三P型阱PW3下方增加P-型埋层P-BL，与N-型衬底N-sub搭配，可以形成较宽的耗尽区，大大降低了TVS管底面结的寄生电容，器件整体的电容得以显著下降，比传统结构的器件电容小10%以上；
所述的P+区为超浅结，当TVS管导通时，电流从第二、三P型阱PW2、PW3到达基区P+的路径加长，同时基区P+宽度设置较窄，宽度小于其二侧的N+区，两者共同作用下，电流路径上的电阻更大，因此到达基区P+只需很小的电流，就可以触发双极型晶体管效应，提前发生负阻骤回，进一步降低了钳位电压；
所形成的两种二极管中：第一种从IO1端到VCC端的第一二极管D1以及IO2端到VCC端的第三二极管D3，是由P+/N-epi/N+结形成，N-epi为高阻外延，所述的P+与N-epi形成较宽的空间电荷区，以降低此种二极管的电容；第二种从地端（Gnd）到IO1端的第二二极管D2和接地端Gnd到信号端IO2的第四二极管D4，即由P+/PW1/N+构成第二二极管D2和P+/PW4/N+构成第四二极管D4，第一P型阱PW1和第四P型阱PW4为轻掺杂，因此N+与第一P型阱PW1和第四P型阱PW4间形成较宽的空间电荷区，以降低此种二极管的电容。使器件整体的电容也因此降低。电路原理图见图16所示。
本实施例中，所述的第一、四P型阱PW1、4注入元素为硼，注入剂量为5E11～1E13CM-2，注入能量为60～100KeV；第二P型阱PW2注入元素为硼，注入剂量为1E14～9E14CM-2，注入能量为60～100KeV；第三P型阱PW3注入元素为硼，注入剂量为1E12～1E14CM-2，注入能量为60～100KeV。
所述的N-型外延层N-epi生长掺入磷或砷杂质，其电阻率为50～300Ω*CM，外延厚度3～8μm；P+为超浅结，注入元素为硼，注入剂量为1E15～8E15CM-2，注入能量为40～80KeV；N+区为重掺杂，注入元素为磷或砷，注入剂量为2E15～1.2E16 CM-2，注入能量为80～150KeV；从IO端到VCC端由P+/N-epi/N+形成的二极管中，由P+与N-epi形成更小结面积。
本实施例按下述步骤制造：
步骤1：见图2所示，使用电阻率为200~300Ω*CM的N-型衬底N-sub，在其上表面生长一层薄氧化层，通过光刻、离子注入，在进行热过程推进，形成P-型埋层P-BL，再将表面薄氧化层用湿法腐蚀的方式去除。
作为优选，N-衬底，薄氧化层生长厚度为200~500Å。离子注入硼或者二氟化硼，注入能量为60~100KeV，注入剂量5E11~5E12CM-2，注入角度为7度。热过程推进送入高温炉管，温度950℃~1100℃，时间60~120分钟，形成P-型埋层P-BL。
步骤2：如图3所示，在上述硅片表面，进行N-型外延生长。作为优选，N-型外延生长掺入磷或砷杂质，其电阻率为50~300Ω*CM，厚度3~8μm的N-型外延层N-epi。
步骤3：在上述硅片外延表面，依次进行第一和第四P型阱PW1、4光刻、离子注入，第二P型阱PW2光刻、离子注入，第三P型阱PW3光刻、离子注入，形成的硅片结构见图4所示。
作为优选，PW1注入元素为硼，注入剂量为5E11~1E13CM-2，注入能量为60~100KeV,注入角度为7度。PW2注入元素为硼，注入剂量为1E14~9E14CM-2，注入能量为60~100KeV,注入角度为7度。PW3注入元素为硼，注入剂量为1E12~1E14CM-2，注入能量为60~100KeV,注入角度为7度。
步骤4：将步骤3的硅片进入高温炉管，对第一至四P型阱PW1-4同时进行推进，使得第二、三P型阱PW2、3与P-型埋层P-BL相连接。见图5所示，作为优选，炉管温度为1000~1150℃，时间60~120分钟。
步骤5：在上述表面进行N+选择性注入，通过光刻、离子注入工艺实现。然后进入炉管进行退火，修复注入损伤，见图6所示。作为优选，N+注入元素为磷或砷，注入剂量为2E15~1.2E16 CM-2，注入能量为80~150KeV。退火工艺温度850℃~950℃，时间30~60分钟。
步骤6：在上述表面进行P+选择性注入，通过光刻、离子注入工艺实现。然后进行快速热退火修复注入损伤。本实施例中，P+注入元素为硼，注入剂量为1E15~8E15CM-2，注入能量为40~80KeV。快速热退火温度950~1050℃，时间10~30秒。使得P+结深明显浅于N+结深，见图7所示。
作为优选，第三P型阱PW3内的P+与N+间距设置为0~5μm，更为优选的为0μm。
作为优选，第三P型阱PW3内的P+宽度设置为1~5μm，更为优选的为0.5~1.5μm。
步骤7：在上述表面进行介质淀积，然后光刻、刻蚀，形成接触孔，见图8所示。介质层1可以是氧化层，也可以是硼磷玻璃，也可以是多层绝缘膜质复合层。
步骤8：进行金属淀积，然后用通过光刻、刻蚀，形成正面金属，分别作为接电源金属层2、接地金属层和信号端IO1、IO2。
作为优选，金属可以是纯铝，也可以是铝硅化合物；更为优选的，为三层复合结构，从下往上依次为钛、氮化钛、铝硅铜三层结构，其中钛厚度为200~500Å，氮化钛厚度为400~1000Å，铝硅铜厚度为2~4μm。完成后如下图1所示的低电容低钳位电压瞬态电压抑制器结构的TVS管。
实施例2
本实施例与实施例1近似，如图9所示，其他结构与实施例相同，制造方法也相同，只是P+区与N+区的结深相同或接近，包括P型阱PW、P+区、N+区、介质、接地金属层Gnd、接电源金属层VCC、信号端IO1和IO2金属的TVS器件，在现有TVS器件结构基础上，在N-型硅衬底N-sub硅片上生长有一层N-型外延层N-epi和P-型埋层P-BL，其中：
在N-型外延层表面自左至右依序为：
包括P+区、N+区的第一P型阱PW1；
一侧N-型外延层表面的P+区、N+区；
有N+区的第二P型阱PW2；
依序包括有N+区、P+区和N+区的第三P型阱PW3；
包括P+区、N+区的第四P型阱PW4；
另一侧N-型外延层表面的P+区、N+区；
在所述的第二P型阱PW2和第三P型阱PW3底部连接P-型埋层P-BL；第一P型阱PW1中的P+区和第三P型阱PW3连接接地金属层Gnd；N-型外延层N-epi表面的N+区和第二P型阱PW2的N+区与接电源金属层VCC连接；第一P型阱PW1中的N+区和一侧N-型外延层表面的P+区连接信号端IO1；第四P型阱PW4中的N+区和另一侧N-型外延层表面的P+区连接信号端IO2。构成如下图9所示的低电容低钳位电压瞬态电压抑制器结构的TVS管。
实施例3
与实施例1结构相近，使用N-型衬底N-sub，不生长N-型外延层，也没有P-型埋层，如图10所示，包括P型阱PW、P+区、N+区、介质、接地金属层Gnd、接电源金属层VCC、信号端IO1和IO2金属的TVS器件，在现有TVS器件结构基础上，在N-型的硅衬底N-sub表面自左至右依序为：
包括P+区、N+区的第一P型阱PW1；
一侧N-型的硅衬底N-sub表面的P+区、N+区；
有N+区的第二P型阱PW2；
依序包括有N+区、P+区和N+区的第三P型阱PW3；
包括P+区、N+区的第四P型阱PW4；
另一侧N-型硅衬底N-sub表面的P+区、N+区；
第一P型阱PW1中的P+区和第三P型阱PW3连接接地金属层Gnd；N-型硅衬底N-sub表面的N+区和第二P型阱PW2的N+区与接电源金属层VCC连接；第一P型阱PW1中的N+区和一侧N-型硅衬底N-sub表面的P+区连接信号端IO1；第四P型阱PW4中的N+区和另一侧N-型硅衬底N-sub表面的P+区连接信号端IO2，构成一种如下图10所示的低电容低钳位电压瞬态电压抑制器结构的TVS管。
实施例4
使用N-型衬底N-sub，不生长N-型外延层，调整第二P型阱PW2和第三P型阱PW3形状，使得第三P型阱PW3将第二P型阱PW2包围起来，N-型衬底N-sub上的P+区和N+区为在N型阱内，如图11所示，包括P型阱PW、P+区、N+区、介质、接地金属层Gnd、接电源金属层VCC、信号端IO1和IO2金属的TVS器件，在现有TVS器件结构基础上，在N-型的硅衬底N-sub表面自左至右依序为：
包括P+区、N+区的第一P型阱PW1；
包括P+区、N+区的第一N型阱NW1；
有N+区的第二P型阱PW2；
依序包括有N+区、P+区和N+区的第三P型阱PW3，第三P型阱PW3将第二P型阱PW2包围；
包括P+区、N+区的第四P型阱PW4；
包括P+区、N+区的第二N型阱NW2；
第一P型阱PW1中的P+区和第三P型阱PW3连接接地金属层Gnd；N型阱NW中的N+区和第二P型阱PW2的N+区与接电源金属层VCC连接；第一P型阱PW1中的N+区和第一N型阱NW1中的P+区连接信号端IO1；第四P型阱PW4中的N+区和第二N型阱NW1中的P+区连接信号端IO2，构成一种如图11所示的低电容低钳位电压瞬态电压抑制器结构的TVS管。
实施例5
与实施例4相近，只是在第三P型阱PW3连接一深P-区Deep P-。
如图12所示，使用N-型衬底，不生长外延，调整PW2和PW3形状，使得PW3将PW2包围起来，同时增加深P-区（Deep P-）。
包括P型阱PW、N型阱NW、P+区、N+区、介质、接地金属层Gnd、接电源金属层VCC、信号端IO1和IO2金属的TVS器件，在现有TVS器件结构基础上，在N-型的硅衬底N-sub表面生长一层深P-区Deep P-，自左至右依序为：
包括P+区、N+区的第一P型阱PW1；
包括P+区、N+区的第一N型阱NW1；
有N+区的第二P型阱PW2；
依序包括有N+区、P+区和N+区的第三P型阱PW3，第三P型阱PW3将第二P型阱PW2包围，同时底部与深P-区Deep P-；
包括P+区、N+区的第四P型阱PW4；
包括P+区、N+区的第二N型阱NW2；
第一P型阱PW1中的P+区和第三P型阱PW3连接接地金属层Gnd；N型阱NW中的N+区和第二P型阱PW2的N+区与接电源金属层VCC连接；第一P型阱PW1中的N+区和第一N型阱NW1中的P+区连接信号端IO1；第四P型阱PW4中的N+区和第二N型阱NW1中的P+区连接信号端IO2，构成一种如图12所示的低电容低钳位电压瞬态电压抑制器结构的TVS管。
实施例6
与实施例近似，增加P+埋层P+BL，使P+BL位于P-BL上方。
如图13所示，包括P型阱PW、P+区、N+区、介质、接地金属层Gnd、接电源金属层VCC、信号端IO1和IO2金属的TVS器件，在现有TVS器件结构基础上，
在N-型硅衬底N-sub硅片先生长P-埋层P-BL，然后相同位置生长P+埋层P+BL，之后生长N-型外延层N-epi，其中：在N-型外延层表面自左至右依序为：
包括P+区、N+区的第一P型阱PW1；
一侧N-型外延层表面的P+区、N+区；
有N+区的第二P型阱PW2；
依序包括有N+区、P+区和N+区的第三P型阱PW3；
包括P+区、N+区的第四P型阱PW4；
另一侧N-型外延层表面的P+区、N+区；
P+区为为超浅结；
在所述的第二P型阱PW2和第三P型阱PW3底部连接P+型埋层P+BL；第一P型阱PW1中的P+区和第三P型阱PW3连接接地金属层Gnd；N-型外延层N-epi表面的N+区和第二P型阱PW2的N+区与接电源金属层VCC连接；第一P型阱PW1中的N+区和一侧N-型外延层表面的P+区连接信号端IO1；第四P型阱PW4中的N+区和另一侧N-型外延层表面的P+区连接信号端IO2，构成一种如图13所示的低电容低钳位电压瞬态电压抑制器结构的TVS管。
本实施例与实施例1相同，从IO端到VCC端的二极管，是由P+/N-epi/N+形成，由于P+为超浅结，因此由P+与N-epi形成的结面积也更小，二极管具有更小电容，可以降低整个器件的电容。
实施例7
与实施例1近似，只是通过将第三P型阱PW3与第二P型阱PW2设置为环绕形或插指形结构。
如图14所示，包括P型阱PW、P+区、N+区、介质、接地金属层Gnd、接电源金属层VCC、信号端IO1和IO2金属的TVS器件，在现有TVS器件结构基础上，在N-型硅衬底N-sub硅片上生长有一层N-型外延层N-epi和P-型埋层P-BL，其中：
在N-型外延层表面自左至右依序为：
包括P+区、N+区的第一P型阱PW1；
一侧N-型外延层表面的P+区、N+区；
依序包括有N+区、P+区和N+区的第三P型阱PW3；
有N+区的第二P型阱PW2；
与第三P型阱PW3结构相同的第五P型阱PW5；
包括P+区、N+区的第四P型阱PW4；
另一侧N-型外延层表面的P+区、N+区；
在所述的第二至五P型阱PW2-5底部连接P-型埋层P-BL；第一P型阱PW1中的P+区和第三、五P型阱PW3、5连接接地金属层Gnd；N-型外延层N-epi表面的N+区和第二P型阱PW2的N+区与接电源金属层VCC连接；第一P型阱PW1中的N+区和一侧N-型外延层表面的P+区连接信号端IO1；第四P型阱PW4中的N+区和另一侧N-型外延层表面的P+区连接信号端IO2，构成一种如图14所示的低电容低钳位电压瞬态电压抑制器结构的TVS管。
与实施例1相同，本实施例从IO端到VCC端的二极管，是由P+/N-epi/N+形成，由于P+为超浅结，因此由P+与N-epi形成的结面积也更小，二极管具有更小电容，可以降低整个器件的电容。
通过将第三P型阱PW3与第二P型阱PW2设置为环绕形或插指形结构，增大了电流通路面积，提高了浪涌峰值电流，以获得更佳的静电释放和浪涌保护能力。
实施例8
与实施例7相近，只是N-型外延层N-epi表面的P+区周围增加一层轻掺杂的P型阱PW。
如图14所示，包括P型阱PW、P+区、N+区、介质、接地金属层Gnd、接电源金属层VCC、信号端IO1和IO2金属的TVS器件，在现有TVS器件结构基础上，在N-型硅衬底N-sub硅片上生长有一层N-型外延层N-epi和P-型埋层P-BL，其中： 在N-型外延层表面自左至右依序为：
包括P+区、N+区的第一P型阱PW1；
一侧N-型外延层表面的P+区、N+区，其中，P+区周围轻掺杂形成第六P型阱PW6；
依序包括有N+区、P+区和N+区的第三P型阱PW3；
有N+区的第二P型阱PW2；
与第三P型阱PW3结构相同的第五P型阱PW5；
包括P+区、N+区的第四P型阱PW4；
另一侧N-型外延层表面的P+区、N+区，其中，P+区周围轻掺杂形成第七P型阱PW76；
在所述的第二至五P型阱PW2-5底部连接P-型埋层P-BL；第一P型阱PW1中的P+区和第三、五P型阱PW3、5连接接地金属层Gnd；N-型外延层N-epi表面的N+区和第二P型阱PW2的N+区与接电源金属层VCC连接；第一P型阱PW1中的N+区和第六P型阱PW6中的P+区连接信号端IO1；第四P型阱PW4中的N+区和第七P型阱PW7中的P+区连接信号端IO2，构成一种如图14所示的低电容低钳位电压瞬态电压抑制器结构的TVS管。
本实施例中，从IO端到VCC端的二极管，增加轻掺杂PW4区域，即由P+/PW4/N-epi/N+形成二极管，PW4与N-epi可以形成更宽的空间电荷区，因此电容进一步降低。
本发明特点是：
（1）本发明结构的TVS管是由N+/PW2/PW3/N+组成的双极性晶体管，其基区PW2和PW3通过P+引出与接地端集电极N+短接在一起。当静电释放或浪涌产生时，由于PW2为重掺杂，故N+/PW2击穿电压较低，N+/PW2结击穿后，电流经过PW2到PW3，再从P+端流出到地。同时，又因为PW3为轻掺杂，其电阻较高，因此电流从PW3到P+产生的电压差很容易大于0.7V，此时双极性晶体管效应产生，电流不仅可以从P+端流出，也同时从接地端的N+流出，呈现出显著的负阻特性，即电流-电压曲线发生明显骤回。综上，本发明器件不仅具有击穿电压和触发电压低，保护响应更快的优点；同时还具有导通电阻和钳位电压都更小的特性，对后级集成电路的保护能力更强。
（2）为了降低器件电容，传统技术只考虑降低小电容二极管的电容，但此方法忽略了TVS管的寄生电容，本发明通过在TVS管下方，如在第二、三P型阱PW2、PW3下方）增加P-埋层P-BL，与N-型衬底搭配，可以形成较宽的耗尽区，大大降低了TVS管底面结的寄生电容。器件整体的电容得以显著下降，比传统结构的器件电容小10%以上。
（3）本发明的实施例1、实施例6、 实施例7：其P+为超浅结，当TVS管导通时，电流从PW2、PW3到达基区P+的路径加长，同时P+宽度设置较窄，两者共同作用下，电流路径上的电阻更大，因此到达基区P+只需很小的电流，就可以触发双极型晶体管效应，提前发生负阻骤回，进一步降低了钳位电压。
（4）本发明中包含两种二极管：第一种从IO端到VCC端的二极管，是由P+/N-epi/N+形成，由于N-epi为高阻外延，因此P+与之形成的空间电荷区较宽，此种二极管的电容得以降低。第二种从地端（Gnd）到IO端的二极管，是由P+/PW1/N+形成，PW1为轻掺杂，因此N+与之形成的空间电荷区较宽，此种二极管的电容也得以降低。器件整体的电容也因此降低。
本发明实施例为两个IO端口，显而易见在此基础上可以增加更多IO端口或者移除IO端口，此类变化仍在本发明的保护范围内。
上面所述只是为了说明本发明的技术思想和技术特征，应该理解为本发明并不局限于以上实施例，在本发明权利要求所限定的精神和范围内可对其进行许多改变，重复，修改，甚至等效，仍将落入本发明的保护范围内。

Claims (24)

1.一种低电容低钳位电压瞬态电压抑制器，在TVS管结构基础上，包含N-型的硅衬底N-sub硅片、P型阱PW、P+区、N+区、介质、接地金属层Gnd、接电源金属层VCC、信号端IO1和IO2金属的TVS器件，其特征在于：在N-型的硅衬底N-sub或生长的N-型外延层N-epi上至少包括第一至四P型阱PW1-4，其中，
所述的第一、四P型阱PW1、4结构相同的轻掺杂P型阱，阱内包括P+区和N+区；
所述的第二P型阱PW2内包括N+区的重掺杂乱；以及，
所述的第三P型阱PW3阱内依序包括N+区、P+区和N+区的轻掺杂，第三P型阱PW3内P+区的宽度小于N+区的宽度；
TVS管由N+/PW2/PW3/N+组成双极性晶体管，其基区第二P型阱PW2和第三P型阱PW3通过P+引出与接地端集电极N+短接在一起；当静电释放或浪涌产生时，由于第二P型阱PW2为重掺杂，故N+/PW2击穿电压较低，N+/PW2结击穿后，电流经过第二P型阱PW2到第三P型阱PW3，再从P+端流出到接地端；同时，又因为第三P型阱PW3为轻掺杂，其电阻较高，因此电流从第三P型阱PW3到P+产生的电压差很容易大于0.7V，此时，双极性晶体管效应产生，电流不仅可以从P+端流出，也同时从接地端的N+流出，呈现出显著的负阻特性，即电流-电压曲线发生明显骤回；
所述的第二P型阱PW2和第三P型阱PW3下方增加P-型埋层P-BL，与N-型衬底搭配，可以形成较宽的耗尽区，大大降低了TVS管底面结的寄生电容；
所述的P+区为超浅结或与N+区结深相同，当TVS管导通时，电流从第二、三P型阱PW2、PW3到达基区P+的路径加长，同时基区P+宽度设置较窄，宽度小于其二侧的N+；
所形成的两种二极管中：第一种从IO端到VCC端的二极管，是由P+/N-epi/N+形成，N-epi为高阻外延，所述的P+与N-epi形成较宽的空间电荷区，以降低此种二极管的电容；第二种从接地端Gnd到信号端IO的二极管，由P+/PW1/N+和/或P+/PW4/N+形成的二个二极管，第一P型阱PW1和第四P型阱PW4为轻掺杂，因此N+与第一P型阱PW1和第四P型阱PW4间形成较宽的空间电荷区，以降低此种二极管的电容。
2.根据权利要求1所述的低电容低钳位电压瞬态电压抑制器，其特征在于：所述的第一、四P型阱PW1、4注入元素为硼，注入剂量为5E11~1E13CM-2，注入能量为60~100KeV；第二P型阱PW2注入元素为硼，注入剂量为1E14~9E14CM-2，注入能量为60~100KeV；第三P型阱PW3注入元素为硼，注入剂量为1E12~1E14CM-2，注入能量为60~100KeV。
3.根据权利要求1所述的低电容低钳位电压瞬态电压抑制器结构的TVS管，其特征在于：所述的N-型外延生长掺入磷或砷杂质，其电阻率为50~300Ω*CM，外延厚度3~8μm；P+为超浅结，注入元素为硼，注入剂量为1E15~8E15CM-2，注入能量为40~80KeV；N+区为重掺杂，注入元素为磷或砷，注入剂量为2E15~1.2E16 CM-2，注入能量为80~150KeV；从IO端到VCC端由P+/N-epi/N+形成的二极管中，由P+与N-epi形成更小结面积。
4.根据权利要求1或2所述的低电容低钳位电压瞬态电压抑制器，其特征在于：所述的第三P型阱PW3与第二P型阱PW2设置为环绕形或插指形。
5.根据权利要求1至3任一项所述低电容低钳位电压瞬态电压抑制器，其特征在于：在N-型的硅衬底硅片上生长有一层N-型外延层和P-型埋层（P-BL），在N-型外延层表面自左至右依序为包括P+区、N+区的第一P型阱PW1，一侧N-型外延层表面的P+区、N+区，有N+区的第二P型阱PW2，依序包括有N+区、P+区和N+区的第三P型阱PW3，包括P+区、N+区的第四P型阱PW4，另一侧N-型外延层表面的P+区、N+区，第二、三P型阱PW2、PW3底部连接P-型埋层P-BL；第一P型阱PW1中的P+区和第三P型阱PW3连接金属接地端； N-型外延层表面的N+区和第二P型阱PW2的N+区与接电源金属层VCC连接；第一P型阱PW1中的N+区和一侧N-型外延层表面的P+区连接信号端IO1；第四P型阱PW4中的N+区和另一侧N-型外延层表面的P+区连接信号端IO2。
6.根据权利要求5所述的低电容低钳位电压瞬态电压抑制器，其特征在于：所述的N-衬底电阻率为200~300Ω*CM。
7.根据权利要求5所述的低电容低钳位电压瞬态电压抑制器，其特征在于：所述的P-型埋层（P-BL）厚度200~500Å，离子注入硼或者二氟化硼，注入能量为60~100KeV，注入剂量5E11~5E12CM-2。
8.根据权利要求5所述的低电容低钳位电压瞬态电压抑制器，其特征在于：所述P+区结深比N+区浅。
9.根据权利要求6所述的低电容低钳位电压瞬态电压抑制器，其特征在于：在N-型衬底上不生长N型外延层，原设在N型外延层上的P+区、N+区直接设在N型衬底表面，形成在N型衬底表面内的P+区、N+区。
10.根据权利要求9所述的低电容低钳位电压瞬态电压抑制器，其特征在于：所述的N型衬底内的P+区、N+区设在N型阱NW内，调整第二、三P型阱PW2、3的形状，使得第三P型阱PW3将第二P型阱PW2包围起来。
11.根据权利要求10所述的低电容低钳位电压瞬态电压抑制器，其特征在于：在所述的第二、三P型阱PW2、3底部增加深P-区Deep P-。
12.根据权利要求5所述的低电容低钳位电压瞬态电压抑制器，其特征在于：在所述的P-型埋层P-BL上表面和第二P型阱PW2、第三P型阱PW3的底部之间增加P+埋层P+BL。
13.根据权利要求4所述的低电容低钳位电压瞬态电压抑制器，其特征在于：在N-型的硅衬底硅片上生长有一层N-型外延层和P-型埋层P-BL，在N-型外延层表面自左至右依序为包括P+区、N+区的第一P型阱PW1，一侧N-型外延层表面的P+区、N+区，依序包括有N+区、P+区和N+区的第三P型阱PW3，有N+区的第二PWell2，依序包括有N+区、P+区和N+区的第五P型阱PW5，包括P+区、N+区的第四P型阱PW4，另一侧N-型外延层表面的P+区、N+区，第三P型阱PW3、第二P型阱PW2和第五P型阱PW5底部连接P-型埋层P-BL；第一P型阱PW1中的P+区、第三P型阱PW3和第五P型阱PW5连接金属接地端；N-型外延层表面的N+区和第二PWell2的N+区与接电源金属层VCC连接；第一PWell1中的N+区和一侧N-型外延层表面的P+区连接信号端IO1；第四PWell4中的N+区和另一侧N-型外延层表面的P+区连接信号端IO2。
14.根据权利要求13所述的低电容低钳位电压瞬态电压抑制器，其特征在于：在所述的N-型外延层表面的P+区周围增加一层轻掺杂的PWell区域，IO端到VCC的二极管由P+/轻掺杂P型阱PW/N-epi/N+形成，轻掺杂P型阱PW与N-型外延层N-epi形成更宽的空间电荷区，以进一步降低电容。
15.一种根据权利要求1至8任一项所述的低电容低钳位电压瞬态电压抑制器结构的TVS管制造方法，其特征在于包括下述步骤：
步骤1：使用N-型衬底硅片，在其上表面中生长一层薄氧化层，通过光刻、离子注入，在进行热过程推进，形成P-型埋层P-BL，再将表面薄氧化层用湿法腐蚀的方式去除。
步骤2：在上述硅片表面，进行生长N-型外延层；
步骤3：在上述硅片外延表面，依次进行第一、四P型阱PW1、4光刻、离子注入，第二P型阱PW2光刻、离子注入，第三PW3光刻、离子注入，其中，第二、三P型阱PW2、3位置与P-型埋层P-BL位置对应，第一、四P型阱PWell1、4结构相同；
步骤4：将硅片进入高温炉管，对第一至四P型阱PW1-4同时进行推进，使得第二、三P型阱PW2、3与P-型埋层P-BL区相连接；
步骤5：在上述表面进行N+选择性注入，通过光刻、离子注入工艺实现，N+注入元素为磷或砷，然后进入炉管进行退火，修复注入损伤；
步骤6：在上述表面进行P+选择性注入，通过光刻、离子注入工艺实现，P+注入元素为硼，其中，第三P型阱PW3内的P+与N+间距设置为0~5μm注入能量少于N+注入，然后进行快速热退火修复注入损伤；
步骤7：在上述表面进行介质淀积形成介质层，然后光刻、刻蚀，形成接触孔，介质层为氧化层、硼磷玻璃，或者是多层绝缘膜质复合层中的一种；
步骤8：进行金属淀积，然后通过光刻、刻蚀，形成正面金属层，所述的金属层是纯铝层、铝硅化合物层或金属复合层结构。
16.根据权利要求15所述的低电容低钳位电压瞬态电压抑制器结构的TVS管制造方法，其特征在于，步骤1中，薄氧化层生长厚度为200~500Å，离子注入硼或者二氟化硼，注入能量为60~100KeV，注入剂量5E11~5E12CM-2，注入角度为7度，热过程推进送入高温炉管，温度950℃~1100℃，时间60~120分钟。
17.根据权利要求15所述的低电容低钳位电压瞬态电压抑制器结构的TVS管制造方法，其特征在于，步骤2中，N-型外延生长掺入磷或砷杂质，其电阻率为50~300Ω*CM，外延厚度3~8μm。
18.根据权利要求15所述的低电容低钳位电压瞬态电压抑制器结构的TVS管制造方法，其特征在于，步骤3中，第一、四P型阱PW1、4注入元素为硼，注入剂量为5E11~1E13CM-2，注入能量为60~100KeV,注入角度为7度；第二P型阱PW2注入元素为硼，注入剂量为1E14~9E14CM-2，注入能量为60~100KeV,注入角度为7度；第三P型阱PW3注入元素为硼，注入剂量为1E12~1E14CM-2，注入能量为60~100KeV,注入角度为7度。
19.根据权利要求15所述的低电容低钳位电压瞬态电压抑制器结构的TVS管制造方法，其特征在于，步骤4中，炉管温度为1000~1150℃，时间60~120分钟。
20.根据权利要求15所述的低电容低钳位电压瞬态电压抑制器结构的TVS管制造方法，其特征在于，步骤5中，N+注入元素为磷或砷，注入剂量为2E15~1.2E16 CM-2，注入能量为80~150KeV，退火工艺温度850℃~950℃，时间30~60分钟。
21.根据权利要求15所述的低电容低钳位电压瞬态电压抑制器结构的TVS管制造方法，其特征在于，步骤6中，P+注入元素为硼，注入剂量为1E15～8E15CM-2，注入能量为40～80KeV；快速热退火温度950～1050℃，时间10～30秒，使得P+结深明显浅于N+结深。
22.根据权利要求21所述的低电容低钳位电压瞬态电压抑制器结构的TVS管制造方法，其特征在于，步骤6中，第三P型阱PW3内的P+区与N+区间距为0μm，第三P型阱PW3内的P+宽度设置为1~5μm。
23.根据权利要求22所述的低电容低钳位电压瞬态电压抑制器结构的TVS管制造方法，其特征在于，步骤6中，第三P型阱PW3内的P+宽度设置为0.5~1.5μm。
24.根据权利要求15所述的低电容低钳位电压瞬态电压抑制器结构的TVS管制造方法，其特征在于，步骤8中，所述的金属复合层结构，从下往上依次为钛、氮化钛、铝硅铜三层结构，其中钛厚度为200~500Å，氮化钛厚度为400~1000Å，铝硅铜厚度为2~4μm。
CN202010350695.1A 2020-04-28 2020-04-28 一种低电容低钳位电压瞬态电压抑制器及其制造方法 Pending CN111446239A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010350695.1A CN111446239A (zh) 2020-04-28 2020-04-28 一种低电容低钳位电压瞬态电压抑制器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010350695.1A CN111446239A (zh) 2020-04-28 2020-04-28 一种低电容低钳位电压瞬态电压抑制器及其制造方法

Publications (1)

Publication Number Publication Date
CN111446239A true CN111446239A (zh) 2020-07-24

Family

ID=71656563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010350695.1A Pending CN111446239A (zh) 2020-04-28 2020-04-28 一种低电容低钳位电压瞬态电压抑制器及其制造方法

Country Status (1)

Country Link
CN (1) CN111446239A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257806A (zh) * 2021-06-29 2021-08-13 上海维安半导体有限公司 一种骤回瞬态电压抑制器
CN113410311A (zh) * 2021-08-23 2021-09-17 江苏应能微电子有限公司 降低正向导通电压和导通电阻的转向二极管结构和制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257806A (zh) * 2021-06-29 2021-08-13 上海维安半导体有限公司 一种骤回瞬态电压抑制器
CN113410311A (zh) * 2021-08-23 2021-09-17 江苏应能微电子有限公司 降低正向导通电压和导通电阻的转向二极管结构和制造方法

Similar Documents

Publication Publication Date Title
EP2442359B1 (en) Area-efficient high voltage bipolar ESD protection device
CN102290415B (zh) 半导体装置及其制造方法
US20100244090A1 (en) TVS with low capacitance & Forward voltage drop with depleted SCR as steering diode
CN106601731B (zh) 带有esd保护结构的半导体结构及其制作方法
CN113380787B (zh) 一种双向瞬态电压抑制器件及其制备方法
KR20070118659A (ko) 비대칭 양방향 과도 전압 억제 장치 및 그 제조 방법
CN109037206B (zh) 一种功率器件保护芯片及其制作方法
CN111446239A (zh) 一种低电容低钳位电压瞬态电压抑制器及其制造方法
CN103199119B (zh) 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
US8982516B2 (en) Area-efficient high voltage bipolar-based ESD protection targeting narrow design windows
CN111710674A (zh) 超低压触发器件及其制作方法
KR101407273B1 (ko) 서지 보호용 반도체 장치 및 그 제조방법
CN211654821U (zh) 低电容低钳位电压瞬态电压抑制器
KR101006768B1 (ko) 티브이에스 다이오드 어레이와 그 제조방법
CN115064585A (zh) 一种tvs器件及其制作方法
CN113257806A (zh) 一种骤回瞬态电压抑制器
CN111199970B (zh) 用于静电防护的晶体管结构及其制造方法
KR100936644B1 (ko) 반도체 소자 및 그 제조방법
CN212434623U (zh) 一种低电容瞬态电压抑制器
CN111029399B (zh) 一种基于p-型soi衬底的tvs保护器件及其制造方法
CN111192871B (zh) 用于静电防护的晶体管结构及其制造方法
CN210640253U (zh) 一种基于soi衬底的tvs器件
CN108565259B (zh) 半导体器件及其制造方法
CN111430305A (zh) 一种制作静电放电保护器件的方法及静电放电保护器件
CN110783349A (zh) 一种基于soi衬底的tvs器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination