CN113380787B - 一种双向瞬态电压抑制器件及其制备方法 - Google Patents
一种双向瞬态电压抑制器件及其制备方法 Download PDFInfo
- Publication number
- CN113380787B CN113380787B CN202110927439.9A CN202110927439A CN113380787B CN 113380787 B CN113380787 B CN 113380787B CN 202110927439 A CN202110927439 A CN 202110927439A CN 113380787 B CN113380787 B CN 113380787B
- Authority
- CN
- China
- Prior art keywords
- region
- field
- doped
- well region
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 22
- 230000001629 suppression Effects 0.000 title claims abstract description 20
- 230000002457 bidirectional effect Effects 0.000 title abstract description 13
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 59
- 238000002513 implantation Methods 0.000 claims description 38
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 238000000137 annealing Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 13
- 229910052796 boron Inorganic materials 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 238000000206 photolithography Methods 0.000 claims description 10
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 9
- 238000004151 rapid thermal annealing Methods 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- -1 aluminium silicon copper Chemical compound 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种双向瞬态电压抑制器件及其制备方法，属于半导体保护器件领域，包括：衬底、阱区；阱区包括第一预设区域和第二预设区域，第一预设区域内包括间隔布设的第一掺杂区；第二预设区域包括：场掺杂区，场掺杂区间隔布设于阱区内；第二掺杂区，设置于场掺杂区之间，第二掺杂区的邻边与场掺杂区紧密贴合，且第二掺杂区分别位于每个第一掺杂区的上表面；场氧化层自场掺杂区内形成，且凸出于场掺杂区。本发明技术方案的有益效果在于：同时具有击穿电压低，负阻特性更大的特性，因此具有更低的钳位电压，因此具有超低触发电压和超低钳位电压的特性，保护后级电路的能力更强。
Description
技术领域
本发明涉及半导体保护器件领域，具体涉及一种双向瞬态电压抑制器件及其制备方法。
背景技术
瞬态电压抑制器（Transient Voltage Suppressor，TVS）是一种二极管形式的高效能的钳位过压保护器件。当TVS二极管的两极受到反向瞬态高能量冲击时，它能以10的负12次方秒量级的速度，将其两极间的高阻抗变为低阻抗，吸收高达数千瓦的浪涌功率，使两极间的电压箝位于一个预定值，该预定值处于一个比较低的电压水平，使后级集成电路免受过静电放电或浪涌电压的冲击，有效地保护电子线路中的精密元器件，免受各种浪涌脉冲的损坏。
TVS器件主要应用在各类接口电路当中，例如手机、平板、电视机、电脑主机中均有大量TVS保护器件，通常TVS器件的IO端与电路的IO端相连，接地端与电路中的地相连，即TVS器件与被保护芯片为并联关系，当有静电释放或浪涌电压从电路IO端进入后，会触发TVS器件优先导通，电流经过TVS器件到地释放，将电压钳位在一个较低的水平，从而有效保护了后级集成电路。
目前，随着微电子技术的快速发展，集成电路不断向低电压、低功耗、高速传输的方向发展，对相应的TVS保护器件也提出了更高的性能要求，要求TVS具有更低的击穿电压和更低的钳位电压，而采用传统技术的TVS存在难以继续降低击穿电压的问题，其钳位电压仍然偏高，这对于后级集成电路的安全工作仍然存在相当大的风险。
发明内容
本发明的目的在于，提供一种具有低击穿电压和低钳位电压的双向瞬态电压抑制器件及其制备方法。
本发明所解决的技术问题可以采用以下技术方案来实现：
本发明提供一种双向瞬态电压抑制器件，包括：
一衬底，所述衬底具有第一导电类型；
一阱区，形成于所述衬底的上表面，所述阱区具有第二导电类型；
一第一预设区域，位于所述阱区内，所述第一预设区域内包括多个具有第二导电类型的第一掺杂区，多个所述第一掺杂区之间间隔布设；
一第二预设区域，位于所述阱区内，所述第二预设区域包括：
多个具有第二导电类型的场掺杂区，所述场掺杂区间隔布设于所述阱区内；
具有第一导电类型的第二掺杂区，设置于所述场掺杂区之间，所述第二掺杂区的邻边与所述场掺杂区紧密贴合，且所述第二掺杂区分别位于每个所述第一掺杂区的上表面；
场氧化层，所述场氧化层自所述场掺杂区内形成，且凸出于所述场掺杂区。
优选地，还包括：
介质层，形成于所述阱区上，且覆盖住所述场氧化层，所述介质层中对应所述第二掺杂区处开设有第一窗口；
金属层，形成于所述阱区上，且覆盖住所述第一窗口；
钝化层，形成于所述介质层和所述金属层上，且所述钝化层中对应所述金属层处开设有第二窗口。
优选地，所述第二掺杂区的结深小于所述第一掺杂区的结深，且所述第二掺杂区的注入长度大于所述第一掺杂区的注入长度。
优选地，所述第一掺杂区与所述场氧化层在水平方向上相隔一预设距离，所述预设距离为2~4μm。
优选地，所述场掺杂区的注入长度为2~4μm。
本发明还提供一种双向瞬态电压抑制器件的制备方法，用于制备如上述的一种双向瞬态电压抑制器件，还包括如下步骤：
步骤S1，提供一衬底，于所述衬底的上表面生长一层薄氧化层，然后进行整面离子注入，形成一阱区；
步骤S2，于所述阱区内的第二预设区域形成一场掺杂区，并于所述场掺杂区的上方分别生长形成场氧化层；
步骤S3，于所述场氧化层之间进行选择性离子注入形成第一掺杂区；
步骤S4，于所述场氧化层之间进行选择性离子注入形成第二掺杂区，且所述第二掺杂区的邻边与所述场掺杂区紧密贴合；
优选地，于所述步骤S4之后，还包括：
步骤S5，于所述阱区的上表面形成介质层，然后通过光刻工艺、刻蚀工艺，于所述介质层中对应所述第二掺杂区处形成第一窗口；
步骤S6，于所述阱区的上表面形成金属层，所述金属层覆盖住所述第一窗口；
步骤S7，于所述介质层和所述金属层上形成钝化层，然后通过光刻工艺、刻蚀工艺，于所述钝化层中对应所述金属层处形成第二窗口。
优选地，所述步骤S1中，所述阱区的离子注入元素为硼或二氟化硼，注入能量为60~100KeV，注入剂量2E12~1E13cm-2，注入角度为7度，于离子注入后进行热过程推进，推进温度为1050℃~1200℃，推进时间为60~120分钟，推进气体为纯氮气。
优选地，所述步骤S2中，于所述阱区内的第二预设区域形成具有第二导电类型的场掺杂区，之前还包括：
于所述阱区的上表面形成一氮化硅层，然后通过光刻工艺、刻蚀工艺，形成第三窗口，所述第三窗口对应于所述场掺杂区的上方；
并于形成所述场氧化层之后，采用湿法腐蚀工艺将表面剩余的所述氮化硅层全部去除。
优选地，所述氮化硅层的厚度为1200~1800Å。
优选地，所述步骤S2中，所述场掺杂区的注入元素为硼或者二氟化硼，注入能量40~60KeV，注入剂量6E12~2E13 cm-2，所述场氧化层的厚度为6000~8500Å。
优选地，所述步骤S3中，所述第一掺杂区的注入元素为硼或二氟化硼，注入剂量为5E14~1E15cm-2，注入能量为80~120KeV，随后进入退火工艺，退火温度850℃~950℃，退火时间30~60分钟。
优选地，所述步骤S4中，所述第二掺杂区的注入元素为磷或砷，注入剂量为4E15~1E16 cm-2，注入能量为60~100KeV，于离子注入后进入退火工艺，退火温度为850℃~950℃，退火时间为30~60分钟；或者
于离子注入后进入快速热退火工艺，快速热退火温度为950~1050℃，快速热退火时间为10~30秒。
本发明技术方案的有益效果在于：
本发明中制备得到的器件同时具有击穿电压低，负阻特性更大的特性，因此具有更低的钳位电压，因此具有超低触发电压和超低钳位电压的特性，保护后级电路的能力更强。
附图说明
图1是本发明中，一种双向瞬态电压抑制器件具体实施例一的结构示意图；
图2是本发明中，一种双向瞬态电压抑制器件的制备方法具体实施例二的流程示意图；
图3是本发明中具体实施例二的步骤S1的结构示意图；
图4是本发明中具体实施例二的步骤S2形成场掺杂区的结构示意图；
图5是本发明中具体实施例二的步骤S2形成场氧化层的结构示意图；
图6是本发明中具体实施例二的步骤S3的结构示意图；
图7是本发明中具体实施例二的步骤S4的结构示意图；
图8是本发明中具体实施例二的步骤S5的结构示意图；
图9是本发明中具体实施例二的步骤S6的结构示意图；
图10是本发明中具体实施例例二制备得到的双向瞬态电压抑制器件的等效电路原理示意图；
图11是本发明中制备得到的双向瞬态电压抑制器件具体实施例三的结构示意图。
图中标号说明：
1——衬底；2——阱区；
3——第一掺杂区；4——第二掺杂区；
5——场掺杂区；6——场氧化层；7——氮化硅层；
8——介质层；9——金属层；10——钝化层；
IO1——第一端口；IO2——第二端口；
D1——第一二极管； D2——第二二极管；Q1——晶体管。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
其中，下文中所提及的N+型、N型、N-型、P+型、P型和P-型均值掺杂浓度的不同情况，具体地，N-型的掺杂浓度小于N型，N型的掺杂浓度小于N+型，P-型的掺杂浓度小于P型，P型的掺杂浓度小于P+型。
实施例一
本申请的优选的实施方式中，基于现有技术中存在的上述问题，现提供一种双向瞬态电压抑制器件，如图1-11所示，包括：
一衬底1，衬底1具有第一导电类型；
一阱区2，形成于衬底1的上表面，阱区2具有第二导电类型；
若第一导电类型为N型，则第二导电类型为P型；若第一导电类型为P型，则第二导电类型为N型，实施例一中以第一导电类型为N型，第二导电类型为P型为例，即衬底1为N型硅片N sub，阱区2为P型PW；
一第一预设区域，位于阱区2内，第一预设区域内包括多个具有第二导电类型的第一掺杂区3，多个第一掺杂区3之间间隔布设；
一第二预设区域，位于阱区2内，第二预设区域包括：
多个具有第二导电类型的场掺杂区5，场掺杂区5间隔布设于阱区2内；
具有第一导电类型的第二掺杂区4，设置于场掺杂区5之间，第二掺杂区4的邻边与场掺杂区5紧密贴合，且第二掺杂区4分别位于每个第一掺杂区3的上表面；
场氧化层6，场氧化层6自场掺杂区5内形成，且凸出于场掺杂区5。
作为优选的实施方式，还包括：
介质层8，形成于阱区2上，且覆盖住场氧化层6，介质层8中对应第二掺杂区4处开设有第一窗口；
金属层9，形成于阱区2上，且覆盖住第一窗口；
钝化层10，形成于介质层8和金属层9上，且钝化层10中对应金属层9处开设有第二窗口。
作为优选的实施方式，第二掺杂区4的结深小于第一掺杂区3的结深，且第二掺杂区4的注入长度大于第一掺杂区3的注入长度。
作为优选的实施方式，第一掺杂区3与场氧化层6在水平方向上相隔一预设距离，预设距离为2~4μm。
作为优选的实施方式，场掺杂区5的注入长度为2~4μm。
于上述较佳的实施例中，还包括：
一氮化硅层7，形成于阱区2的上表面，氮化硅层7中具有第三窗口，第三窗口对应于场掺杂区5的上方；
作为优选，氮化硅层7的厚度为1200~1800Å，采用干法刻蚀工艺刻除氮化硅形成第三窗口，可以保证图形具有更高的精度。
由于氮化硅层7的存在，后续的场氧化层6只能在场掺杂区5（PF）上方没有氮化硅的区域生长，形成场氧化层6（FOX），FOX生长过程中会吸入其底部的场掺杂区5中注入的硼元素，场掺杂区5（PF）的浓度会降低，场掺杂区5（PF）的最终浓度与阱区2（PW）的杂质浓度相近，即场掺杂区5的作用是补偿场氧化层6在生长过程中吸入的硼元素，可以有效防止硅表面的阱区2（PW）浓度过淡导致晶体管提前穿通失效。
于形成场氧化层6之后，采用湿法腐蚀工艺将表面剩余的氮化硅层7全部去除，具体的，氮化硅去除工艺为：采用80℃的热磷酸，经过45~60分钟腐蚀，可以将氮化硅去除干净。
实施例二
本发明还提供一种双向瞬态电压抑制器件的制备方法，用于制备如上述的一种双向瞬态电压抑制器件，如图2所示，还包括如下步骤：
步骤S1，如图3所示，提供一衬底1（Nsub），于衬底1（Nsub）的上表面生长一层薄氧化层，然后进行整面离子注入，再进行热过程推进，形成一阱区2（PW）；
作为优选，衬底1（Nsub）为N型轻掺杂，衬底1（Nsub）发电阻率为10~50Ω*cm；薄氧化层生长厚度为200~500Å。
作为优选的实施方式，步骤S1中，阱区2（PW）的离子注入元素为硼或二氟化硼，注入能量为60~100KeV，注入剂量2E12~1E13cm-2，注入角度为7度，于离子注入后在炉管中进行热过程推进，推进温度为1050℃~1200℃，推进时间为60~120分钟，推进气体为纯氮气。
进一步的，优选的阱区2（PW）的结深为3~6μm。
步骤S2，如图4和5所示，于阱区2内的第二预设区域形成一场掺杂区5，并于场掺杂区5的上方分别生长形成场氧化层6；
作为优选的实施方式，步骤S2中，于阱区2内的第二预设区域形成具有第二导电类型的场掺杂区5，之前还包括：
在上述硅片表面，即于阱区2的上表面形成一氮化硅层7（Si3N4），然后通过光刻工艺、刻蚀工艺，将有源区（即后续的第二掺杂区4即为有源区）之间的氮化硅刻除，形成第三窗口，第三窗口对应于场掺杂区5的上方；
作为优选，氮化硅层7的厚度为1200~1800Å，刻除氮化硅时，采用干法刻蚀工艺，可以保证图形具有更高的精度。
然后进行场掺杂区5（PF）注入，作为优选，场掺杂区5的注入元素为硼或者二氟化硼，注入能量40~60KeV，注入剂量6E12~2E13 cm-2，场氧化层6的厚度为6000~8500Å。进一步的，场掺杂区5（PF）的注入长度较小，优选为2~4μm。
随后，进入炉管生长形成场氧化层6，由于氮化硅层7的存在，场氧化层6只能在场掺杂区5（PF）上方没有氮化硅的区域生长，形成场氧化层6（FOX），场氧化层6（FOX）生长过程中会吸入其底部的场掺杂区5中注入的硼元素，场掺杂区5（PF）的浓度会降低，场掺杂区5（PF）的最终浓度与阱区2（PW）的杂质浓度相近，即场掺杂区5的作用是补偿场氧化层6在生长过程中吸入的硼元素，可以有效防止硅表面的阱区2（PW）浓度过淡导致晶体管提前穿通失效。
作为优选，场氧化层6的厚度为6000~8500Å，采用高温炉管生长，温度为950~1050℃，通入气体为氧气和氢气。
于形成场氧化层6之后，采用湿法腐蚀工艺将表面剩余的氮化硅层7全部去除，具体的，氮化硅去除工艺为：采用80℃的热磷酸，经过45~60分钟腐蚀，可以将氮化硅去除干净。
步骤S3，如图6所示，于场氧化层6之间通过光刻、离子注入工艺选择性注入P+型离子，形成第一掺杂区3；
其中，第一掺杂区3位于场氧化层6之间，并且与相邻的两个场氧化层6均相隔一预设距离，优选的预设距离为2~4μm。然后进行退火，修复第一掺杂区3（P+）注入损伤。
作为优选的实施方式，第一掺杂区3的注入元素为硼或二氟化硼，注入剂量为5E14~1E15cm-2，注入能量为80~120KeV，随后进入退火工艺，退火温度850℃~950℃，退火时间30~60分钟。
步骤S4，如图7所示，于场氧化层6之间通过光刻、离子注入工艺选择性离子注入N+型，形成第二掺杂区4，且第二掺杂区4的邻边与场掺杂区5紧密贴合，即第二掺杂区4与场掺杂区5（或场氧化层6）的距离为0μm，同时第二掺杂区4的结深要小于第一掺杂区3的结深，第二掺杂区4的注入长度要大于第一掺杂区3的注入长度；然后进行退火，修复N+注入损伤。
进一步的，第一掺杂区3的结深为2~3um；第二掺杂区4的结深1~1.5um。由于第二掺杂区4和第一掺杂区3在纵向上直接接触，可以得到较低的击穿电压；同时第一掺杂区3与场氧化层6相隔一定距离，即横向NPN晶体管的基极仍为阱区2，而非第一掺杂区3（P+），由于阱区2的离子掺杂浓度较小，其负阻特性更大。
作为优选的实施方式，步骤S4中，第二掺杂区4的注入元素为磷或砷，注入剂量为4E15~1E16 cm-2，注入能量为60~100KeV，于离子注入后进入退火工艺，退火温度为850℃~950℃，退火时间为30~60分钟；或者
于离子注入后也可以使用快速热退火工艺，快速热退火温度为950~1050℃，快速热退火时间为10~30秒。
步骤S5，如图8所示，于阱区2的上表面进行介质淀积，形成介质层8，然后通过光刻工艺、刻蚀工艺，刻除部分介质层8，于介质层8中对应第二掺杂区4处形成第一窗口；
其中，介质层8可以是氧化层，也可以是硼磷玻璃，也可以是多层绝缘膜质形成的复合层，介质层8总的厚度为0.6~2μm。
步骤S6，如图9所示，于阱区2的上表面进行金属淀积，通过光刻、刻蚀工艺，形成金属层9，金属层9覆盖住第一窗口；
作为优选，金属可以是纯铝，也可以是铝硅化合物；更为优选的，为三层复合结构，从下往上依次为钛、氮化钛、铝硅铜三层结构，其中钛厚度为200~500Å，氮化钛厚度为400~1000Å，铝硅铜厚度为2~4μm，采用三层结构可以获得更低的接触电阻，有利于降低钳位电压。
步骤S7，如图1所示，于介质层8和金属层9上淀积形成钝化层10，然后通过光刻工艺、刻蚀工艺，于钝化层10中对应金属层9处形成第二窗口，将金属露出，形成IO端窗口，其中，第一端口IO1和第二端口IO2端口间隔排开，形成插指状结构。
作为优选，钝化层10为二氧化硅与氮化硅的结构，通过气相淀积形成，两层厚度之和为0.5~1μm，钝化层10可以提高整个器件的可靠性，可以大大减少金属被物理或化学因素导致的损伤。
如图10所示，为本发明实施例一、二的等效电路图，其中晶体管Q1是由N+/PW/N+构成的双极型晶体管，第一二极管D1为P+/N+组成的反向二极管，第二二极管D2为P+/N+组成的正向二极管，第一二极管D1与第二二极管D2串联后再与晶体管Q1并联，且晶体管Q1的基极连接第一二极管D1与第二二极管D2的阳极。第一二极管D1的阴极与Q1的发射极连接，为第一端口IO1；第二二极管D2的阴极与Q1的集电极连接，为第二端口IO2。
以下对本发明的技术特征和优点进行详细的说明，以实施例二进行说明：
本发明结构中的N+/PW/N+组成的双极型晶体管，同时并联N+/P+反向二极管和P+/N+正向二极管，由于阱区2（PW）具有极低的浓度，因此N+/PW/N+组成的NPN晶体管具有很高的放大倍数，具体表现为具有较强的负阻特性。另一方面，由于N+/P+均为高掺杂区域，该反向结将发生齐纳击穿，其击穿电压很低，电压可以控制在5V以内。
当ESD事件发生在第一端口IO1时，由于N+/P+结击穿电压很低，因此该反偏结优先击穿导通，然后电流经过阱区2（PW），再通过PW/N+正向结到达IO2端口，此时N+/PW/N+组成的双极型晶体管将承担大部分电流，其具有很强的负阻特性，即导通电阻很低。综合以上因素，本发明器件同时具有击穿电压低，负阻特性更大的特性，因此具有超低触发电压和超低钳位电压的特性，保护后级电路的能力更强。当ESD事件发生在第二端口IO2时，其保护原理不变，仍然具有相同的保护能力。
实施例三：
如图11所示，本实施例与实施例二近似，区别在于：改变掺杂类型，即衬底1由Nsub改为Psub，阱区2由PW 改为NW，第一掺杂区3由P+ 改为N+，第二掺杂区4由N+ 改为P+，场氧化层6由PF 改为NF，其他结构与实施例二相同，制造工艺也相同，器件实现的功能不变。
本发明技术方案的有益效果在于：
本发明中制备得到的器件同时具有击穿电压低，负阻特性更大的特性，因此具有更低的钳位电压，因此具有超低触发电压和超低钳位电压的特性，保护后级电路的能力更强。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (13)
1.一种双向瞬态电压抑制器件，其特征在于，包括：
一衬底，所述衬底具有第一导电类型；
一阱区，形成于所述衬底的上表面，所述阱区具有第二导电类型；
一第一预设区域，位于所述阱区内，所述第一预设区域内包括多个具有第二导电类型的第一掺杂区，多个所述第一掺杂区之间间隔布设；
一第二预设区域，位于所述阱区内，所述第二预设区域包括：
多个具有第二导电类型的场掺杂区，所述场掺杂区间隔布设于所述阱区内；
具有第一导电类型的第二掺杂区，设置于所述场掺杂区之间，所述第二掺杂区的邻边与所述场掺杂区紧密贴合，且所述第二掺杂区分别位于每个所述第一掺杂区的上表面；
场氧化层，所述场氧化层自所述场掺杂区内形成，且凸出于所述场掺杂区。
2.根据权利要求1 所述的一种双向瞬态电压抑制器件，其特征在于，还包括：
介质层，形成于所述阱区上，且覆盖住所述场氧化层，所述介质层中对应所述第二掺杂区处开设有第一窗口；
金属层，形成于所述阱区上，且覆盖住所述第一窗口；
钝化层，形成于所述介质层和所述金属层上，且所述钝化层中对应所述金属层处开设有第二窗口。
3.根据权利要求1 所述的一种双向瞬态电压抑制器件，其特征在于，所述第二掺杂区的结深小于所述第一掺杂区的结深，且所述第二掺杂区的注入长度大于所述第一掺杂区的注入长度。
4.根据权利要求1 所述的一种双向瞬态电压抑制器件，其特征在于，所述第一掺杂区与所述场氧化层在水平方向上相隔一预设距离，所述预设距离为2~4μm。
5.根据权利要求1 所述的一种双向瞬态电压抑制器件，其特征在于，所述场掺杂区的注入长度为2~4μm。
6.一种双向瞬态电压抑制器件的制备方法，其特征在于，用于制备如权利要求1-5任意一项所述的一种双向瞬态电压抑制器件，还包括如下步骤：
步骤S1，提供一衬底，于所述衬底的上表面生长一层薄氧化层，然后进行整面离子注入，形成一阱区；
步骤S2，于所述阱区内的第二预设区域形成一场掺杂区，并于所述场掺杂区的上方分别生长形成场氧化层；
步骤S3，于所述场氧化层之间进行选择性离子注入形成第一掺杂区；
步骤S4，于所述场氧化层之间进行选择性离子注入形成第二掺杂区，且所述第二掺杂区的邻边与所述场掺杂区紧密贴合。
7.根据权利要求6 所述的一种双向瞬态电压抑制器件的制备方法，其特征在于，于所述步骤S4之后，还包括：
步骤S5，于所述阱区的上表面形成介质层，然后通过光刻工艺、刻蚀工艺，于所述介质层中对应所述第二掺杂区处形成第一窗口；
步骤S6，于所述阱区的上表面形成金属层，所述金属层覆盖住所述第一窗口；
步骤S7，于所述介质层和所述金属层上形成钝化层，然后通过光刻工艺、刻蚀工艺，于所述钝化层中对应所述金属层处形成第二窗口。
8.根据权利要求6 所述的一种双向瞬态电压抑制器件的制备方法，其特征在于，所述步骤S1中，所述阱区的离子注入元素为硼或二氟化硼，注入能量为60~100KeV，注入剂量2E12~1E13cm-2，注入角度为7度，于离子注入后进行热过程推进，推进温度为1050℃~1200℃，推进时间为60~120分钟，推进气体为纯氮气。
9.根据权利要求6 所述的一种双向瞬态电压抑制器件的制备方法，其特征在于，所述步骤S2中，于所述阱区内的第二预设区域形成具有第二导电类型的场掺杂区，之前还包括：
于所述阱区的上表面形成一氮化硅层，然后通过光刻工艺、刻蚀工艺，形成第三窗口，所述第三窗口对应于所述场掺杂区的上方；
并于形成所述场氧化层之后，采用湿法腐蚀工艺将表面剩余的所述氮化硅层全部去除。
10.根据权利要求9 所述的一种双向瞬态电压抑制器件的制备方法，其特征在于，所述氮化硅层的厚度为1200~1800Å。
11.根据权利要求6 所述的一种双向瞬态电压抑制器件的制备方法，其特征在于，所述步骤S2中，所述场掺杂区的注入元素为硼或者二氟化硼，注入能量40~60KeV，注入剂量6E12~2E13 cm-2，所述场氧化层的厚度为6000~8500Å。
12.根据权利要求6 所述的一种双向瞬态电压抑制器件的制备方法，其特征在于，所述步骤S3中，所述第一掺杂区的注入元素为硼或二氟化硼，注入剂量为5E14~1E15cm-2，注入能量为80~120KeV，随后进入退火工艺，退火温度850℃~950℃，退火时间30~60分钟。
13.根据权利要求6 所述的一种双向瞬态电压抑制器件的制备方法，其特征在于，所述步骤S4中，所述第二掺杂区的注入元素为磷或砷，注入剂量为4E15~1E16 cm-2，注入能量为60~100KeV，于离子注入后进入退火工艺，退火温度为850℃~950℃，退火时间为30~60分钟；或者
于离子注入后进入快速热退火工艺，快速热退火温度为950~1050℃，快速热退火时间为10~30秒。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110927439.9A CN113380787B (zh) | 2021-08-13 | 2021-08-13 | 一种双向瞬态电压抑制器件及其制备方法 |
| PCT/CN2022/110908 WO2023016418A1 (zh) | 2021-08-13 | 2022-08-08 | 一种双向瞬态电压抑制器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110927439.9A CN113380787B (zh) | 2021-08-13 | 2021-08-13 | 一种双向瞬态电压抑制器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113380787A CN113380787A (zh) | 2021-09-10 |
| CN113380787B true CN113380787B (zh) | 2022-02-25 |
Family
ID=77577207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110927439.9A Active CN113380787B (zh) | 2021-08-13 | 2021-08-13 | 一种双向瞬态电压抑制器件及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113380787B (zh) |
| WO (1) | WO2023016418A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113380787B (zh) * | 2021-08-13 | 2022-02-25 | 上海维安半导体有限公司 | 一种双向瞬态电压抑制器件及其制备方法 |
| CN113948583A (zh) * | 2021-11-24 | 2022-01-18 | 无锡中微晶园电子有限公司 | 一种平面结构超低电容tvs结构及其制备方法 |
| CN116564962B (zh) * | 2023-07-04 | 2023-09-08 | 江苏游隼微电子有限公司 | 一种集成双向tvs的cmos器件及其制备方法 |
| CN117727801A (zh) * | 2024-02-05 | 2024-03-19 | 芯联先锋集成电路制造(绍兴)有限公司 | 调节稳压管击穿电压温漂的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512495A (en) * | 1994-04-08 | 1996-04-30 | Texas Instruments Incorporated | Method of manufacturing extended drain resurf lateral DMOS devices |
| CN102664161A (zh) * | 2012-05-25 | 2012-09-12 | 杭州士兰集成电路有限公司 | 高压bcd工艺中高压器件的隔离结构及其制造方法 |
| CN104425376A (zh) * | 2013-08-28 | 2015-03-18 | 北大方正集团有限公司 | Cmos管的制造方法及cmos管 |
| CN112002767A (zh) * | 2020-08-12 | 2020-11-27 | 杰华特微电子（杭州）有限公司 | 齐纳二极管及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103515940B (zh) * | 2012-06-18 | 2016-05-18 | 立锜科技股份有限公司 | 瞬时电压抑制器电路与用于其中的二极管元件及其制造方法 |
| CN103354236A (zh) * | 2013-07-12 | 2013-10-16 | 江苏艾伦摩尔微电子科技有限公司 | 内嵌齐纳二极管结构的可控硅瞬态电压抑制器 |
| US9786651B2 (en) * | 2016-02-17 | 2017-10-10 | Macronix International Co., Ltd. | Electrostatic discharge device |
| TWI765166B (zh) * | 2019-07-16 | 2022-05-21 | 源芯半導體股份有限公司 | 暫態電壓抑制元件 |
| CN113380787B (zh) * | 2021-08-13 | 2022-02-25 | 上海维安半导体有限公司 | 一种双向瞬态电压抑制器件及其制备方法 |
-
2021
- 2021-08-13 CN CN202110927439.9A patent/CN113380787B/zh active Active
-
2022
- 2022-08-08 WO PCT/CN2022/110908 patent/WO2023016418A1/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512495A (en) * | 1994-04-08 | 1996-04-30 | Texas Instruments Incorporated | Method of manufacturing extended drain resurf lateral DMOS devices |
| CN102664161A (zh) * | 2012-05-25 | 2012-09-12 | 杭州士兰集成电路有限公司 | 高压bcd工艺中高压器件的隔离结构及其制造方法 |
| CN104425376A (zh) * | 2013-08-28 | 2015-03-18 | 北大方正集团有限公司 | Cmos管的制造方法及cmos管 |
| CN112002767A (zh) * | 2020-08-12 | 2020-11-27 | 杰华特微电子（杭州）有限公司 | 齐纳二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113380787A (zh) | 2021-09-10 |
| WO2023016418A1 (zh) | 2023-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113380787B (zh) | 一种双向瞬态电压抑制器件及其制备方法 | |
| CN101517727B (zh) | 使用双极晶体管基极撷取的对称阻隔的瞬态电压抑制器 | |
| EP1895569B1 (en) | Precision high-frequency capacitor formed on semiconductor substrate | |
| US20060216913A1 (en) | Asymmetric bidirectional transient voltage suppressor and method of forming same | |
| CN106601731B (zh) | 带有esd保护结构的半导体结构及其制作方法 | |
| US20130174903A1 (en) | Solar cell | |
| CN109037206B (zh) | 一种功率器件保护芯片及其制作方法 | |
| US9543420B2 (en) | Protection device and related fabrication methods | |
| KR101489328B1 (ko) | 높은 홀딩 전압을 갖는 스택형 실리콘 제어 정류기를구비한 정전기 방전 보호소자 | |
| CN112002675B (zh) | 一种mosfet制造方法和mosfet结构 | |
| CN111446239A (zh) | 一种低电容低钳位电压瞬态电压抑制器及其制造方法 | |
| CN113140627A (zh) | 一种低触发电压的scr器件及其制备方法 | |
| CN109449153B (zh) | 一种功率器件防护芯片及其制造方法 | |
| CN109244069B (zh) | 瞬态电压抑制器及其制备方法 | |
| CN102110687B (zh) | 沟槽mos器件 | |
| CN110729344A (zh) | 一种双向半导体放电管及其制备方法 | |
| CN113257806A (zh) | 一种骤回瞬态电压抑制器 | |
| CN215815877U (zh) | 高维持高失效双向可控硅静电防护器件 | |
| KR100936644B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN212434623U (zh) | 一种低电容瞬态电压抑制器 | |
| CN210668386U (zh) | 一种双向半导体放电管 | |
| CN116207090A (zh) | 静电放电保护结构 | |
| CN109037205B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN109346465B (zh) | 一种低箝位保护器件结构及其制作方法 | |
| CN113937098A (zh) | 用于快速充电管理系统的静电防护芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |