CN116564962B - 一种集成双向tvs的cmos器件及其制备方法 - Google Patents
一种集成双向tvs的cmos器件及其制备方法 Download PDFInfo
- Publication number
- CN116564962B CN116564962B CN202310808416.5A CN202310808416A CN116564962B CN 116564962 B CN116564962 B CN 116564962B CN 202310808416 A CN202310808416 A CN 202310808416A CN 116564962 B CN116564962 B CN 116564962B
- Authority
- CN
- China
- Prior art keywords
- region
- well
- electrode
- sti structure
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 24
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims description 28
- 210000000746 body region Anatomy 0.000 claims description 20
- 238000002513 implantation Methods 0.000 claims description 17
- 239000007943 implant Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000012805 post-processing Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 11
- 230000008569 process Effects 0.000 abstract description 8
- 230000001052 transient effect Effects 0.000 abstract description 7
- 230000008901 benefit Effects 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 14
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 238000000137 annealing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种集成双向TVS的CMOS器件及其制备方法，在CMOS工艺中集成双向TVS器件，可以不增加漏区离子注入横向长度，即漏区离子注入横向长度等于源区离子注入横向长度，当收到瞬态高能量冲击时，通过集成双向TVS器件结构由高阻抗变为低阻抗，吸收浪涌功率避免芯片内部结构受到损坏，对于现有集成ESD电路的CMOS器件，本发明结构减少了芯片内部面积，同时相对于片外的TVS器件结构，其具有寄生电容低的优点。
Description
技术领域
本发明涉及一种瞬态电压抑制器及其制备方法，具体涉及一种集成双向TVS的CMOS器件及其制备方法。
背景技术
瞬变电压抑制器(Transient Voltage Suppressor，简称TVS)是一种二极管形式的保护器件，利用硅PN结反向雪崩击穿和正向压降特性而制成，受到反向瞬态高能量冲击时，将其两极间的高阻抗变为低阻抗，吸收浪涌功率，使两极间的电压钳位于一个预定值，保护电子线路中的精密元器件，免受浪涌脉冲的损害。具有响应时间快、瞬态功率大、漏电流低、击穿电压偏差小、体积小等优点。广泛应用于计算机系统、通讯设备、交/直流、家用电器、IC驱动保护等
现代CMOS工艺中，关于ESD（Electro-Static discharge，静电释放）电路的器件结构通常会使用漏区离子注入横向长度很长的晶体管，如图1所示，其漏区注入长度（L2）会比源区离子注入长度（L1）大6-20倍，而且此种情况并不会随着工艺特征尺寸减小而减小，严重影响了芯片的面积，而如果使用片外TVS结构代替内部ESD电路器件结构，又会存在很大的寄生电容，特别是在芯片内部存在高频信号时，会使得在处理高频率信号时，片外信号灌入芯片内部电路信号存在干扰，因此在CMOS工艺内部集成TVS器件是很重要的。
发明内容
发明目的：针对上述现有技术，提出一种集成双向TVS的CMOS器件及其制备方法，在MOS器件中集成TVS的功能，吸收浪涌功率避免芯片内部结构受到损坏，解决现有CMOS工艺中漏区注入长度过长的问题。
技术方案：一种集成双向TVS的CMOS器件，包括衬底，衬底上设有P导电类型的轻掺杂外延层，P导电类型的轻掺杂外延层上设有N型深掺杂层，P导电类型的轻掺杂外延层的左右两侧设有与N型深掺杂层接触连接的深掺杂连接结构；P导电类型的轻掺杂外延层内设有N阱和P阱，N阱的下表面与N型深掺杂层上表面接触，P阱的下表面不与N型深掺杂层上表面接触；P阱左侧边与N阱右侧边相接触，P阱右侧边与右边的深掺杂连接结构相接触，N阱左侧边与左边的深掺杂连接结构相接触；
器件上设有五个STI结构，其中第一至第三STI结构分别位于N阱左侧边处、N阱与P阱接触处、P阱右侧边处，第四STI结构位于N阱内偏左侧，第五STI结构位于P阱内偏右侧；器件表面设有多晶硅的第一栅区和第二栅区，其中第一栅区位于第四STI结构和第二STI结构之间，第二栅区位于第二STI结构与第五STI结构之间；第一栅区和第二栅区左右两侧分别设有绝缘侧墙；重掺杂P导电类型的第一源区、第一漏区、第二体区分别位于第四STI结构和第一栅区之间、第一栅区和第二STI结构之间、第五STI结构和第三STI结构之间；重掺杂N导电类型的第二源区、第二漏区、第一体区分别位于第一STI结构和第四STI结构之间、第二STI结构和第二栅区之间、第二栅区和第五STI结构之间；并且，第一源区、第一漏区、第二源区、第二漏区的横向注入长度是一样的；
在第一体区、第一源区、第一栅区、第一漏区、第二漏区、第二栅区、第二源区、第二体区、右边的深掺杂连接结构表面分别设有电极，其电极分别为第一体极、第一源极、第一栅极、第一漏极、第二漏极、第二栅极、第二源极、第二体极、深掺杂连接结构电极；在衬底背面设有衬底电极；第一源极、N阱、N型深掺杂层、衬底电极形成纵向反向串联，构成第一双向TVS器件结构；第二源极、P阱、P导电类型的轻掺杂外延层、深掺杂连接结构电极形成横向反向串联，构成第二双向TVS器件结构。
一种集成双向TVS的CMOS器件的制备方法，包括如下步骤：
步骤1：在衬底表面外延生长形成P导电类型的轻掺杂外延层，然后在衬底表面向下进行N导电类型离子注入形成N型深掺杂层；
步骤2：在P导电类型的轻掺杂外延层表面左侧和右侧区域同时向下离子注入，分别形成与N型深掺杂层接触连接的深掺杂连接结构；
步骤3：在器件表面左侧向下离子注入形成N阱，N阱的离子注入深度为下表面与N型深掺杂层上表面接触；然后在器件表面右侧向下离子注入形成P阱，P阱的离子注入深度为下表面不与N型深掺杂层上表面接触；P阱左侧边与N阱右侧边相接触，P阱右侧边与右边的深掺杂连接结构相接触，N阱左侧边与左边的深掺杂连接结构相接触；
步骤4：通过槽刻蚀、氧化物填充、氧化物平坦化步骤在器件上形成共五个STI结构，其中第一至第三STI结构分别位于N阱左侧边处、N阱与P阱接触处、P阱右侧边处，第四STI结构位于N阱内偏左侧，第五STI结构位于P阱内偏右侧；
步骤5：经生长氧化层、多晶硅淀积、多晶硅栅刻蚀步骤，在器件表面形成多晶硅的第一栅区和第二栅区，其中第一栅区位于第四STI结构和第二STI结构之间，第二栅区位于第二STI结构与第五STI结构之间；
步骤6：在器件表面三个区域进行P型LDD浅注入；第一P型LDD浅注入位于第四STI结构和第一栅区之间，第二P型LDD浅注入位于第一栅区和第二STI结构之间，第三P型LDD浅注入位于第五STI结构和第三STI结构之间；
然后在器件表面三个区域进行N型LDD浅注入；第一N型LDD浅注入位于第一STI结构和第四STI结构之间，第二N型LDD浅注入位于第二STI结构和第二栅区之间，第三N型LDD浅注入位于第二栅区和第五STI结构之间；
步骤7：在第一栅区和第二栅区左右两侧分别形成绝缘侧墙；
步骤8：在从左往右的三个P型LDD浅注入处分别经离子注入对应形成重掺杂P导电类型的第一源区、第一漏区、第二体区；然后在从右往左的三个N型LDD浅注入处分别经离子注入对应形成重掺杂N导电类型的第二源区、第二漏区、第一体区；并且，第一源区、第一漏区、第二源区、第二漏区横向注入长度是一样的；
步骤9：通过后制程工艺，在第一体区、第一源区、第一栅区、第一漏区、第二漏区、第二栅区、第二源区、第二体区、右边的深掺杂连接结构上方分别进行接触孔和金属淀积步骤形成电极，其电极分别为第一体极、第一源极、第一栅极、第一漏极、第二漏极、第二栅极、第二源极、第二体极、深掺杂连接结构电极；然后将衬底减薄后，在衬底背面淀积金属形成衬底电极。
有益效果：本发明提供的集成双向TVS的CMOS器件，在CMOS工艺中集成双向TVS器件，可以不增加如图1所示的漏区离子注入横向长度L2，即漏区离子注入横向长度等于源区离子注入横向长度，当收到瞬态高能量冲击时，通过集成双向TVS器件结构由高阻抗变为低阻抗，吸收浪涌功率避免芯片内部结构受到损坏，减少了芯片内部面积，同时相对于片外的TVS器件结构，其具有寄生电容低的优点。
附图说明
图1为传统CMOS工艺芯片内部ESD器件结构示意图；
图2为本发明步骤1得到的结构示意图；
图3为本发明步骤2得到的结构示意图；
图4为本发明步骤3得到的结构示意图；
图5为本发明步骤4得到的结构示意图；
图6为本发明步骤5得到的结构示意图；
图7为本发明步骤6得到的结构示意图，其中（a）为进行P型轻掺杂漏（LDD）浅注入的结构示意图，（b）为进行N型轻掺杂漏（LDD）浅注入的结构示意图；
图8为本发明步骤7得到的结构示意图；
图9为本发明步骤8得到的结构示意图，其中（a）为三个区域重掺杂P导电类型的结构示意图，（b）为三个区域重掺杂N导电类型的结构示意图；
图10为本发明步骤9得到的结构示意图；
图11为本发明器件工作时的电极连接示意图。
实施方式
下面结合附图对本发明做更进一步的解释。
一种集成双向TVS的CMOS器件的制备方法，包括如下步骤：
步骤1：如图2所示，提供一个重掺杂P导电类型的衬底100，随后在衬底100表面外延生长形成P导电类型的轻掺杂外延层110，然后在衬底100表面向下进行N导电类型经过离子注入、退火工艺步骤形成N型深掺杂层120。
步骤2：如图3所示，在P导电类型的轻掺杂外延层110表面左侧和右侧区域同时向下大剂量离子注入，分别形成与N型深掺杂层120接触连接的两个深掺杂连接结构120A。
步骤3：如图4所示，在器件表面左侧向下经过涂胶、离子注入、退火步骤形成N阱130，N阱130的离子注入深度为下表面与N型深掺杂层120上表面接触；然后在器件表面右侧向下经过涂胶、离子注入、退火步骤形成P阱140，P阱140的离子注入深度为下表面不与N型深掺杂层120上表面接触；P阱140左侧边与N阱130右侧边相接触，P阱140右侧边与右边的深掺杂连接结构120A相接触，N阱130左侧边与左边的深掺杂连接结构120A相接触。
步骤4：如图5所示，通过槽刻蚀、氧化物填充、氧化物平坦化步骤在器件特定区域形成共五个STI（shallow trench isolation，浅槽隔离）结构101，其中第一至第三STI结构分别位于N阱130左侧边处、N阱130与P阱140接触处、P阱140右侧边处，第四STI结构位于N阱130内偏左侧，第五STI结构位于P阱140内偏右侧。
步骤5：如图6所示，经生长氧化层、多晶硅淀积、多晶硅栅刻蚀步骤，在器件表面形成多晶硅的第一栅区102和第二栅区103，其中第一栅区102位于第四STI结构和第二STI结构之间，第二栅区103位于第二STI结构与第五STI结构之间。
步骤6：如图7的（a）所示，通过掩膜版在器件表面三个区域进行P型轻掺杂漏（LDD）浅注入1501；第一P型LDD浅注入位于第四STI结构和第一栅区102之间，第二P型LDD浅注入位于第一栅区102和第二STI结构之间，第三P型LDD浅注入位于第五STI结构和第三STI结构之间。
如图7的（b）所示，通过掩膜版在器件表面三个区域进行N型轻掺杂漏（LDD）浅注入1601；第一N型LDD浅注入位于第一STI结构和第四STI结构之间，第二N型LDD浅注入位于第二STI结构和第二栅区103之间，第三N型LDD浅注入位于第二栅区103和第五STI结构之间。
步骤7：如图8所示，通过淀积绝缘层、绝缘层反刻步骤在第一栅区102和第二栅区103左右两侧分别形成绝缘侧墙104。
步骤8：如图9的（a）所示，在从左往右的三个P型轻掺杂漏（LDD）浅注入1501处通过掩膜、离子注入步骤分别对应形成重掺杂P导电类型的第一源区150a、第一漏区150b、第二体区150c。
然后如图9的（b）所示，在从右往左的三个N型轻掺杂漏（LDD）浅注入1601处通过掩膜、离子注入步骤分别对应形成重掺杂N导电类型的第二源区160a、第二漏区160b、第一体区160c。此时第一源区150a、第一漏区150b、第二源区160a、第二漏区160b横向注入长度是一样的。
步骤9：如图10所示，通过后制程工艺，在第一体区160c、第一源区150a、第一栅区102、第一漏区150b、第二漏区160b、第二栅区103、第二源区160a、第二体区150c、右边的深掺杂连接结构120A上方分别进行接触孔和金属淀积步骤形成电极，其电极分别为第一体极160cM、第一源极150aM、第一栅极102M、第一漏极150bM、第二漏极160bM、第二栅极103M、第二源极160aM、第二体极150cM、深掺杂连接结构电极120AM；然后在后续制程中在将晶圆减薄后，在衬底100背面淀积金属形成衬底电极100M。
以上方法制备得到的集成双向TVS的CMOS器件，包括第一体极160cM、第一源极150aM、第一栅极102M、第一漏极150bM、第二漏极160bM、第二栅极103M、第二源极160aM、第二体极150cM、深掺杂连接结构电极120AM，衬底电极100M。如图11所示，本发明的工作原理为：将第一源极150aM和第一体极160cM连接至阳极，第一栅极102M连接至输入端1，第一漏极150bM和第二漏极160bM连接至输出端，第二栅极103M连接至输入端2，第二源极160aM、第二体极150cM连接至阴极，深掺杂连接结构电极120AM连接至阳极，衬底电极100M连接至阴极。第一源极150aM、N阱130、N型深掺杂层120、衬底电极100M纵向反向串联构成第一双向TVS器件结构，当有浪涌电流从第一源极150aM流向第一漏极150bM时，第一双向TVS器件由高阻抗转向低阻抗，吸收第一源极150aM流向第一漏极150bM浪涌电流；另外的，第二源极160aM、P阱140、P导电类型的轻掺杂外延层110、深掺杂连接结构电极120AM横向反向串联构成第二双向TVS器件结构，当有浪涌电流从第二源极160aM流向第二漏极160bM时，第二双向TVS器件由高阻抗转向低阻抗，吸收第二源极160aM流向第二漏极160bM浪涌电流。通过上述所说的两个双向TVS器件结构，可以使得第一源区150a、第一漏区150b、第二漏区160b、第二源区160a横向离子注入长度是一样的，减少了芯片内部面积，同时相对于片外的TVS器件结构，其具有寄生电容低的优点。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (2)
1.一种集成双向TVS的CMOS器件，其特征在于，包括衬底（100），衬底（100）上设有P导电类型的轻掺杂外延层（110），P导电类型的轻掺杂外延层（110）上设有N型深掺杂层（120），P导电类型的轻掺杂外延层（110）的左右两侧设有与N型深掺杂层（120）接触连接的深掺杂连接结构（120A）；P导电类型的轻掺杂外延层（110）内设有N阱（130）和P阱（140），N阱（130）的下表面与N型深掺杂层（120）上表面接触，P阱（140）的下表面不与N型深掺杂层（120）上表面接触；P阱（140）左侧边与N阱（130）右侧边相接触，P阱（140）右侧边与右边的深掺杂连接结构（120A）相接触，N阱（130）左侧边与左边的深掺杂连接结构（120A）相接触；
器件上设有五个STI结构（101），其中第一至第三STI结构分别位于N阱（130）左侧边处、N阱（130）与P阱（140）接触处、P阱（140）右侧边处，第四STI结构位于N阱（130）内偏左侧，第五STI结构位于P阱（140）内偏右侧；器件表面设有多晶硅的第一栅区（102）和第二栅区（103），其中第一栅区（102）位于第四STI结构和第二STI结构之间，第二栅区（103）位于第二STI结构与第五STI结构之间；第一栅区（102）和第二栅区（103）左右两侧分别设有绝缘侧墙（104）；重掺杂P导电类型的第一源区（150a）、第一漏区（150b）、第二体区（150c）分别位于第四STI结构和第一栅区（102）之间、第一栅区（102）和第二STI结构之间、第五STI结构和第三STI结构之间；重掺杂N导电类型的第二源区（160a）、第二漏区（160b）、第一体区（160c）分别位于第一STI结构和第四STI结构之间、第二STI结构和第二栅区（103）之间、第二栅区（103）和第五STI结构之间；并且，第一源区（150a）、第一漏区（150b）、第二源区（160a）、第二漏区（160b）的横向注入长度是一样的；
在第一体区（160c）、第一源区（150a）、第一栅区（102）、第一漏区（150b）、第二漏区（160b）、第二栅区（103）、第二源区（160a）、第二体区（150c）、右边的深掺杂连接结构（120A）表面分别设有电极，其电极分别为第一体极（160cM）、第一源极（150aM）、第一栅极（102M）、第一漏极（150bM）、第二漏极（160bM）、第二栅极（103M）、第二源极（160aM）、第二体极（150cM）、深掺杂连接结构电极（120AM）；在衬底（100）背面设有衬底电极（100M）；第一源极（150aM）、N阱（130）、N型深掺杂层（120）、衬底电极（100M）形成纵向反向串联，构成第一双向TVS器件结构；第二源极（160aM）、P阱（140）、P导电类型的轻掺杂外延层（110）、深掺杂连接结构电极（120AM）形成横向反向串联，构成第二双向TVS器件结构。
2.一种集成双向TVS的CMOS器件的制备方法，其特征在于，包括如下步骤：
步骤1：在衬底（100）表面外延生长形成P导电类型的轻掺杂外延层（110），然后在衬底（100）表面向下进行N导电类型离子注入形成N型深掺杂层（120）；
步骤2：在P导电类型的轻掺杂外延层（110）表面左侧和右侧区域同时向下离子注入，分别形成与N型深掺杂层（120）接触连接的深掺杂连接结构（120A）；
步骤3：在器件表面左侧向下离子注入形成N阱（130），N阱（130）的离子注入深度为下表面与N型深掺杂层（120）上表面接触；然后在器件表面右侧向下离子注入形成P阱（140），P阱（140）的离子注入深度为下表面不与N型深掺杂层（120）上表面接触；P阱（140）左侧边与N阱（130）右侧边相接触，P阱（140）右侧边与右边的深掺杂连接结构（120A）相接触，N阱（130）左侧边与左边的深掺杂连接结构（120A）相接触；
步骤4：通过槽刻蚀、氧化物填充、氧化物平坦化步骤在器件上形成共五个STI结构（101），其中第一至第三STI结构分别位于N阱（130）左侧边处、N阱（130）与P阱（140）接触处、P阱（140）右侧边处，第四STI结构位于N阱（130）内偏左侧，第五STI结构位于P阱（140）内偏右侧；
步骤5：经生长氧化层、多晶硅淀积、多晶硅栅刻蚀步骤，在器件表面形成多晶硅的第一栅区（102）和第二栅区（103），其中第一栅区（102）位于第四STI结构和第二STI结构之间，第二栅区（103）位于第二STI结构与第五STI结构之间；
步骤6：在器件表面三个区域进行P型LDD浅注入（1501）；第一P型LDD浅注入位于第四STI结构和第一栅区（102）之间，第二P型LDD浅注入位于第一栅区（102）和第二STI结构之间，第三P型LDD浅注入位于第五STI结构和第三STI结构之间；
然后在器件表面三个区域进行N型LDD浅注入（1601）；第一N型LDD浅注入位于第一STI结构和第四STI结构之间，第二N型LDD浅注入位于第二STI结构和第二栅区（103）之间，第三N型LDD浅注入位于第二栅区（103）和第五STI结构之间；
步骤7：在第一栅区（102）和第二栅区（103）左右两侧分别形成绝缘侧墙（104）；
步骤8：在从左往右的三个P型LDD浅注入（1501）处分别经离子注入对应形成重掺杂P导电类型的第一源区（150a）、第一漏区（150b）、第二体区（150c）；然后在从右往左的三个N型LDD浅注入（1601）处分别经离子注入对应形成重掺杂N导电类型的第二源区（160a）、第二漏区（160b）、第一体区（160c）；并且，第一源区（150a）、第一漏区（150b）、第二源区（160a）、第二漏区（160b）横向注入长度是一样的；
步骤9：通过后制程工艺，在第一体区（160c）、第一源区（150a）、第一栅区（102）、第一漏区（150b）、第二漏区（160b）、第二栅区（103）、第二源区（160a）、第二体区（150c）、右边的深掺杂连接结构（120A）上方分别进行接触孔和金属淀积步骤形成电极，其电极分别为第一体极（160cM）、第一源极（150aM）、第一栅极（102M）、第一漏极（150bM）、第二漏极（160bM）、第二栅极（103M）、第二源极（160aM）、第二体极（150cM）、深掺杂连接结构电极（120AM）；然后将衬底（100）减薄后，在衬底（100）背面淀积金属形成衬底电极（100M）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310808416.5A CN116564962B (zh) | 2023-07-04 | 2023-07-04 | 一种集成双向tvs的cmos器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310808416.5A CN116564962B (zh) | 2023-07-04 | 2023-07-04 | 一种集成双向tvs的cmos器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116564962A CN116564962A (zh) | 2023-08-08 |
| CN116564962B true CN116564962B (zh) | 2023-09-08 |
Family
ID=87498510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310808416.5A Active CN116564962B (zh) | 2023-07-04 | 2023-07-04 | 一种集成双向tvs的cmos器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116564962B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246478A (ja) * | 1996-03-01 | 1997-09-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2005136290A (ja) * | 2003-10-31 | 2005-05-26 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| KR20150096914A (ko) * | 2014-02-17 | 2015-08-26 | 주식회사 시지트로닉스 | 저정전용량 tvs 제조방법 및 그 방법으로 제조된 tvs 소자 |
| US10062682B1 (en) * | 2017-05-25 | 2018-08-28 | Alpha And Omega Semiconductor (Cayman) Ltd. | Low capacitance bidirectional transient voltage suppressor |
| CN209389035U (zh) * | 2019-03-29 | 2019-09-13 | 焕珏（上海）集成电路有限公司 | 一种双向对称低电容tvs二极管 |
| WO2023016418A1 (zh) * | 2021-08-13 | 2023-02-16 | 上海维安半导体有限公司 | 一种双向瞬态电压抑制器件及其制备方法 |
-
2023
- 2023-07-04 CN CN202310808416.5A patent/CN116564962B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246478A (ja) * | 1996-03-01 | 1997-09-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2005136290A (ja) * | 2003-10-31 | 2005-05-26 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| KR20150096914A (ko) * | 2014-02-17 | 2015-08-26 | 주식회사 시지트로닉스 | 저정전용량 tvs 제조방법 및 그 방법으로 제조된 tvs 소자 |
| US10062682B1 (en) * | 2017-05-25 | 2018-08-28 | Alpha And Omega Semiconductor (Cayman) Ltd. | Low capacitance bidirectional transient voltage suppressor |
| CN209389035U (zh) * | 2019-03-29 | 2019-09-13 | 焕珏（上海）集成电路有限公司 | 一种双向对称低电容tvs二极管 |
| WO2023016418A1 (zh) * | 2021-08-13 | 2023-02-16 | 上海维安半导体有限公司 | 一种双向瞬态电压抑制器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116564962A (zh) | 2023-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9911728B2 (en) | Transient voltage suppressor (TVS) with reduced breakdown voltage | |
| US20140131796A1 (en) | Rf ldmos device and fabrication method thereof | |
| US20030230780A1 (en) | Fully silicided NMOS device for electrostatic discharge protection | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN104851919A (zh) | 双向穿通半导体器件及其制造方法 | |
| CN116564962B (zh) | 一种集成双向tvs的cmos器件及其制备方法 | |
| US9281304B2 (en) | Transistor assisted ESD diode | |
| CN113421922B (zh) | 一种具备栅极自钳位功能的三维igbt及其制造方法 | |
| CN105514040A (zh) | 集成jfet的ldmos器件及工艺方法 | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN111725206B (zh) | Pmos触发的scr器件、scr器件的制造方法及scr静电保护电路 | |
| CN108389857B (zh) | 提高维持电压的多晶硅假栅静电释放器件及其制作方法 | |
| CN113421923A (zh) | 一种具备栅极自钳位功能的igbt及其制造方法 | |
| CN108364945B (zh) | 一种提高维持电压的双栅栅控静电释放器件及其制作方法 | |
| CN101577279B (zh) | 一种抗辐照的多叉指cmos器件 | |
| US11476244B2 (en) | Laterally-diffused metal-oxide-semiconductor devices for electrostatic discharge protection applications | |
| CN112447845B (zh) | 一种半导体器件的制作方法和半导体器件 | |
| CN112466937B (zh) | 一种维持电压可调的soi工艺可控硅静电放电保护结构 | |
| CN212085012U (zh) | 一种可控硅门极与阳极短接的低正向钳位电压开关二极管 | |
| CN111180421B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN111969064B (zh) | 寄生式ldmos器件及其制作方法 | |
| CN114334955A (zh) | 静电防护结构及静电防护结构的制作方法 | |
| Won et al. | Power trench gate MOSFET with an integrated 6-pack configuration for a 3-phase inverter | |
| CN111968917A (zh) | 一种引入block结构深N阱层的抗辐射GGNMOS器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240202 Address after: No. 88, Wenchang East Road, Yangzhou, Jiangsu 225000 Patentee after: Jiangsu Daoyuan Technology Group Co.,Ltd. Country or region after: China Address before: 211135 enlightenment star Nanjing maker space G41, second floor, No. 188, Qidi street, Qilin science and Technology Innovation Park, Qixia District, Nanjing, Jiangsu Province Patentee before: Jiangsu Peregrine Microelectronics Co.,Ltd. Country or region before: China |