CN113421922B - 一种具备栅极自钳位功能的三维igbt及其制造方法 - Google Patents
一种具备栅极自钳位功能的三维igbt及其制造方法 Download PDFInfo
- Publication number
- CN113421922B CN113421922B CN202110709782.6A CN202110709782A CN113421922B CN 113421922 B CN113421922 B CN 113421922B CN 202110709782 A CN202110709782 A CN 202110709782A CN 113421922 B CN113421922 B CN 113421922B
- Authority
- CN
- China
- Prior art keywords
- type well
- well region
- type
- region
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 230000003071 parasitic effect Effects 0.000 claims abstract description 30
- 238000000151 deposition Methods 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 230000010355 oscillation Effects 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于功率半导体技术领域，具体的说是涉及一种具备栅极自钳位功能的三维IGBT及其制造方法。本发明结构与常规IGBT相比，阴极金属通过第一P型阱区、第三P型阱区与第二P型阱区连接，且栅极金属与部分第二N型阱区上表面接触，从而在本发明结构中引入了寄生二极管结构，包括第二N型阱区与第二P型阱区构成的PN结，栅极金属与第二N型阱区上表面接触的部分作为寄生二极管的阴极，阴极金属与P型阱区接触的部分作为寄生二极管的阳极。本发明的结构避免了IGBT器件应用高频变换器时栅电压震荡导致器件误开启甚至击穿器件栅电容而使器件失效，以及静电放电时因栅介质击穿导致的器件失效的问题。
Description
技术领域
本发明属于功率半导体技术领域，具体的说是涉及一种具备栅极自钳位功能的三维IGBT及其制造方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor)，绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。GTR饱和压降低，载流密度大，但驱动电流较大；MOSFET驱动功率很小，开关速度快，但导通压降大，载流密度小。IGBT综合了以上两种器件的优点，驱动功率小而饱和压降低。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
IGBT经常使用开关变换器中，但由于IGBT结构内部具有寄生电容和寄生电感，以及用于与变换器其他元件连接的引脚和导线产生的寄生电感，在工作时常常会在其栅-源电压上出现高频振荡。这种高频振荡使导致IGBT失效的一个重要原因：如果电压振荡幅度足够大，会导致器件关闭状态期间周期性地误开启甚至击穿器件栅电容导致器件失效。当多个IGBT并联时，单个器件的震荡可能会引起周围其他器件的震荡，导致更多的器件的失效。
同时，半导体器件在生产、组装、运输等过程中，常常会受到静电放电(Electrostatic Discharge,ESD)的影响。随着技术的发展，电子系统的小型化使ESD带来的危害尤为突出，因此ESD防护仍是如今的研究热点。ESD现象发生时通常会在很短的时间内产生较大的电流(电压)，对于集成了MOS结构的IGBT而言，该电流(电压)直接加到栅上会导致栅氧化层的击穿，引起器件及系统失效。
发明内容
本发明的目的，就是为了避免了IGBT器件应用高频变换器时栅电压震荡误开启甚至击穿器件栅电容导致器件失效，以及静电放电时因栅介质击穿导致的器件失效的问题。
本发明的技术方案：一种具备栅极自钳位功能的三维IGBT，其元胞结构包括由阳极9和位于阳极9底部的阳极金属10构成的阳极结构、位于阳极结构顶部的漂移区1、位于漂移区1左侧寄生二极管结构以及顶部右侧的栅极结构与阴极结构；所述N型漂移区1顶部右侧具有第一P型阱区21，所述第一P型阱区21上层具有第一N型阱区51，第二N型阱区52；其特征在于，所述阴极结构包括阴极金属7；所述阴极金属7与部分第一P型阱区21的上表面、部分第一N型阱区51的上表面接触；所述N型漂移区1顶部左侧具有第二P型阱区22，所述第二P型阱区22上层具有第二N型阱区52；其特征在于，第二P型阱区22与第一P型阱区21通过中间的条形第三P型阱区23联通；所述栅极结构包括栅氧化层3、多晶硅4和栅极金属8；所述栅氧化层3的底部同时与N型漂移区1的上表面、部分第一P型阱区21的上表面、部分第一N型阱区51的上表面、全部第二P型阱区22、全部第三P型阱区23、部分第二N型阱区52接触；所述多晶硅4位于栅氧化层3上表面；所述栅极金属8与部分多晶硅4接触，同时延伸至远离阴极的左侧，并与部分第二N型阱区52上表面接触；所述栅氧化层3和多晶硅4与阴极金属7之间通过绝缘介质层6完全隔离；所述寄生二极管结构包括第二N型阱区52与第二P型阱区22构成的PN结，栅极金属8与第二N型阱区52上表面接触的部分作为寄生二极管的阴极，阴极金属7通过第一P型阱区21、第三P型阱区23与第二P型阱区22接触的部分作为寄生二极管的阳极。
一种具备栅极自钳位功能的三维IGBT的制造方法，其特征在于，包括以下步骤：
第一步：采用衬底硅片制作结终端，形成N型漂移区1；
第二步：在N型漂移区1上表面通过离子注入和推结形成P型阱区21，P型阱区22和P型阱区23，其中P型阱区23的左右两端分别与P型阱区21，P型阱区21接触；
第三步：在N型漂移区1上表面通过热氧生长栅氧化层3，在栅氧化层3表面和边缘淀积多晶硅4，并进行刻蚀，其中栅氧化层3下表面与全部的P型阱区23上表面，部分的P型阱区21的P型阱区22上表面接触；
第四步：在P型阱区21中注入N型杂质形成第一N型阱区51，在P型阱区22中注入N型杂质形成第二N型阱区52，且部分第一N型阱区51与部分第二N型阱区52的上表面与栅氧化层3的底部接触；
第五步：在器件表面第一次淀积BPSG绝缘介质层6，刻蚀欧姆接触孔，绝缘介质层6完全覆盖多晶硅3的上表面和侧面；
第七步：在器件正面淀积第一层金属并刻蚀第一层金属，形成阴极7，阴极7下表面同时与N型阱区51和P型阱区4接触；
第八步：在器件表面第二次淀积BPSG绝缘介质层6，刻蚀欧姆接触孔，绝缘介质层6完全覆盖阴极7的上表面和侧面；
第九步：在器件正面淀积第二层金属，形成栅电极8，栅电极8覆盖多晶硅4上表面并沿多晶硅4侧面延伸至与第二P型阱区22接触；
第十步：淀积钝化层；
第十一步：对N型漂移区1下表面进行减薄、抛光处理，离子注入并进行激活，形成阳极区9；
第十二步：背金，在阳极区9底部淀积阳极金属10形成阳极。
本发明的效益是，提出一种具备栅极自钳位功能的三维IGBT，避免了IGBT器件应用高频变换器时栅电压震荡导致器件误开启甚至击穿器件栅电容而使器件失效，以及静电放电时因栅介质击穿导致的器件失效的问题。
附图说明
图1是常规IGBT的结构示意图；
图2是实施例中具备栅极自钳位功能的三维IGBT的结构示意图；
图3是IGBT在有外部寄生电感条件下工作时的等效电路图；
图4是常规IGBT和实施例结构栅电流与栅电压关系的仿真结果对比图；
图5是实施例的工艺流程中采用衬底硅片形成N型漂移区1的示意图；
图6是实施例的工艺流程中在N型硅片上制作P型阱区的示意图；
图7是实施例的工艺流程中在N型硅片上制作栅氧化层2和多晶硅3的示意图；
图8是实施例的工艺流程中在P阱区中制作N型阱区的示意图；
图9是实施例的工艺流程中第一次淀积BPSG层的示意图；
图10是实施例中的工艺流程中淀积第一层金属并刻蚀第一层金属，形成阴极金属7的示意图；
图11是实施例中的工艺流程中第二次淀积BPSG层并刻蚀接触孔的示意图；
图12是实施例中的刻蚀第二层金属，形成栅极金属8的示意图；
图13是实施例中的工艺流程中在N型硅片背面制作P型阳极区的示意图；
图14是实施例中的工艺流程中在P型阳极区上淀积阳极金属的示意图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
图1为常规IGBT的结构示意图，其具有寄生的MOS和三极管结构，其开启时速度快，导通时具有较小的导通压降。但在应用于高频变换器时，从器件阴极到地的寄生电感上会产生很大的感生电动势，栅电容两端电势差增大，增大至超过栅氧化层击穿电压(VOX)时会导致栅氧化层击穿，从而使器件失效。
图2为实施例中具备栅极自钳位功能的三维IGBT的结构示意图。本发明结构与常规IGBT相比，阴极金属7通过第一P型阱区21、第三P型阱区23与第二P型阱区22连接，且栅极金属8与部分第二N型阱区52上表面接触。从而在本发明结构中引入了寄生二极管结构，包括第二N型阱区52与第二P型阱区22构成的PN结，栅极金属8与第二N型阱区52上表面接触的部分作为寄生二极管的阴极，阴极金属7与P型阱区4接触的部分作为寄生二极管的阳极。
本发明提出的一种具备栅极自钳位功能的三维IGBT，其工作原理如下：
由于本发明结构P型阱区2与阴极金属7连接，在正向阻断时，阳极注入的空穴可通过P型阱区2与阴极金属7连接的区域流向阴极，故栅极零偏置下就可以实现正向耐压，具有常关特性。在导通时，本发明结构阴极接地，在栅极上加正压。由多晶硅4、栅氧化层3以及栅氧化层3下方的第一N型阱区51、第一P型阱区21、N型漂移区1构成的NMOS开启，其阈值电压为VTH。同时，第二N型阱区52和第二P型阱区22构成的PN结来承受栅极电压。第二N型阱区52和第二P型阱区22构成的PN结处的耗尽区扩展，电场增强。当栅极电压达到该PN结的击穿电压VB(VTH<VB<VOX)时，PN结击穿，在空间电荷区产生大量的电子—空穴对，实现反向导通，产生了栅极电压的泄放通路。此时在寄生二极管内部形成了从栅极金属8到阴极金属7的泄放电流，使栅极-阴极之间的电位被钳位。因此，在栅极上有大于VB的电压时，该电压可通过引入的寄生二极管泄放掉，使栅极-阴极之间的电位差保持在较低的范围，从而避免了栅电容两端电势差增大而使栅氧化层击穿。值得注意的是，在不影响器件其他特性的前提下，可以通过合理调节第二P型阱区22和第一、第二N型阱区的浓度来使器件NMOS部分的阈值电压VTH以及寄生二极管的击穿电压VB取到满足应用需求的值，并且满足VTH<VB<VOX。
图3为IGBT在有外部寄生电感条件下工作时的等效电路图。可以看到，当器件开启后，较大的电流上升沿di/dt会在阴极到地的寄生电感LC上产生一个较大的感应电压。该电压会对栅极电容进行充放电，引起栅极-阴极两端电压震荡，当电压峰值大于栅介质耐压时就会导致栅介质击穿，造成器件失效。
图4是常规IGBT和实施例结构栅电流与栅电压关系的仿真结果对比图。可以看到，对于常规IGBT，在栅氧化层击穿前，随栅极上电压的增大，器件栅电流几乎不变且接近0，说明其不存在泄放栅极电压的通路。因此对于常规IGBT，当ESD现象产生的大电压加在栅上时，由栅介质层承受耐压，当栅上电压大于栅氧化层击穿电压(VOX)时会导致栅氧化层的击穿，引起器件及系统失效。而对于本发明结构，当栅极上电压大于VB时，寄生二极管被击穿并反向导通，从而在寄生二极管内部形成了从栅极金属8到阴极金属7的泄放电流。因此，本发明结构在栅压远小于VOX时就可以将栅上电压泄放掉，从而避免了静电放电时因栅介质击穿导致的器件失效。
以图2所示的器件结构示意图为例，其制作方法包括以下步骤：
第一步：采用衬底硅片制作结终端，形成N型漂移区1；
第二步：在N型漂移区1上表面通过离子注入和推结形成第一P型阱区21，第二P型阱区22以及第三P型阱区23；
第三步：在N型漂移区1上表面通过热氧生长栅氧化层3，在栅氧化层3表面淀积多晶硅4，并进行刻蚀；
第四步：在P型阱区21中注入N型杂质形成第一N型阱区51，在P型阱区22中注入N型杂质形成第二N型阱区52，且部分第一N型阱区51的上表面以及部分第二N型阱区52的上表面与栅氧化层2的底部接触；
第五步：在器件表面第一次淀积BPSG绝缘介质层6，刻蚀欧姆接触孔，绝缘介质层6完全覆盖多晶硅3的上表面和侧面；
第七步：在器件正面淀积第一层金属并刻蚀第一层金属，形成阴极7，阴极7下表面同时与N型阱区51和P型阱区4接触；
第八步：在器件表面第二次淀积BPSG绝缘介质层6，刻蚀欧姆接触孔，绝缘介质层6完全覆盖阴极7的上表面和侧面；
第九步：在器件正面淀积第二层金属，形成栅电极8，栅电极8覆盖多晶硅4上表面并沿多晶硅4侧面延伸至与第二P型阱区22接触；
第十步：淀积钝化层；
第十一步：对N型漂移区1下表面进行减薄、抛光处理，离子注入并进行激活，形成阳极区9；
第十二步：背金，在阳极区9底部淀积阳极金属10形成阳极。
本发明的核心思想在于，通过改进常规IGBT的器件结构，在栅极与阴极之间引入寄生二极管，当栅上电压较大时，使该电压通过寄生二极管的反向导通释放并将栅极-阴极的电势差钳位在比较低的范围。因此，本发明结构避免了IGBT应用于高频变换器时由于寄生电感和寄生电容导致的栅电压震荡而使器件误开启或失效，以及静电放电时因栅介质击穿导致的器件失效的问题。
Claims (2)
1.一种具备栅极自钳位功能的三维IGBT，包括沿垂直方向自底向上依次层叠设置的阳极(10)、P型阳极区(9)、N型漂移区(1)；其特征在于，沿横向方向，在N型漂移区(1)上层两侧分别具有第一P型阱区(21)和第二P型阱区(22)，沿纵向方向，在第一P型阱区(21)和第二P型阱区(22)之间的N型漂移区(1)中部，还具有第三P型阱区(23)，第三P型阱区(23)在横向方向上分别连接第一P型阱区(21)和第二P型阱区(22)；所述垂直方向、横向方向和纵向方向构成三维方向；第一P型阱区(21)上层具有第一N型阱区(51)，第二P型阱区(22)上层具有第二N型阱区(52)；在N型漂移区(1)上表面一侧具有栅氧化层(3)，栅氧化层(3)的下表面分别与N型漂移区(1)、第二P型阱区(22)、第三P型阱区(23)和第二N型阱区(52)接触，栅氧化层(3)上表面具有多晶硅(4)与栅电极(8)，栅电极(8)还沿栅氧化层(3)侧面垂直向下延伸至与第二P型阱区(22)接触；在N型漂移区(1)上表面另一侧具有阴极(7)，阴极(7)下表面与第一N型阱区(51)、第一P型阱区(21)接触；所述第一P型阱区(21)、第二P型阱区(22)、第三P型阱区(23)、第二N型阱区(52)、栅电极(8)和阴极(7)构成寄生二极管结构，第二N型阱区(52)与第二P型阱区(22)构成寄生二极管PN结，栅电极(8)与第二N型阱区(52)上表面接触的部分作为寄生二极管的阴极，阴极(7)、第一P型阱区(21)、第三P型阱区(23)和第二P型阱区(22)接触的部分作为寄生二极管的阳极。
2.一种具备栅极自钳位功能的三维IGBT的制造方法，其特征在于，包括以下步骤：
第一步：采用衬底硅片制作结终端，形成N型漂移区(1)；
第二步：在N型漂移区(1)上表面通过离子注入和推结形成第一P型阱区(21)，第二P型阱区(22)和第三P型阱区(23)，其中，沿横向方向，第一P型阱区(21)和第二P型阱区(22)位于N型漂移区(1)上层两侧，沿纵向方向，第三P型阱区(23)位于第一P型阱区(21)和第二P型阱区(22)之间的N型漂移区(1)中部，第三P型阱区(23)在横向方向上分别连接第一P型阱区(21)和第二P型阱区(22)；
第三步：在N型漂移区(1)上表面通过热氧生长栅氧化层(3)，在栅氧化层(3)表面和边缘淀积多晶硅(4)，并进行刻蚀，其中栅氧化层(3)下表面与全部的第三P型阱区(23)上表面，部分的第一P型阱区(21)的第二P型阱区(22)上表面接触；
第四步：在第一P型阱区(21)中注入N型杂质形成第一N型阱区(51)，在第二P型阱区(22)中注入N型杂质形成第二N型阱区(52)，且部分第一N型阱区(51)与部分第二N型阱区(52)的上表面与栅氧化层(3)的底部接触；
第五步：在器件表面第一次淀积BPSG绝缘介质层(6)，刻蚀欧姆接触孔，绝缘介质层(6)完全覆盖多晶硅(3)的上表面和侧面；
第七步：在器件正面淀积第一层金属并刻蚀第一层金属，形成阴极(7)，阴极(7)下表面同时与N型阱区(51)和P型阱区(4)接触；
第八步：在器件表面淀积BPSG绝缘介质层(6)，刻蚀欧姆接触孔，绝缘介质层(6)完全覆盖阴极(7)的上表面和侧面；
第九步：在器件正面淀积第二层金属，形成栅电极(8)，栅电极(8)覆盖多晶硅(4)上表面并沿多晶硅(4)侧面延伸至与第二P型阱区(22)接触；
第十步：淀积钝化层；
第十一步：对N型漂移区(1)下表面进行减薄、抛光处理，离子注入并进行激活，形成P型阳极区(9)；
第十二步：背金，在P型阳极区(9)底部淀积阳极金属形成阳极(10)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110709782.6A CN113421922B (zh) | 2021-06-25 | 2021-06-25 | 一种具备栅极自钳位功能的三维igbt及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110709782.6A CN113421922B (zh) | 2021-06-25 | 2021-06-25 | 一种具备栅极自钳位功能的三维igbt及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113421922A CN113421922A (zh) | 2021-09-21 |
| CN113421922B true CN113421922B (zh) | 2022-05-13 |
Family
ID=77716652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110709782.6A Active CN113421922B (zh) | 2021-06-25 | 2021-06-25 | 一种具备栅极自钳位功能的三维igbt及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113421922B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114664921B (zh) * | 2022-03-21 | 2023-05-05 | 电子科技大学 | 一种具备抗esd功能的igbt及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017694A (ja) * | 2001-04-23 | 2003-01-17 | Fuji Electric Co Ltd | 半導体装置 |
| JP2007103646A (ja) * | 2005-10-04 | 2007-04-19 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| CN102299168A (zh) * | 2010-06-25 | 2011-12-28 | 三菱电机株式会社 | 功率用半导体装置 |
| CN103383958A (zh) * | 2013-07-17 | 2013-11-06 | 电子科技大学 | 一种rc-igbt器件及其制作方法 |
| CN108389892A (zh) * | 2018-02-02 | 2018-08-10 | 电子科技大学 | 一种具有纵向变掺杂剂量的深槽型横向耐压区 |
| CN110212017A (zh) * | 2019-05-15 | 2019-09-06 | 电子科技大学 | 一种具有阻性场板的超结带槽横向耐压区 |
| CN112563326A (zh) * | 2020-12-14 | 2021-03-26 | 电子科技大学 | 一种具有寄生二极管的mos栅控晶闸管及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6337634B2 (ja) * | 2014-06-16 | 2018-06-06 | 富士電機株式会社 | 半導体集積回路装置 |
| JP6261494B2 (ja) * | 2014-12-03 | 2018-01-17 | 三菱電機株式会社 | 電力用半導体装置 |
| JP6947915B6 (ja) * | 2017-11-01 | 2021-11-10 | 蘇州東微半導体股▲ふん▼有限公司 | Ｉｇｂｔパワーデバイス |
| JP7178950B2 (ja) * | 2019-04-18 | 2022-11-28 | 三菱電機株式会社 | 半導体装置 |
| JP2021078329A (ja) * | 2019-11-13 | 2021-05-20 | 富士電機株式会社 | 半導体装置 |
-
2021
- 2021-06-25 CN CN202110709782.6A patent/CN113421922B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017694A (ja) * | 2001-04-23 | 2003-01-17 | Fuji Electric Co Ltd | 半導体装置 |
| JP2007103646A (ja) * | 2005-10-04 | 2007-04-19 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| CN102299168A (zh) * | 2010-06-25 | 2011-12-28 | 三菱电机株式会社 | 功率用半导体装置 |
| CN103383958A (zh) * | 2013-07-17 | 2013-11-06 | 电子科技大学 | 一种rc-igbt器件及其制作方法 |
| CN108389892A (zh) * | 2018-02-02 | 2018-08-10 | 电子科技大学 | 一种具有纵向变掺杂剂量的深槽型横向耐压区 |
| CN110212017A (zh) * | 2019-05-15 | 2019-09-06 | 电子科技大学 | 一种具有阻性场板的超结带槽横向耐压区 |
| CN112563326A (zh) * | 2020-12-14 | 2021-03-26 | 电子科技大学 | 一种具有寄生二极管的mos栅控晶闸管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113421922A (zh) | 2021-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| CN110061050B (zh) | 半导体器件和具有势垒区的绝缘栅双极型晶体管 | |
| US10134888B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN106653836B (zh) | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 | |
| US7679136B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP5392959B2 (ja) | 半導体デバイスおよび半導体デバイスを形成する方法 | |
| JP4024503B2 (ja) | 半導体装置及びその製造方法 | |
| US11322606B2 (en) | Heterojunction semiconductor device having high blocking capability | |
| US9349847B2 (en) | Semiconductor device and power converter | |
| US9917184B2 (en) | Semiconductor component that includes a clamping structure and method of manufacturing the semiconductor component | |
| CN112563326B (zh) | 一种具有寄生二极管的mos栅控晶闸管及其制造方法 | |
| CN113140566A (zh) | 具有隔离结构的集成式芯片及其制作方法 | |
| CN113035841A (zh) | 具有结隔离结构的集成式芯片及其制作方法 | |
| CN113421922B (zh) | 一种具备栅极自钳位功能的三维igbt及其制造方法 | |
| CN114497201A (zh) | 集成体继流二极管的场效应晶体管、其制备方法及功率器件 | |
| US6914270B2 (en) | IGBT with PN insulation and production method | |
| CN113421923A (zh) | 一种具备栅极自钳位功能的igbt及其制造方法 | |
| US20230147486A1 (en) | Integrated freewheeling diode and extraction device | |
| CN103681824A (zh) | 功率半导体元件 | |
| CN104078494A (zh) | 功率半导体设备及其制作方法 | |
| CN114664921B (zh) | 一种具备抗esd功能的igbt及其制造方法 | |
| CN113437143B (zh) | 一种具有寄生二极管的三维mos栅控晶闸管及其制造方法 | |
| CN113437135B (zh) | 一种压控型发射极关断晶闸管器件及其制造方法 | |
| CN215815878U (zh) | 具有隔离结构的集成式芯片 | |
| US11728420B2 (en) | Mesa contact for a power semiconductor device and method of producing a power semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |