CN113437135B - 一种压控型发射极关断晶闸管器件及其制造方法 - Google Patents
一种压控型发射极关断晶闸管器件及其制造方法 Download PDFInfo
- Publication number
- CN113437135B CN113437135B CN202110710261.2A CN202110710261A CN113437135B CN 113437135 B CN113437135 B CN 113437135B CN 202110710261 A CN202110710261 A CN 202110710261A CN 113437135 B CN113437135 B CN 113437135B
- Authority
- CN
- China
- Prior art keywords
- cathode
- type
- region
- well region
- type well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 62
- 229910052751 metal Inorganic materials 0.000 claims description 62
- 238000000151 deposition Methods 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000004886 process control Methods 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 21
- 230000008021 deposition Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明属于功率半导体技术领域，具体的说涉及一种压控型发射极关断晶闸管及其制造方法。本发明通过设计双阴极的MCT器件结构，以及外部连接NMOS和二极管，实现了完全由单个栅极的电压控制的器件的开启和关断。因此，本发明结构避免了发射极关断晶闸管(ETO)由于有三个栅极，导致器件开启与关断时控制复杂，以及ETO导通时需要向GTO门极注入很强的电流触发脉冲，导致其驱动电路复杂和体积庞大的问题。
Description
技术领域
本发明属于 功率半导体技术领域，具体的说涉及一种压控型发射极关断晶闸管及其制造方法。
背景技术
发展诸如太阳能、风能等可再生能源是减轻碳排放的一种重要途径。可再生能源设施通过电力电子变换器将电能转换成满足用户和行业需要的常规60Hz交流电。由于涉及到相对较大的功率等级，在上述应用领域中使用的功率半导体必须具有高压大电流的处理能力。
兆瓦级功率应用中,晶闸管曾经是唯一的应用器件,但因它是半控型器件,没有门极关断能力,难以满足现代变流器控制技术的要求。GTO在高压直流输电(HVDC)和兆瓦级应用中已取得成功,但缺点是:导通暂态电流的不均匀分布会引起di/dt问题,需要di/dt缓冲器；同时也造成反偏安全工作区(RBSOA)比较小；p-n-p-n四层结构使得GTO对dv/dt比较敏感,因此关断时需要dv/dt缓冲器；门极驱动器体积大,消耗的功率达数百瓦；存储时间长,动态响应慢,工作频率一般限制在1kHz以下。
发射极关断晶闸管(ETO)是满足高性能电能变换技术要求的新型大功率电力电子器件。通过特殊结构实现的单位增益关断技术大大改善了ETO的关断特性,提高了工作频率,增大了安全工作范围,同时使它更易于串并联使用。
但由于发射极关断晶闸管(ETO)有三个栅极，导致器件开启与关断时控制复杂。尽管ETO 器件在关断时只需要控制栅极电压，但在ETO导通时,需要向GTO门极注入很强的电流触发脉冲，因此其驱动电路复杂，且不利于提高系统的可靠性。在此基础上，一种压控型发射极关断晶闸管被提出，只有一个栅极，并且是一种压控型器件(器件的开启与关断都只需要控制栅极电压)，有利于简化驱动电路。同时，具有压控型发射极关断晶闸管能在较小的导通电流下被触发，使其在较大电流范围内具有较小的导通电阻，并且具有更快的开启和关断速度。
发明内容
本发明的目的，就是为了避免发射极关断晶闸管(ETO)在开启和关断时三个栅极控制方法复杂，以及在ETO导通时,需要向GTO门极注入很强的电流触发脉冲，导致其驱动电路复杂，且不利于提高系统的可靠性的问题。
本发明的技术方案：一种压控型发射极关断晶闸管(ETO)，其结构包括一个双阴极结构的MOS栅控晶闸管(MCT)、一个二极管和一个MOS管，其中MCT元胞结构包括由阳极 10和位于阳极10底部的阳极金属11构成的阳极结构、位于阳极结构顶部的漂移区1、位于漂移区1顶部的栅极结构与阴极结构；所述N型漂移区1中具有P型阱区4，所述P型阱区 4上层具有N型阱区5；所述N型阱区5上层具有P型源区6；其特征在于，所述阴极结构包括阴极金属81和阴极金属82；所述阴极金属81与部分P型阱区6的上表面、部分第一N 型阱区5的上表面接触；所述阴极金属82只与部分P型阱区4的上表面接触；所述栅极结构包括栅氧化层2、多晶硅3和栅极金属9；所述栅氧化层2的底部同时与N型漂移区1的上表面、部分P型阱区4的上表面、部分N型阱区5的上表面和部分P型源区6的上表面接触；所述多晶硅3位于栅氧化层2上表面；所述栅极金属9与部分多晶硅3接触；所述栅极金属 9与阴极金属81之间通过绝缘介质层7完全隔离；所述栅氧化层2和多晶硅3与阴极金属81 之间也通过绝缘介质层7完全隔离；所述阴极金属81与阴极金属82之间通过绝缘介质层7 完全隔离；所述双阴极结构包括第一阴极金属81和第二阴极金属82。本发明结构内部的连接方式为MCT的第一阴极金属81连接NMOS管漏极，栅极金属9与NMOS管栅极连接组成ETO器件的栅极，第二阴极金属82连接二极管阳极，二级管阳极与NMOS管源极连接组成ETO器件的阴极，MCT的阳极也是ETO器件的阳极。
一个双阴极结构的阴极短路MOS栅控晶闸管(CS-MCT)的制造方法，包括以下步骤：
第一步：采用衬底硅片制作结终端，形成N型漂移区1；
第二步：在N型漂移区1上表面通过热氧生长栅氧化层2，在栅氧化层2表面淀积多晶硅3，并进行刻蚀；
第三步：采用多晶硅自对准技术，在N型漂移区1上表面通过离子注入和推结形成P型阱区4；
第四步：在P型阱区4中注入N型杂质形成N型阱区5，且部分N型阱区5的上表面与栅氧化层2的底部接触；
第五步：在N型阱区5中注入P型杂质形成P型源区6；
第六步：在器件表面淀积BPSG绝缘介质层7，刻蚀欧姆接触孔，所述绝缘介质层7完全覆盖多晶硅3的上表面和侧面；
第七步：在器件正面淀积第一层金属并刻蚀第一层金属，形成第一阴极金属81和第二阴极金属82；
第八步：在器件表面淀积BPSG绝缘介质层7，刻蚀欧姆接触孔，所述绝缘介质层7完全覆盖阴极金属8的侧面；
第九步：在器件正面淀积第二层金属，形成栅极金属9；
第十步：淀积钝化层；
第十一步：对N型漂移区1下表面进行减薄、抛光处理，离子注入并进行激活，形成阳极区10；
第十二步：背金，在阳极区10底部淀积阳极金属11形成阳极。
本发明的效益是，提出一种压控型发射极关断晶闸管，晶闸管的开启和关断完全由单个栅极的栅电压控制，避免了发射极关断晶闸管(ETO)由于有三个栅极，导致器件开启与关断时控制复杂，以及ETO导通时需要向GTO门极注入很强的电流触发脉冲，导致其驱动电路复杂和体积庞大的问题。
附图说明
图1是常规GTO的结构示意图；
图2是由常规GTO以及两个MOS组成的ETO器件的结构示意图；
图3是双阴极结构的MOS栅控晶闸管的结构示意图；
图4是由双阴极结构的MOS栅控晶闸管以及一个二极管和一个MOS管组成的压控型ETO器件的结构示意图；
图5是用一个电阻作为负载条件下的仿真本发明结构的开启与关断能力的等效电路图；
图6是压控型ETO器件开启与关断时电流、电压相对时间变化的仿真结果图；
图7是实施例的工艺流程中采用衬底硅片形成N型漂移区1的示意图；
图8是实施例的工艺流程中在N型硅片上制作栅氧化层2和多晶硅3的示意图；
图9是实施例的工艺流程中在N型硅片上制作P型阱区的示意图；
图10是实施例的工艺流程中在P阱区中制作N型阱区的示意图；
图11是实施例的工艺流程中在N阱区中制作P型源区的示意图；
图12是实施例的工艺流程中第一次淀积BPSG层的示意图；
图13是实施例中的工艺流程中淀积第一层金属并刻蚀第一层金属，形成第一阴极金属 81和第二阴极金属82的示意图；
图14是实施例中的工艺流程中第二次淀积BPSG层并刻蚀接触孔的示意图；
图15是实施例中的工艺流程中淀积第二层金属，形成栅极金属9的示意图；
图16是实施例中的工艺流程中在N型硅片背面制作P型阳极区的示意图；
图17是实施例中的工艺流程中在P型阳极区上淀积阳极金属的示意图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
图1为常规GTO器件的结构示意图。
图2为由常规GTO以及两个MOS组成的ETO器件的结构示意图，其具有寄生的晶闸管结构，其开启时具有较大的di/dt，导通时具有较小的导通压降。但由于发射极关断晶闸管(ETO)有三个栅极，导致器件开启与关断时控制复杂。尽管ETO器件在关断时只需要控制栅极电压，但在ETO导通时,需要向GTO门极注入很强的电流触发脉冲，因此其驱动电路复杂，且不利于提高系统的可靠性。
图3为由双阴极结构的MOS栅控晶闸管器件的结构示意图。与常规MCT相比，本发明结构中阴极金属82与部分P型阱区4接触，即具有阴极短路区。同时阴极金属82与部分N 型阱区的上表面和P型源区的上表面接触，因此具有双阴极的结构。
图4为由双阴极结构的MOS栅控晶闸管以及外部的一个二极管和一个NMOS管组成的压控型ETO器件的结构示意图。与常规ETO相比，本发明结构中MCT的阴极金属81与NMOS管的漏极接触，阴极金属82与二极管阳极接触，栅极金属9与NMOS管栅极接触。同时二极管的阴极与NMOS管的源极接触作为本发明结构的阴极，栅极金属9与NMOS管栅极接触作为本发明结构的栅极，双阴极结构的MCT器件的阳极作为本发明结构的阳极。
本发明提出的压控型发射极关断晶闸管，其工作原理如下：
由于本发明结构包含双阴极结构的MCT，其中MCT具有阴极短路区，在正向阻断时，阳极注入的空穴可通过阴极短路区和与其连接的二极管流向阴极，故栅极零偏置下就可以实现正向耐压，具有常关特性。
在导通时，本发明结构阴极接地，在栅极上加正压。由多晶硅3、栅氧化层2以及栅氧化层2下方的N型阱区5、P型阱区4、N型漂移区1构成的MCT内部NMOS开启，同时，栅极上的正压也使外部NMOS开启。因此从阴极注入的电子首先通过开启的外部NMOS，再通过开启的内部NMOS进入N型漂移区1，使得P型阱区4、N型漂移区1和P型阳极区10 构成的PNP三极管开启。开启后的PNP三极管会使从阳极注入的空穴进入P型阱区4，然后通过阴极短路区和外部连接的二极管进入阴极。空穴电流流过P型阱区4和阴极短路区时会产生与N型阱区5和与其串联的外部二极管之间的电势差。当电势差大到足以使P型阱区4 和N型阱区5组成的PN结开启时，本发明结构即可开启。值得注意的是，阴极金属82串联外部二极管的目的在于当有电流流过二极管时P型阱区4的电势抬高，使P型阱区4和N型阱区5组成的PN结更快开启。
在关断时，栅极电压降为零，外部NMOS和MCT内部NMOS都关断，P型阱区4、N 型漂移区1和P型阳极区10构成的PNP三极管因为失去了基极电流而关断，MCT退出晶闸管模式，本发明结构即可关断。在不影响器件其他特性的前提下，可以通过合理调节N型阱区5、P型阱区4和N型漂移区1组成的内部NMOS以及外部NMOS的电流关断能力，来增强本发明结构的电流关断能力。
图5为用一个电阻作为负载条件下的仿真本发明结构的开启与关断能力的等效电路图。
图6是仿真结构显示的本发明结构的栅极电压，阳极电流、阳极电流与时间的关系图。可以看到，本发明结构实现了完全由单个栅极的电压控制的器件的开启和关断，可以在0.2us 内开启，0.5us内关断。因此，本发明结构避免了常规发射极关断晶闸管(ETO)由于有三个栅极，导致器件开启与关断时控制复杂，以及ETO导通时需要向GTO门极注入很强的电流触发脉冲，导致其驱动电路复杂和体积庞大的问题。
以图3和图4所示的器件结构示意图为例，其双阴极结构的MCT制作方法以及与外部 NMOS和二极管的拓扑连接包括以下步骤：
第一步：采用衬底硅片制作结终端，形成N型漂移区1；
第二步：在N型漂移区1上表面通过热氧生长栅氧化层2，在栅氧化层2表面淀积多晶硅3，并进行刻蚀；
第三步：采用多晶硅自对准技术，在N型漂移区1上表面通过离子注入和推结形成P型阱区4；
第四步：在P型阱区4中注入N型杂质形成N型阱区5，且部分N型阱区5的上表面与栅氧化层2的底部接触；
第五步：在N型阱区5中注入P型杂质形成P型源区6；
第六步：在器件表面淀积BPSG绝缘介质层7，刻蚀欧姆接触孔，所述绝缘介质层7完全覆盖多晶硅3的上表面和侧面；
第七步：在器件正面淀积第一层金属并刻蚀第一层金属，形成第一阴极金属81和第二阴极金属82；
第八步：在器件表面淀积BPSG绝缘介质层7，刻蚀欧姆接触孔，所述绝缘介质层7完全覆盖第一阴极金属81和第二阴极金属82的侧面；
第九步：在器件正面淀积第二层金属，形成栅极金属9；
第十步：淀积钝化层；
第十一步：对N型漂移区1下表面进行减薄、抛光处理，离子注入并进行激活，形成阳极区10；
第十二步：背金，在阳极区10底部淀积阳极金属11形成阳极。
第十二步：MCT的阴极金属81与MOS管的漏极接触，阴极金属82与二极管阳极接触，栅极金属9与MOS管栅极接触。同时二极管的阴极与MOS管的源极接触作为本发明结构的阴极，栅极金属9与MOS管栅极接触作为本发明结构的栅极，双阴极结构的MCT器件的阳极作为本发明结构的阳极。
本发明的核心思想在于，通过设计双阴极的MCT器件结构，以及外部连接NMOS和二极管，实现了完全由单个栅极的电压控制的器件的开启和关断。因此，本发明结构避免了发射极关断晶闸管(ETO)由于有三个栅极，导致器件开启与关断时控制复杂，以及ETO导通时需要向GTO门极注入很强的电流触发脉冲，导致其驱动电路复杂和体积庞大的问题。
Claims (2)
1.一种压控型发射极关断晶闸管，包括双阴极结构的MOS栅控晶闸管(MCT)、外部二极管和外部NMOS管，其特征在于，双阴极结构的MOS栅控晶闸管包括自底向上依次层叠设置的阳极(11)、P型阳极区(10)、N型漂移区(1)；在N型漂移区(1)上层一侧具有P型阱区(4)，P型阱区(4)上层具有N型阱区(5)，N型阱区(5)上层具有N型源区(6)；在N型漂移区(1)上表面具有栅氧化层(2)，栅氧化层(2)的下表面与N型漂移区(1)、P型阱区(4)、N型阱区(5)和N型源区(6)接触，栅氧化层(2 )上表面具有多晶硅(3)与栅电极(9)，构成栅极结构；在N型阱区(5)上表面具有第一阴极(81)，第一阴极(81)还与部分N型源区(6)上表面接触；在P型阱区(4)上表面具有第二阴极(82)，第一阴极(81)位于栅电极(9)和第二阴极(82)之间，且栅电极(9)与第一阴极(81)之间被绝缘层(7)隔离，第一阴极(81)与第二阴极(82)之间也被绝缘层(7)隔离；MCT与外部NMOS管和外部二极管的连接方式为：MCT的第一阴极金属(81)连接NMOS管漏极，栅电极(9)与NMOS管栅极连接组成ETO器件的栅极，第二阴极金属(82)连接二极管阳极，二级管阳极与NMOS管源极连接组成ETO器件的阴极，MCT的阳极是ETO器件的阳极。
2.用于如权利要求1所述的双阴极结构的MOS栅控晶闸管的制造方法，其特征在于，包括以下步骤：
第一步：采用衬底硅片制作结终端，形成N型漂移区(1)；
第二步：在N型漂移区(1)上表面通过热氧生长栅氧化层(2)，在栅氧化层(2)表面淀积多晶硅(3)，并进行刻蚀；
第三步：采用多晶硅自对准技术，在N型漂移区(1)上表面通过离子注入和推结形成P型阱区(4)；
第四步：在P型阱区(4)中注入N型杂质形成N型阱区(5)，且部分N型阱区(5)的上表面与栅氧化层(2)的底部接触；
第五步：在N型阱区(5)中注入P型杂质形成P型源区(6)；
第六步：在器件表面淀积BPSG绝缘层(7)，刻蚀欧姆接触孔，所述绝缘层(7)完全覆盖多晶硅(3)的上表面和侧面；
第七步：在器件正面淀积第一层金属并刻蚀第一层金属，形成第一阴极金属(81)和第二阴极金属(82)，第一阴极(81)的底部与N型阱区(5)上表面和部分P型源区(6)上表面接触，第二阴极金属(82)底部与P型阱区(4)上表面接触；
第八步：在器件表面淀积BPSG绝缘层(7)，刻蚀欧姆接触孔，所述绝缘层(7)完全覆盖第一阴极金属(81)和第二阴极金属(82)的侧面；
第九步：在器件正面淀积第二层金属，形成栅电极(9)，栅电极(9)位于多晶硅(3)的上表面；
第十步：淀积钝化层；
第十一步：对N型漂移区(1)下表面进行减薄、抛光处理，离子注入并进行激活，形成P型阳极区(10)；
第十二步：背金，在P型阳极区(10)底部淀积阳极金属形成阳极(11)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110710261.2A CN113437135B (zh) | 2021-06-25 | 2021-06-25 | 一种压控型发射极关断晶闸管器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110710261.2A CN113437135B (zh) | 2021-06-25 | 2021-06-25 | 一种压控型发射极关断晶闸管器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113437135A CN113437135A (zh) | 2021-09-24 |
| CN113437135B true CN113437135B (zh) | 2022-04-08 |
Family
ID=77754423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110710261.2A Active CN113437135B (zh) | 2021-06-25 | 2021-06-25 | 一种压控型发射极关断晶闸管器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113437135B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4967244A (en) * | 1988-04-22 | 1990-10-30 | Asea Brown Boveri Ltd | Power semiconductor component with switch-off facility |
| US5105244A (en) * | 1989-07-19 | 1992-04-14 | Asea Brown Boveri Ltd. | Gate turn-off power semiconductor component |
| US5198687A (en) * | 1992-07-23 | 1993-03-30 | Baliga Bantval J | Base resistance controlled thyristor with single-polarity turn-on and turn-off control |
| US5714774A (en) * | 1992-07-28 | 1998-02-03 | Fuji Electric Co., Ltd. | Two-gate semiconductor power switching device |
| US5793066A (en) * | 1995-09-26 | 1998-08-11 | International Rectifier Corporation | Base resistance controlled thyristor structure with high-density layout for increased current capacity |
| US6933541B1 (en) * | 1997-09-30 | 2005-08-23 | Virginia Tech Intellectual Properties, Inc. | Emitter turn-off thyristors (ETO) |
| WO2013049850A2 (en) * | 2011-09-29 | 2013-04-04 | Pakal Technologies Llc | Mct device with base-width-determined latching and non-latching states |
| CN105679819A (zh) * | 2016-03-18 | 2016-06-15 | 电子科技大学 | 一种逆导型mos栅控晶闸管及其制作方法 |
| CN107564959A (zh) * | 2017-08-30 | 2018-01-09 | 电子科技大学 | 一种mos栅控晶闸管及其制作方法 |
| CN112311366A (zh) * | 2020-10-23 | 2021-02-02 | 电子科技大学 | 基于阴极短路栅控晶闸管的隔离型双向直流固态断路器 |
| CN112563326A (zh) * | 2020-12-14 | 2021-03-26 | 电子科技大学 | 一种具有寄生二极管的mos栅控晶闸管及其制造方法 |
-
2021
- 2021-06-25 CN CN202110710261.2A patent/CN113437135B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4967244A (en) * | 1988-04-22 | 1990-10-30 | Asea Brown Boveri Ltd | Power semiconductor component with switch-off facility |
| US5105244A (en) * | 1989-07-19 | 1992-04-14 | Asea Brown Boveri Ltd. | Gate turn-off power semiconductor component |
| US5198687A (en) * | 1992-07-23 | 1993-03-30 | Baliga Bantval J | Base resistance controlled thyristor with single-polarity turn-on and turn-off control |
| US5714774A (en) * | 1992-07-28 | 1998-02-03 | Fuji Electric Co., Ltd. | Two-gate semiconductor power switching device |
| US5793066A (en) * | 1995-09-26 | 1998-08-11 | International Rectifier Corporation | Base resistance controlled thyristor structure with high-density layout for increased current capacity |
| US6933541B1 (en) * | 1997-09-30 | 2005-08-23 | Virginia Tech Intellectual Properties, Inc. | Emitter turn-off thyristors (ETO) |
| WO2013049850A2 (en) * | 2011-09-29 | 2013-04-04 | Pakal Technologies Llc | Mct device with base-width-determined latching and non-latching states |
| CN105679819A (zh) * | 2016-03-18 | 2016-06-15 | 电子科技大学 | 一种逆导型mos栅控晶闸管及其制作方法 |
| CN107564959A (zh) * | 2017-08-30 | 2018-01-09 | 电子科技大学 | 一种mos栅控晶闸管及其制作方法 |
| CN112311366A (zh) * | 2020-10-23 | 2021-02-02 | 电子科技大学 | 基于阴极短路栅控晶闸管的隔离型双向直流固态断路器 |
| CN112563326A (zh) * | 2020-12-14 | 2021-03-26 | 电子科技大学 | 一种具有寄生二极管的mos栅控晶闸管及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 《MOS栅控脉冲功率器件模型与新结构研究》;刘超;《博士论文》;20201231;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113437135A (zh) | 2021-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8809903B2 (en) | Semiconductor device and power conversion apparatus using the same | |
| CN109427869B (zh) | 一种半导体器件 | |
| CN112563326B (zh) | 一种具有寄生二极管的mos栅控晶闸管及其制造方法 | |
| JPH0697428A (ja) | スィッチオフ能力を有するｍｏｓ制御パワー半導体装置およびその製造方法 | |
| CN105023943A (zh) | 一种纵向rc-igbt器件 | |
| CN102254942A (zh) | 新型阶梯栅结构igbt及其制造方法 | |
| CN111834449A (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN111261698B (zh) | 一种消除电压折回现象的rc-ligbt器件 | |
| US8222671B2 (en) | Power semiconductor devices | |
| CN107564959B (zh) | 一种mos栅控晶闸管及其制作方法 | |
| CN109087946B (zh) | 一种沟槽栅mos控制晶闸管及其制作方法 | |
| CN113437135B (zh) | 一种压控型发射极关断晶闸管器件及其制造方法 | |
| CN105529370A (zh) | 一种mos触发负阻二极管及其制造方法 | |
| CN111211167B (zh) | 一种消除负阻效应的rc-igbt器件结构 | |
| US20150187922A1 (en) | Power semiconductor device | |
| CN110752257B (zh) | 一种mos栅控晶闸管及其制造方法 | |
| CN113421923A (zh) | 一种具备栅极自钳位功能的igbt及其制造方法 | |
| CN113421922A (zh) | 一种具备栅极自钳位功能的三维igbt及其制造方法 | |
| CN108899364B (zh) | 一种集成肖特基二极管的mos栅控晶闸管及其制备方法 | |
| CN112736134A (zh) | 碳化硅pnpn晶闸管注入型igbt器件 | |
| CN110610986A (zh) | 一种利用结终端集成横向续流二极管的rc-igbt器件 | |
| CN113725295B (zh) | 一种逆导型mos栅控晶闸管及其制造方法 | |
| CN112563325B (zh) | 一种mos栅控晶闸管及其制造方法 | |
| CN108054207A (zh) | 一种双沟道mos栅控晶闸管及其制造方法 | |
| CN114695519B (zh) | 屏蔽层状态自动切换的沟槽型碳化硅igbt器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |