CN111834449A - 一种具有背面双mos结构的快速关断rc-igbt器件 - Google Patents

一种具有背面双mos结构的快速关断rc-igbt器件 Download PDF

Info

Publication number
CN111834449A
CN111834449A CN202010731321.4A CN202010731321A CN111834449A CN 111834449 A CN111834449 A CN 111834449A CN 202010731321 A CN202010731321 A CN 202010731321A CN 111834449 A CN111834449 A CN 111834449A
Authority
CN
China
Prior art keywords
collector
type
region
contact
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010731321.4A
Other languages
English (en)
Other versions
CN111834449B (zh
Inventor
陈伟中
黄垚
黄元熙
李顺
黄义
贺利军
张红升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Post and Telecommunications
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN202010731321.4A priority Critical patent/CN111834449B/zh
Publication of CN111834449A publication Critical patent/CN111834449A/zh
Application granted granted Critical
Publication of CN111834449B publication Critical patent/CN111834449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种具有背面双MOS结构的快速关断RC‑IGBT器件，属于半导体技术领域。该器件包括栅极接触区1、发射极接触区2、金属场板3、集电极接触区4、发射极5、元胞区P型阱6、过渡区P型阱7、第一场限环8、第二场限环9、第三场限环10、N型集电极11、N型缓冲层12、P型集电极13、N型漂移区14、栅氧化层15、场氧化层16、集电极氧化层17、场截止环接触区18、场截止环19、集电极P‑base20。本发明在保证消除正向导通时的负阻效应的前提下，具有相对较快的关断速度和较低的Von、良好的反向导通性能及600V以上的耐压能力，提高了器件的工作稳定性和电流能力。

Description

一种具有背面双MOS结构的快速关断RC-IGBT器件
技术领域
本发明属于半导体技术领域，涉及一种具有背面双MOS结构的快速关断RC-IGBT器件。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)是由BJT(Bipolar Junction Transistor)双极型三极管和MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor)绝缘栅型场效应管组成的复合全控型电压驱动式功率半导体器件，因此其兼有MOSFET的高输入阻抗和BJT的低导通压降两方面的优点。IGBT综合了以上两种器件的优点，驱动功率小而饱和压降低。因此它将成为智能功率集成电路的核心部件之一被广泛应用于家电产品、环保型汽车及工业生产等领域,是未来市场极具潜力的半导体功率器件。但是其关断速度远比横向双扩散金属氧化物半导体场效应晶体管(LateralDouble-diffused MOSFET,LDMOS)的关断速度慢，导致其开关损耗较大，这严重影响了IGBT在功率集成电路中的应用。另外，IGBT结构，在反向导通时等效于两个背靠背的二极管，在集电极的P型集电极和N型缓冲层组成的PN结始终处于反向偏置状态，因此IGBT不具备反向导电能力。为了规避此项劣势，通常在IGBT典型逆变电路应用中反并联一个续流二极管FWD(Free Wheeling Diode)以作保护作用。但是传统RC-IGBT器件也有一些先天的劣势：首先因为N型集电极的引入，由于重掺杂的P型集电极对于从发射极流出的电子而言是一个高势垒，阻挡了电子流向集电极接触区。所以电子会首先通过N型缓冲层流到集电极的N型集电极部分，由于在电子流过时，N型缓冲层和P型集电极之间会产生一个电势差VPN。这个电势差成为导电模式的转换关键，在其低于阈值电压时只有发射极注入的电子参与导电，RC-IGBT处于单极型导电模式下。而随着在N型缓冲层中流过的电子电流的增加，当VPN达到阈值电压时，此时N型缓冲层和P型集电极形成的PN结会开启，P型集电极向漂移区注入空穴，此时实现导电模式的转换，这一过程便会导致负阻效应，在输出曲线上发生电流电压的突变，对器件的动态特性影响很大。这种现象也会使得RC-LIGBT在低温下并联使用时对电路系统中的其它器件的完全开启形成阻碍。
目前，对于提高IGBT的关断速度方法主要有三种：
1)降低N型漂移区内非平衡载流子的寿命，增加复合速率以提高关断速度。通常降低漂移区内非平衡载流子寿命的同时，其非平衡载流子总数也会减小，因此这种方法将导致导通压降增大，所以这种方法存在关断速度与导通压降之间的折衷问题；
2)控制从集电极到N型漂移区的少数载流子注入水平，以达到导通电阻和关断时间的折衷；
3)在集电极提供非平衡载流子抽出通道,在关断时迅速减少漂移区内非平衡载流子的总数，以提高器件的关断速度，由于载流子从单极型导通模式向双极型导通模式的转换，导通过程中容易出现负阻效应。
对于消除负阻效应思路主要有两种：①减小N型漂移区在发生电导调制前的固有电阻值；②增大与P型集电极上方的电阻值，使其在很小的电流下便达到足以开启P型集电极和N型缓冲层形成的PN结的压降；
针对基于以上方法对关断损耗和负阻效应的优化。如图1～5所示：常规集电极短路RC-IGBT，介质隔离与结隔离相结合的RC-IGBT，隧道注入型RC-IGBT，集电极槽栅MCT型RC-IGBT，双阳极RC-IGBT器件的结构示意图。现有设计中此类器件的续流二极管均纵向集成在元胞区，以元胞区的P-body为续流二极管的阳极提供空穴，因此关断时在P型集电极的上方压降较大，存在拖尾电流较长、击穿电压BV不理想、关断损耗Eoff或者正向导通压降Von较大等问题。
发明内容
有鉴于此，本发明的目的在于提供一种具有背面双MOS结构的快速关断RC-IGBT器件，在有效消除负阻效应的同时还能降低Von和Eoff。
为达到上述目的，本发明提供如下技术方案：
一种具有背面双MOS结构的快速关断RC-IGBT器件，包括元胞部分、过渡区部分、终端部分和集电极部分；
具体包括栅极接触区(1)、发射极接触区(2)、金属场板(3)、集电极接触区(4)、发射极(5)、元胞区P型阱(6)、过渡区P型阱(7)、第一场限环(8)、第二场限环(9)、第三场限环(10)、N型集电极(11)、N型缓冲层(12)、P型集电极(13)、N型漂移区(14)、栅氧化层(15)、场氧化层(16)、集电极氧化层(17)、场截止环接触区(18)、场截止环(19)和集电极P-base(20)；
1)元胞部分：从左至右依次设置五个技术参数相同的元胞结构，所述元胞结构包括栅极(1)、发射极接触区(2)、发射极(5)和元胞区P型阱(6)；最右侧的元胞结构紧邻过渡区P型阱(7)；所述发射极(5)上表面部分被栅氧化层(15)覆盖，另一部分被发射极接触区(2)所；栅氧化层(15)以及发射极接触区(2)均为相邻两发射极(5)所共用；完全相同的五个处于并排位置的元胞区P型阱(6)上表面与N型漂移区(14)上表面平齐，元胞区P型阱(6)其余表面完全处于N型漂移区(14)的包围之中；所述发射极(5)和过渡区P型阱(7)的上表面与元胞区P型阱(6)平齐，其余表面被元胞区P型阱(6)紧密包围；
所述栅极接触区(1)处于栅氧化层(15)之上，与发射极接触区(2)、N型漂移区(14)、元胞区P型阱(6)、过渡区P型阱(7)和发射极(5)做介质隔离；所述发射极接触区(2)左右两侧与栅氧化层(15)或场氧化层(16)紧邻，覆盖于发射极(5)、元胞区P型阱(6)或过渡区P型阱(7)的上表面；
2)过渡区部分：过渡区P型阱(7)紧邻最右端元胞P型阱(6)，最右侧第六个发射极(5)位于过渡区P型阱(7)上表面，且栅氧化层(15)以及发射极接触区(2)覆盖于发射极(5)上表面；所述过渡区P型阱(7)上表面与N型漂移区(14)上表面平齐，过渡区P型阱(7)其余表面完全处于N型漂移区14的包围之中；栅氧化层(15)部分覆盖于N型漂移区(14)上表面，其余部分分别覆盖于发射极(5)上表面，元胞区P型阱(6)或过渡区P型阱(7)上表面；
3)终端部分：从左到右依次设置三个相同的金属场板(3)分别覆盖于其下方所设置的第一场限环(8)、第二场限环(9)以及第三场限环(10)表面的中间部分，金属场板(3)的其余部分表面与场氧化层(16)的接触，与N型漂移区(14)不直接接触；终端最右侧设置一个场截止环(19)；所述第一场限环(8)、第二场限环(9)及第三场限环(10)上表面与N型漂移区(14)上表面平齐，其余表面完全处于N型漂移区(14)的包围之中；所述场氧化层(16)覆盖过渡区P型阱(7)右端上表面、N型漂移区(14)、第一场限环(8)、第二场限环(9)、第三场限环(10)的部分上表面，以及N型集电极(11)的上表面的两边；所述的场截止环(19)的上表面中间部分同上方场氧化层(16)中的场截止环接触区(18)相连，不与N型漂移区(14)直接接触；
4)集电极部分：所述左侧的N型集电极(11)上表面和右侧表面与集电极P-base区(20)接触，右侧的N型集电极(11)上表面和左侧表面与集电极P-base区(20)接触；所述两个N型集电极(11)下方与集电极接触区(4)接触；所述左侧P型集电极(13)上表面与N型缓冲层(12)的下表面接触，右侧上半部分与集电极P-base区(20)接触，下半部分与N型集电极(11)接触；所述右侧P型集电极(13)上表面与N型缓冲层(12)的下表面接触，左侧上半部分与集电极P-base区(20)接触，下半部分与N型集电极(11)接触；所述中间的P型集电极(13)左右两侧与集电极氧化层(17)接触，下侧与集电极接触区(4)接触，上表面被N型缓冲层(12)覆盖；所述左边集电极氧化层(17)上表面左部分与N型集电极(11)接触，右边部分与集电极P-base(20)接触，其余两侧处于集电极接触区(4)的包围之中；所述右边集电极氧化层(17)上表面右部分与N型集电极(11)接触，左边部分与集电极P-base(20)接触，其余两侧处于集电极接触区(4)的包围之中。
可选的，所述P型集电极(13)的左、中、右三部分完全覆盖于集电极接触区(4)上表面，呈现中间凹陷的形状；所述N型缓冲层(12)同样为中间凹陷的形状；所述N型集电极(11)、集电极P-base(20)、集电极氧化层(17)分为左右两部分，以凹陷位置中垂线呈对称分布；所述N型缓冲层(12)部分覆盖于集电极P-base(20)表面；所述N型漂移区(14)完全覆盖于整个凹陷的N型缓冲层(12)上表面。
可选的，所述N型漂移区(14)以P型硅为衬底，需进行一定的刻蚀、氧化、离子注入等工艺。
可选的，所述栅极接触区(1)的材料包括掺杂多晶硅。
可选的，所述发射极接触区(2)和集电极接触区(4)的材料包括铝硅或铝硅铜。
本发明的有益效果在于：本发明所述器件是通过在器件的过渡区的MOS结构来集成续流二极管、结合场限环和金属场板技术的设计来实现的，同时，在过渡区集成MOS结构的N型集电极为非平衡载流子提供快速短路通道来减小关断损耗Eoff，降低拖尾电流，N型缓冲层到N型集电极的低阻通道被集电极P-base阻断，增加P型集电极的短路电阻，使P型集电极电导调制效应提前，因而有助于抑制负阻效应，降低导通压降Von。此外，该器件的击穿电压几乎和传统RC-IGBT同样优异。因此本发明既能减小器件工作期间总损耗，又能提高器件工作稳定性。本发明具体优点如下：
1)不需额外的驱动电路，降低了器件的外围电路复杂度和封装难度。
2)关断时，过渡区的MOS结构提供N型漂移区电子快速抽取通道，且有效降低了拖尾电流，因此对于关断损耗Eoff降低有利。
3)正向导通时，集电极P-base阻断的低电流情况下电子的低阻通道，增加P型集电极的压降，使电导调制效应提前，因而有效抑制了负阻效应，降低导通压降Von。
4)反向导通时，两个正偏状态的重掺杂N型集电极发射的电子会淹没轻掺杂集电极P-base层。流向作为续流二极管的过渡区P型阱，因此反向导通压降VR较低。
本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：
图1为现有技术中传统RC-IGBT器件的结构示意图；
图2为现有技术中介质隔离与结隔离相结合的RC-IGBT器件的结构示意图；
图3为现有技术中隧道注入型RC-IGBT器件的结构示意图；
图4为现有技术中集电极槽栅MCT型RC-IGBT器件的结构示意图；
图5为现有技术中双阳极RC-IGBT器件的结构示意图；
图6为本发明提供的RC-IGBT器件的实施例1结构示意图；
图7为本发明提供的RC-IGBT器件的实施例2结构示意图；
图8为本发明提供的RC-IGBT器件、DARC-IGBT和Con-RC-IGBT器件在Nd＝1×1014cm-3时击穿电压仿真对比图；
图9为本发明提供的RC-IGBT器件、DARC-IGBT和Con-RC-IGBT器件击穿状态下在Nd＝1×1014cm-3时Y＝6μm和Y＝15μm处二维电场强度对比图
图10为本发明提供的RC-IGBT器件、DARC-IGBT和Con-RC-IGBT器件在Nd为9×1013cm-3到1.3×1014cm-3反向导通状态I-V特性曲线对比图；
图11为本发明提供的RC-IGBT器件、DARC-IGBT和Con-RC-IGBT器件在Nd为7×1013cm-3到3×1014cm-3的反向导通状态下I-V特性曲线对比图；
图12为本发明提供的RC-IGBT器件、DARC-IGBT和Con-RC-IGBT器件在Nd为1×1014cm-3时关断特性曲线对比图；
图13为本发明提供的RC-IGBT器件的主要工艺流程示意图；
附图标记：1-栅极接触区、2-发射极接触区、3-金属场板、4-集电极接触区、5-发射极、6-元胞区P型阱、7-过渡区P型阱、8-第一场限环、9-第二场限环、10-第三场限环、11-N型集电极、12-N型缓冲层、13-P型集电极、14-N型漂移区、15-栅氧化层、16-场氧化层、17-集电极氧化层、18-场截止环接触区、19-场截止环、20-集电极P-base、21-SiO2阻挡层、22-P-float层、23-重掺杂N型层、24-重掺杂P型层、25-N型多晶硅栅、26-P型集电极阱、27-第二阳极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
实施例1：
如图6所示，本发明实施例优选的一种具有背面双MOS结构的快速关断RC-IGBT器件，包括栅极接触区1、发射极接触区2、金属场板3、集电极接触区4、发射极5、元胞区P型阱6、过渡区P型阱7、第一场限环8、第二场限环9、第三场限环10、N型集电极11、N型缓冲层12、P型集电极13、N型漂移区14、栅氧化层15、场氧化层16、集电极氧化层17、场截止环接触区18、场截止环19、集电极P-base 20；
左、中、右三部分P型集电极13下表面完全覆盖于集电极接触区4上表面。P型集电极13左右两部分为厚度为2μm的掺杂硅，中间凹陷部分为厚度0.5μm的掺杂硅，总宽度335μm，掺杂浓度选择18次方。P型集电极接触区4宽度为335μm，厚度为2μm。
N型缓冲层12完全覆盖在P型集电极13的上界面。N型缓冲层12为厚度2μm的掺杂硅，覆盖面宽度为335μm，掺杂浓度选择15次方。
N型漂移区14完全覆盖于整个N型缓冲层12上表面。N型漂移区14为厚度60μm，宽度335μm的硅，为满足高电压阻断能力，典型掺杂浓度典型数量级选择14次方。
完全相同的五个处于并排位置的元胞区P型阱6上表面与N型漂移区14上表面平齐，元胞区P型阱6其余表面完全处于N型漂移区14的包围之中。元胞区P型阱6离子注入窗口宽度为16μm，结深为3μm，离子注入浓度数量级选择13次方。
过渡区P型阱7上表面与N型漂移区14上表面平齐，过渡区P型阱7其余表面完全处于N型漂移区14的包围之中。过渡区P型阱7离子注入窗口宽度为30μm，结深为10μm，离子注入浓度数量级选择19次方。
第一场限环8上表面与N型漂移区14上表面平齐，第一场限环8其余表面完全处于N型漂移区14的包围之中。所述第一场限环8离子注入窗口宽度为2μm，结深为10μm，离子注入浓度数量级选择16次方，浓度、两侧间距可调。
第二场限环上9表面与N型漂移区14上表面平齐，第二场限环上9其余表面完全处于N型漂移区14的包围之中，第二场限环9离子注入窗口宽度为2μm，结深为10μm，离子注入浓度数量级同样选择16次方，略低于第一场限环8，浓度、两侧间距可调。
第三场限环上10表面与N型漂移区14上表面平齐，所述第三场限环上10其余表面完全处于N型漂移区14的包围之中，第三场限环10离子注入窗口宽度为2μm，结深为10μm，离子注入浓度数量级同样选择16次方，略低于第二场限环9，浓度、两侧间距可调。
场截止环上19上表面与N型漂移区14上表面平齐，场截止环上19其余表面完全处于N型漂移区14的包围之中。场截止环上19为掺杂硅，离子注入窗口宽度为2μm，结深为10μm，离子注入浓度数量级选择17次方，浓度、两侧间距可调。
发射极5为处于完全相同的五个并排位置的元胞区P型阱6中掺杂硅，上表面与元胞区P型阱6平齐，其余表面被元胞区P型阱6紧密包围。发射极5宽度2μm，掺杂峰值浓度数量级为20次方；处于过渡区P型阱7中的发射极5上表面与过渡区P型阱7平齐，其余表面被过渡区P型阱7包围，过渡区P型阱7中的发射极5掺杂峰值浓度为20次方，宽度为12μm。
发射极5上表面部分被栅氧化层15所覆盖，另一部分被发射极接触区2所覆盖。所述栅氧化层15厚度为0.1μm，所述发射极接触区2宽度为12μm，厚度为1.9μm。
场截止环上19上表面中间部分被场截止环接触区18所覆盖，场截止环上19上表面左右两边均被场氧化层16所覆盖。场截止环接触区18宽度为5μm，厚度为1.9μm；场氧化层16厚度为2μm。
栅氧化层15部分覆盖于N型漂移区14上表面，其余部分分别覆盖于发射极5上表面，元胞区P型阱6或过渡区P型阱7上表面。栅氧化层15厚度为0.1μm。
场氧化层16覆盖过渡区P型阱(7)右端上表面、N型漂移区14、第一场限环8、第二场限环9、第三场限环10和场截止环上19的部分上表面。所述场氧化层16厚度为2μm。
栅极接触区1处于栅氧化层15之上，与发射极接触区2、N型漂移区14、元胞区P型阱6或过渡区P型阱7、发射极5做介质隔离。所述栅极接触区1宽度为17μm，厚度为1.9μm。
发射极接触区2左右两侧与栅氧化层15或场氧化层16紧邻，覆盖于发射极5、元胞区P型阱6或过渡区P型阱7的上表面。所述元胞区和过渡区的发射极接触区2宽度分别为12μm和20μm，厚度均为2μm。
三个完全相同的并排的金属场板3分别覆盖于第一场限环8、第二场限环9、第三场限环10表面的中间部分，金属场板3的其余部分表面与场氧化层16的接触，与N型漂移区14不直接接触。金属场板的宽度为10μm，厚度为1.9μm。
在反向导通时，N型集电极11提供电子，在电场的作用下穿过集电极P-base 20的势垒流入N型漂移区14，赋予了器件反向导通能力。在正向导通时，以参与导电的载流子的种类分为两个过程：首先元胞区发射极5注入的电子流经N型漂移区14到达N型缓冲层12，随着集电极电压的增加，少部分电子越过集电极P-base20被N型集电区11短路至集电极接触区4。大部分被集电极P-base 20的空穴势垒阻挡；因此在N型缓冲层12的中间的凹陷部分MOS结构处的电子浓度越来越大，因此N型缓冲层12上压降在很小的集电极电压触发P型集电极13与N型缓冲层12形成的PN结。即P型集电极13开始大量注入空穴。从而进入双极型导电模式；由于这是发生在本实施例所述的复合型RC-LIGBT器件中的一个小电流下的电导调制，使导电模式转换提前出现，电阻不会突变，所以消除了Snapback效应。
击穿特性，由于终端部分第一场限环8、第二场限环9和第三场限环10以及上方分别设置的金属场板3两种终端电场优化技术的利用，极大削弱过渡区P型阱7表面的电场，避免提前击穿。另外，第一场限环8、第二场限环9和第三场限环10分别引入一个峰值电场，使得器件整体电场分布趋于更加均匀且更大，从而提高晶体管的耐压。
实施例2：
如图7所示，本发明实施例优选的一种具有背面双MOS结构的快速关断RC-IGBT器件，在实施例1的结构上将背面的MOS结构的二氧化硅层17深入到N型缓冲层12中，同时集电极金属接触区4和中间的P型集电极13部分也深入到N型缓冲层12，并且三者保持上表面平齐，处于N型缓冲层12的下部0.5μm处，N型缓冲层12的表面不再凹陷，中间部分P型集电极高于两边的P型集电极0.5μm。
借助MEDICI仿真软件可得，对所提供的如图1所示的传统RC-IGBT，如图5所示的双阳极型的DARC-IGBT以及本发明所提出的实例一如图6所示的新型RC-IGBT进行仿真比较，在仿真过程中四种结构的仿真参数一致，其中N-漂移区总厚度为60μm，载流子寿命为10μs，环境温度为300K，长度为335μm，漂移区掺杂浓度Nd、缓冲层N-buffer、P型集电极及N型集电极的浓度均可调。
图8是室温下T＝300K时，在漂移区浓度为1×1014cm-3时传统Con-RC-IGBT(其结构如图1所示)、DARC-IGBT和新型RC-IGBT器件在雪崩击穿状态下的耐压比较图。由MEDICI仿真得到的数据结果再通过Origin工具绘制的对比图如图8所示，可以看出：在1×1014cm-3的漂移区掺杂浓度下：新型RC-IGBT的击穿电压几乎和传统RC-IGBT耐压能力相当，均到达600V级别，DARC-IGBT的P型阳极容易发生少子大注入进入漂移区引起高的漏电流耐压为447V；在相同的结构参数下，新型RC-IGBT的击穿电压为664V，传统的RC-LIGBT为694V；可以看出新型RC-LIGBT器件具有和传统RC-IGBT同级别的电压阻断特性，超过650V。
图9所示为在漂移区浓度为1×1014cm-3时Con-RC-IGBT、DARC-IGBT和新型RC-IGBT器件在雪崩击穿状态下的Y＝6μm处的二维电场比较图。在Y＝6μm界面上，新型RC-IGBT器件的电场在等位环处的重掺杂P型阱部分的电场为27001V/cm，低于传统RC-IGBT的76103V/cm，其余部分两者基本一样大。这是由于在等位环处(X＝174μm)集成了FWD的阳极，掺杂较高，因此耗尽作用略微减弱，对耐压产生微弱影响，但是反向导导通压降VR到较大优化，Snapback效应也得到很好地抑制。和DARC-IGBT的56532V/cm相比，在此处虽低，但DARC-IGBT的额外的P型阳极容易发生少子大注入进入漂移区引起高的漏电流。另外在漂移区浓度为1×1014cm-3时Con-RC-IGBT和新型RC-IGBT器件在雪崩击穿状态下的Y＝15μm处的二维电场同样和Y＝6μm处的二维电场相似的关系，整体上只有在元胞区存在很小的差距。以Y＝30μm界面上X＝56μm处为例，新型RC-IGBT器件的电场为122376V/cm，而传统的RC-lGBT器件的电场强度为127492V/cm。新型RC-IGBT器件的结构延续了传统RC-lGBT器件的终端优势，完成了对表面电场的削弱和对内部电场的增强，达到了提高了击穿电压的目的。在X＝174μm的等位环处，传统的RC-IGBT器件和新型的RC-IGBT器件几乎具有同样高的电场强度，约为138560V/cm。
图10给出了Con-RC-IGBT、DARC-IGBT和新型RC-IGBT器件器件在漂移区浓度Nd从为9×1013cm-3增加到1.3×1014cm-3时，据用Origin处理的正向导通时的输出特性曲线横、纵向比较图。如图10所示，Con-RC-LIGBT、DARC-IGBT和新型RC-LIGBT器件均存在由单极性导电模式向双极性导电模式的转换过程。根据仿真结果，可以看到新型RC-LIGBT器件在集电极电压达到0.7V左右时就进入双极型导电模式，电流激增。而对于DARC-IGBT、Con-RC-IGBT器件由于N-Collector的引入，重掺杂的P-Collector对于从发射极N+流出的电子而言是一个高势垒，阻挡了电子流向金属集电极，电子会首先通过N-buffer流到集电极的N-Collector部分，此时只有来自N+电子发射极的电子参与导电，随着集电极电压增大，在N-buffer中流过的电子电流增加，VPN值会超过0.6V，此时N-buffer和P-Collector之间的PN结会开启，P-Collector向漂移区注入空穴，此时实现导电模式的转换，但是DARC-IGBT和传统RC-LIGBT在这一过程中随着Nd设置持续变化则会导致Snapback现象，如图10所示出现一个电压回跳。相比之下，新型RC-LIGBT器件，由于双MOS结构的P-base的引入，使得其和传统结构相比电子的短路电阻增加了很多，整个导电过程器件的转换处于平稳过渡状态，电导调制提前发生，电流非常小，因此在漂移区的电压降很小。所以，这个过程Snapback被消除。在Nd从为9×1013cm-3增加到1.3×1014cm-3时，集电极电流密度达到100A/cm2条件下，DARC-IGBT导通压降Von约分别为1.363V、1.394V、1.411V；传统的RC-IGBT导通压降Von约分别为1.688V、1.729V和1.749V；同样条件下，新型RC-IGBT分别为1.127V、1.140V和1.147V。不仅有效抑制了Snapback，并且具有最低正向导通压降Von。
图11为新型RC-IGBT器件、DARC-IGBT和Con-RC-IGBT器件在Nd从7×1013cm-3变化到3×1014cm-3时反向导通I-V特性曲线对比图。如图所示新型RC-IGBT器件、DARC-IGBT和Con-RC-IGBT器件均在0.7V左右进入双极型导电模式，电流激增。但是这里可以看出新型RC-IGBT的反向导通性能优于DARC-IGBT和Con-RC-IGBT，因为在Nd为7×1013cm-3时，同样的电流密度100A/cm2下传统的RC-IGBT反向导通压降VR为0.88V，DARC-IGBT由于第二阳极的引入导通压降相对较高，在100A/cm时VR为1.50V，而新型的RC-IGBT只有0.84V，有一定的优化；而在Nd为7×1013cm-3时反向电流的饱和状态下，新型RC-IGBT的170A/cm2达到饱和，传统的RC-IGBT在120A/cm2达到饱和。
图12为新型RC-IGBT器件、DARC-IGBT和Con-RC-IGBT器件在Nd为1×1014cm-3时关断特性曲线对比图。在同样的动态仿真电路设置下，栅极和发射极接地，场限环场板短接浮空，器件加350V的集电极电压，对其进行关断仿真测试。仿真结果如图12所示，新型RC-IGBT将集电极电流从90％Ic关断到10％Ic所需时间为60ns，DARC-IGBT将集电极电流从90％Ic关断到10％Ic所需时间为70ns；而Con-RC-IGBT将集电极电流从90％Ic关断到10％Ic所需时间为102ns。可见，新型RC-IGBT具有在这样的参数设置下有更为快的关断时间，且关断到0的速度更快。
上述两种实施例所述RC-IGBT器件均是：利用背面双MOS集成续流二极管的RC-IGBT器件在保证快速关断、反向导通性能、正向导通压降及较高的阻断电压的前提下，能够消除在传统器件导通时存在的Snapback效应，提高器件的工作稳定性。
本发明提出的一种具有背面双MOS结构的快速关断RC-IGBT器件，以示意图6为例，其主要工艺流程如图13所示。其具体实现方法包括：选取P型<100>晶向区熔单晶衬垫，生长N型缓冲层，再外延生长N-漂移区。其次，只需不同的掩膜版采用离子注入、扩散等工艺依次完成新型RC-IGBT的元胞区P型阱、过渡区P型阱、浮空场限环、场截止环的制作。尔后，以离子注入、高温推结等工艺形成高浓度N型电子发射区。接下来在表面淀积硅采用干氧氧化方式生长一层致密的栅氧化层。此后，在氧化层上形成栅电极金属、以及浮空金属场板。然后，再进行硅淀积，氧化。最后，打孔淀积发射极金属接触、浮空场限环金属并和金属场板短路接触。下一步，经过背面打磨、减薄工艺，进行刻蚀、挖槽、填充、离子注入等工艺将凹陷的N型缓冲层、MOS部分的P-base和N型集电极依次完成。再对背面进行表面氧化，局部刻蚀，留下MOS部分的二氧化硅层；并在两个二氧化硅层之间刻蚀填充硅进行离子注入形成P型集电极。此后，进行集电极金属接触，最后钝化并封装等。
在实施的过程中，根据具体器件的设计要求，本发明提出的一种具有背面双MOS结构的快速关断RC-IGBT器件，在具体制作时，衬底材料除了可以用硅Si材料，还可用碳化硅、砷化镓、磷化铟或锗硅等半导体材料代替体硅。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (5)

1.一种具有背面双MOS结构的快速关断RC-IGBT器件，其特征在于：包括元胞部分、过渡区部分、终端部分和集电极部分；
具体包括栅极接触区(1)、发射极接触区(2)、金属场板(3)、集电极接触区(4)、发射极(5)、元胞区P型阱(6)、过渡区P型阱(7)、第一场限环(8)、第二场限环(9)、第三场限环(10)、N型集电极(11)、N型缓冲层(12)、P型集电极(13)、N型漂移区(14)、栅氧化层(15)、场氧化层(16)、集电极氧化层(17)、场截止环接触区(18)、场截止环(19)和集电极P-base(20)；
1)元胞部分：从左至右依次设置五个技术参数相同的元胞结构，所述元胞结构包括栅极(1)、发射极接触区(2)、发射极(5)和元胞区P型阱(6)；最右侧的元胞结构紧邻过渡区P型阱(7)；所述发射极(5)上表面部分被栅氧化层(15)覆盖，另一部分被发射极接触区(2)所；栅氧化层(15)以及发射极接触区(2)均为相邻两发射极(5)所共用；完全相同的五个处于并排位置的元胞区P型阱(6)上表面与N型漂移区(14)上表面平齐，元胞区P型阱(6)其余表面完全处于N型漂移区(14)的包围之中；所述发射极(5)和过渡区P型阱(7)的上表面与元胞区P型阱(6)平齐，其余表面被元胞区P型阱(6)紧密包围；
所述栅极接触区(1)处于栅氧化层(15)之上，与发射极接触区(2)、N型漂移区(14)、元胞区P型阱(6)、过渡区P型阱(7)和发射极(5)做介质隔离；所述发射极接触区(2)左右两侧与栅氧化层(15)或场氧化层(16)紧邻，覆盖于发射极(5)、元胞区P型阱(6)或过渡区P型阱(7)的上表面；
2)过渡区部分：过渡区P型阱(7)紧邻最右端元胞P型阱(6)，最右侧第六个发射极(5)位于过渡区P型阱(7)上表面，且栅氧化层(15)以及发射极接触区(2)覆盖于发射极(5)上表面；所述过渡区P型阱(7)上表面与N型漂移区(14)上表面平齐，过渡区P型阱(7)其余表面完全处于N型漂移区14的包围之中；栅氧化层(15)部分覆盖于N型漂移区(14)上表面，其余部分分别覆盖于发射极(5)上表面，元胞区P型阱(6)或过渡区P型阱(7)上表面；
3)终端部分：从左到右依次设置三个相同的金属场板(3)分别覆盖于其下方所设置的第一场限环(8)、第二场限环(9)以及第三场限环(10)表面的中间部分，金属场板(3)的其余部分表面与场氧化层(16)的接触，与N型漂移区(14)不直接接触；终端最右侧设置一个场截止环(19)；所述第一场限环(8)、第二场限环(9)及第三场限环(10)上表面与N型漂移区(14)上表面平齐，其余表面完全处于N型漂移区(14)的包围之中；所述场氧化层(16)覆盖过渡区P型阱(7)右端上表面、N型漂移区(14)、第一场限环(8)、第二场限环(9)、第三场限环(10)的部分上表面，以及N型集电极(11)的上表面的两边；所述的场截止环(19)的上表面中间部分同上方场氧化层(16)中的场截止环接触区(18)相连，不与N型漂移区(14)直接接触；
4)集电极部分：所述左侧的N型集电极(11)上表面和右侧表面与集电极P-base区(20)接触，右侧的N型集电极(11)上表面和左侧表面与集电极P-base区(20)接触；所述两个N型集电极(11)下方与集电极接触区(4)接触；所述左侧P型集电极(13)上表面与N型缓冲层(12)的下表面接触，右侧上半部分与集电极P-base区(20)接触，下半部分与N型集电极(11)接触；所述右侧P型集电极(13)上表面与N型缓冲层(12)的下表面接触，左侧上半部分与集电极P-base区(20)接触，下半部分与N型集电极(11)接触；所述中间的P型集电极(13)左右两侧与集电极氧化层(17)接触，下侧与集电极接触区(4)接触，上表面被N型缓冲层(12)覆盖；所述左边集电极氧化层(17)上表面左部分与N型集电极(11)接触，右边部分与集电极P-base(20)接触，其余两侧处于集电极接触区(4)的包围之中；所述右边集电极氧化层(17)上表面右部分与N型集电极(11)接触，左边部分与集电极P-base(20)接触，其余两侧处于集电极接触区(4)的包围之中。
2.根据权利要求1所述的一种具有背面双MOS结构的快速关断RC-IGBT器件，其特征在于：所述P型集电极(13)的左、中、右三部分完全覆盖于集电极接触区(4)上表面，呈现中间凹陷的形状；所述N型缓冲层(12)同样为中间凹陷的形状；所述N型集电极(11)、集电极P-base(20)、集电极氧化层(17)分为左右两部分，以凹陷位置中垂线呈对称分布；所述N型缓冲层(12)部分覆盖于集电极P-base(20)表面；所述N型漂移区(14)完全覆盖于整个凹陷的N型缓冲层(12)上表面。
3.根据权利要求1或2所述的一种具有背面双MOS结构的快速关断RC-IGBT器件，其特征在于：所述N型漂移区(14)以P型硅为衬底，需进行一定的刻蚀、氧化、离子注入等工艺。
4.根据权利要求1所述的一种具有背面双MOS结构的快速关断RC-IGBT器件，其特征在于：所述栅极接触区(1)的材料包括掺杂多晶硅。
5.根据权利要求1所述的一种具有背面双MOS结构的快速关断RC-IGBT器件，其特征在于：所述发射极接触区(2)和集电极接触区(4)的材料包括铝硅或铝硅铜。
CN202010731321.4A 2020-07-27 2020-07-27 一种具有背面双mos结构的快速关断rc-igbt器件 Active CN111834449B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010731321.4A CN111834449B (zh) 2020-07-27 2020-07-27 一种具有背面双mos结构的快速关断rc-igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010731321.4A CN111834449B (zh) 2020-07-27 2020-07-27 一种具有背面双mos结构的快速关断rc-igbt器件

Publications (2)

Publication Number Publication Date
CN111834449A true CN111834449A (zh) 2020-10-27
CN111834449B CN111834449B (zh) 2024-04-16

Family

ID=72925631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010731321.4A Active CN111834449B (zh) 2020-07-27 2020-07-27 一种具有背面双mos结构的快速关断rc-igbt器件

Country Status (1)

Country Link
CN (1) CN111834449B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540224A (zh) * 2021-07-19 2021-10-22 重庆邮电大学 一种N衬底沟槽型GaN绝缘栅双极型晶体管
CN116525656A (zh) * 2023-07-04 2023-08-01 四川奥库科技有限公司 集电极侧含有浮空区的逆导型igbt器件
CN116779660A (zh) * 2023-06-21 2023-09-19 中国海洋大学 一种抑制电压回折现象的低损耗igbt结构及制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090194786A1 (en) * 2008-02-04 2009-08-06 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing same
CN103413824A (zh) * 2013-07-17 2013-11-27 电子科技大学 一种rc-ligbt器件及其制作方法
JP2016004930A (ja) * 2014-06-18 2016-01-12 富士電機株式会社 逆阻止ｉｇｂｔおよびその製造方法
CN105609542A (zh) * 2014-11-17 2016-05-25 英飞凌科技奥地利有限公司 包括正温度系数结构的半导体器件
CN106653836A (zh) * 2016-12-01 2017-05-10 无锡新洁能股份有限公司 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法
CN106847888A (zh) * 2017-03-19 2017-06-13 北京工业大学 一种具有垂直场板结构的集电极igbt
CN106847891A (zh) * 2017-02-23 2017-06-13 重庆邮电大学 一种通过mosfet控制结终端集成体二极管的rc‑igbt器件
CN107112356A (zh) * 2015-10-20 2017-08-29 马克斯半导体股份有限公司 具有薄底部射极层并在屏蔽区域和终止环中的渠沟中植入掺杂物的垂直功率电晶体
US10170559B1 (en) * 2017-06-29 2019-01-01 Alpha And Omega Semiconductor (Cayman) Ltd. Reverse conducting IGBT incorporating epitaxial layer field stop zone and fabrication method
CN110610986A (zh) * 2019-10-09 2019-12-24 重庆邮电大学 一种利用结终端集成横向续流二极管的rc-igbt器件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090194786A1 (en) * 2008-02-04 2009-08-06 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing same
CN103413824A (zh) * 2013-07-17 2013-11-27 电子科技大学 一种rc-ligbt器件及其制作方法
JP2016004930A (ja) * 2014-06-18 2016-01-12 富士電機株式会社 逆阻止ｉｇｂｔおよびその製造方法
CN105609542A (zh) * 2014-11-17 2016-05-25 英飞凌科技奥地利有限公司 包括正温度系数结构的半导体器件
CN107112356A (zh) * 2015-10-20 2017-08-29 马克斯半导体股份有限公司 具有薄底部射极层并在屏蔽区域和终止环中的渠沟中植入掺杂物的垂直功率电晶体
CN106653836A (zh) * 2016-12-01 2017-05-10 无锡新洁能股份有限公司 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法
CN106847891A (zh) * 2017-02-23 2017-06-13 重庆邮电大学 一种通过mosfet控制结终端集成体二极管的rc‑igbt器件
CN106847888A (zh) * 2017-03-19 2017-06-13 北京工业大学 一种具有垂直场板结构的集电极igbt
US10170559B1 (en) * 2017-06-29 2019-01-01 Alpha And Omega Semiconductor (Cayman) Ltd. Reverse conducting IGBT incorporating epitaxial layer field stop zone and fabrication method
CN110610986A (zh) * 2019-10-09 2019-12-24 重庆邮电大学 一种利用结终端集成横向续流二极管的rc-igbt器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540224A (zh) * 2021-07-19 2021-10-22 重庆邮电大学 一种N衬底沟槽型GaN绝缘栅双极型晶体管
CN116779660A (zh) * 2023-06-21 2023-09-19 中国海洋大学 一种抑制电压回折现象的低损耗igbt结构及制备方法
CN116779660B (zh) * 2023-06-21 2024-03-01 中国海洋大学 一种抑制电压回折现象的低损耗igbt结构及制备方法
CN116525656A (zh) * 2023-07-04 2023-08-01 四川奥库科技有限公司 集电极侧含有浮空区的逆导型igbt器件
CN116525656B (zh) * 2023-07-04 2023-10-03 四川奥库科技有限公司 集电极侧含有浮空区的逆导型igbt器件

Also Published As

Publication number Publication date
CN111834449B (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
CN111834449B (zh) 一种具有背面双mos结构的快速关断rc-igbt器件
JPH09219509A (ja) 絶縁ゲート型サイリスタ及びその製造方法
WO2023071237A1 (zh) 一种绝缘栅双极晶体管及其制造方法、电子设备
CN109888007B (zh) 具有二极管钳位载流子存储层的soi ligbt器件
CN115020479B (zh) 一种耗尽型碳化硅双极器件结构及制作方法
CN112038401A (zh) 一种绝缘栅双极性晶体管结构及其制备方法
CN110137250B (zh) 一种具有超低导通压降的高速igbt器件
Hardikar et al. A fast switching segmented anode NPN controlled LIGBT
CN109065608B (zh) 一种横向双极型功率半导体器件及其制备方法
KR20100085508A (ko) 전계 분산 효과를 갖는 수직 게이트형 바이폴라 트렌지스터
CN116504817B (zh) 开关速度快且损耗低的rc-igbt结构及其制备方法
CN116404039B (zh) 一种功率半导体器件及其制造方法
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
JPH08340101A (ja) 横型半導体装置およびその製造方法
CN117038718A (zh) 一种具有三栅结构的复合型rc-ligbt器件
CN109686787B (zh) 一种利用二极管钳位的具有载流子存储层的igbt器件
CN110610986B (zh) 一种利用结终端集成横向续流二极管的rc-igbt器件
CN112466935B (zh) 一种具有集电极多晶硅电子通道的rc-igbt器件
CN111211167B (zh) 一种消除负阻效应的rc-igbt器件结构
CN113054012B (zh) 绝缘栅双极晶体管及其制造方法
Spulber et al. A novel gate geometry for the IGBT: the trench planar insulated gate bipolar transistor (TPIGBT)
GB2612636A (en) Semiconductor device
CN114566539A (zh) 一种新型结构的igbt芯片及制备方法
US9209287B2 (en) Power semiconductor device
CN106601800A (zh) 一种沟槽绝缘栅双极型晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant