CN112563325B - 一种mos栅控晶闸管及其制造方法 - Google Patents
一种mos栅控晶闸管及其制造方法 Download PDFInfo
- Publication number
- CN112563325B CN112563325B CN202011463011.5A CN202011463011A CN112563325B CN 112563325 B CN112563325 B CN 112563325B CN 202011463011 A CN202011463011 A CN 202011463011A CN 112563325 B CN112563325 B CN 112563325B
- Authority
- CN
- China
- Prior art keywords
- metal
- type well
- region
- well region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 238000000151 deposition Methods 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000001976 improved effect Effects 0.000 abstract description 5
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 12
- 230000000903 blocking effect Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 210000003850 cellular structure Anatomy 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明涉及功率半导体技术领域，具体的说是适用于脉冲功率领域的一种MOS栅控晶闸管及其制造方法。本发明主要通过改进常规MOS栅控晶闸管的器件结构，使之具有常关特性，同时与避免了其应用于脉冲功率领域时因栅介质击穿导致的脉冲系统发生失效的问题，即在简化驱动电路的同时提升脉冲系统可靠性。
Description
技术领域
本发明涉及功率半导体技术领域，具体的说是适用于脉冲功率领域的一种MOS栅控晶闸管及其制造方法。
背景技术
脉冲功率系统中，经常通过储能系统以及利用功率半导体开关实现对能量在时间宽度上的压缩，产生瞬态的高功率脉冲。对于电流脉冲，一般要求其具有较大的上升沿di/dt和峰值电流。而功率半导体开关作为功率脉冲系统中的关键器件，决定着系统的输出功率，因此也对其峰值电流以及di/dt能力提出了相应的要求。
常规MOS控制晶闸管(MOS-Control Thyristors，MCTs)具有电流密度大、开关速度快、导通压降小等特点，很适合应用于功率脉冲领域。但由于常规MCT是常开器件，需要在栅上施加负压以维持阻断状态，因此其驱动电路复杂，且不利于提高系统的可靠性。在此基础上，一种具有阴极短路结构的MOS控制晶闸管(Cathode-short MCT,CS-MCT)被提出，与常规MCT相比，其引入了阴极短路区。在正向阻断时，阴极短路区提供了空穴抽取路径，使器件在栅极零偏置下就可以实现正向阻断，具有常关特性，有利于简化驱动电路。同时，CS-MCT能在较小的导通电流下被触发，使其在较大电流范围内具有较小的导通电阻。但常规MCT与CS-MCT在脉冲放电时，由于具有较大的di/dt，从器件阴极到地的寄生电感上均会产生很大的感生电动势，栅电容两端电势差增大，容易导致栅氧化层击穿，造成脉冲系统失效。
发明内容
本发明的目的，是使MOS控制晶闸管具有常关特性，同时避免MOS控制晶闸管应用于脉冲功率领域时因栅介质击穿导致脉冲系统发生失效的问题，即在简化驱动电路的同时提升脉冲系统可靠性。
本发明的技术方案：一种MOS栅控晶闸管，其元胞结构包括由阳极10和位于阳极10底部的阳极金属11构成的阳极结构、位于阳极结构顶部的漂移区1、位于漂移区1顶部的栅极结构以及阴极结构；其特征在于，所述N型漂移区1中具有P型阱区4，所述P型阱区4上层具有N型阱区5；所述N型阱区5上层具有P型源区6；所述栅极结构与P型阱区4顶部的一端接触，所述栅极结构包括栅氧化层2、位于其上表面的多晶硅3和栅极金属9；所述栅氧化层2的底部同时与N型漂移区1的上表面、部分P型阱区4的上表面、部分N型阱区5的上表面和部分P型源区6的上表面接触；所述栅极金属9与部分多晶硅3上表面接触，同时延伸至远离多晶硅3一侧，并与远离多晶硅3一侧的部分P型阱区4上表面接触；所述阴极结构包括阴极金属8，阴极金属8与部分P型源区6的上表面和部分N型阱区5的上表面接触；所述栅氧化层2和多晶硅3与阴极金属8之间通过绝缘介质层7完全隔离；所述阴极金属8和阴极金属9之间通过绝缘介质层7完全隔离。
本发明还提出了一种MOS栅控晶闸管的制造方法，包括以下步骤：
第一步：采用衬底硅片制作结终端，形成N型漂移区1；
第二步：在N型漂移区1上表面通过热氧生长栅氧化层2，在栅氧化层2表面淀积多晶硅3，并进行刻蚀；
第三步：采用多晶硅自对准技术，在N型漂移区1上表面通过离子注入和推结形成P型阱区4；
第四步：在P型阱区4中注入N型杂质形成N型阱区5；
第五步：在N型阱区5中注入P型杂质形成P型源区6；
第六步：在器件表面淀积BPSG绝缘介质层7，刻蚀欧姆接触孔，所述绝缘介质层7完全覆盖多晶硅3的上表面和侧面；
第七步：在器件正面淀积第一层金属并刻蚀第一层金属，形成阴极金属8；
第八步：在器件表面淀积BPSG绝缘介质层7，刻蚀欧姆接触孔，所述绝缘介质层7完全覆盖阴极金属8的上表面和侧面；
第九步：在器件正面淀积第二层金属，形成栅极金属9；
第十步：淀积钝化层；
第十一步：对N型漂移区1下表面进行减薄、抛光处理，离子注入并进行激活，形成阳极区10；
第十二步：背金，在阳极区10底部淀积阳极金属11形成阳极。
本发明的效益是，提出一种MOS栅控晶闸管，与常规MOS控制晶闸管相比，其具有常关特性，有利于简化驱动电路。同时避免了其应用于脉冲功率领域时因栅介质击穿导致脉冲系统发生失效的问题，有利于提高系统的可靠性。
附图说明
图1是常规MCT的结构示意图；
图2是实施例MOS栅控晶闸管的结构示意图；
图3是常规MCT和实施例MOS栅控晶闸管正向阻断特性的仿真对比图；
图4是MOS控制晶闸管在电容脉冲放电条件下的等效电路图；
图5是MOS栅控晶闸管中NMOS部分阈值电压VTH随P型阱区4注入剂量变化的仿真结果图；
图6是脉冲放电时，常规MCT和实施例MOS栅控晶闸管结构的栅极-阴极两端电势差的仿真结果对比图；
图7是实施例的工艺流程中采用衬底硅片形成N型漂移区1的示意图；
图8是实施例的工艺流程中在N型硅片上制作栅氧化层2和多晶硅3的示意图；
图9是实施例的工艺流程中在N型硅片上制作P型阱区的示意图；
图10是实施例的工艺流程中在P阱区中制作N型阱区的示意图；
图11是实施例的工艺流程中在N阱区中制作P型源区的示意图；
图12是实施例的工艺流程中第一次淀积BPSG层的示意图；
图13是实施例中的工艺流程中淀积第一层金属并刻蚀第一层金属，形成阴极金属8的示意图；
图14是实施例中的工艺流程中第二次淀积BPSG层并刻蚀接触孔的示意图；
图15是实施例中的工艺流程中淀积第二层金属，形成栅极金属9的示意图；
图16是实施例中的工艺流程中在N型硅片背面制作P型阳极区的示意图；
图17是实施例中的工艺流程中在P型阳极区上淀积阳极金属的示意图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
图1为常规MOS控制晶闸管的结构示意图，其具有寄生的晶闸管结构，当栅上加正压时，结构中的NMOS部分开启，电子通过沟道注入漂移区，从而触发寄生晶闸管开启，使其开启时具有较大的di/dt，导通时具有较小的导通压降。但常规MOS控制晶闸管结构是常开器件，在正向阻断时需要在栅极上加一个负压形成PMOS沟道作为空穴抽取路径来实现较大的耐压，因此其所需的控制电路较复杂，不利于提高系统的可靠性。
图2为实施例中的MOS栅控晶闸管的结构示意图。与常规MOS控制晶闸管相比，本发明结构中具有栅极金属9，且栅极金属9与远离多晶硅3一侧的部分P型阱区4上表面相接触。
本发明提出的MOS栅控晶闸管，其工作原理如下：
在正向阻断状态下，当栅极零偏时，该结构提供了一条空穴抽取路径，由阳极注入的空穴可经P型阱区4被抽取至与部分P型阱区4上表面接触的栅极金属9。因此，对于本发明结构，在正向阻断时栅极不需要加负压，即栅极零偏置下就可以实现正向阻断，有利于简化控制电路以及提高系统可靠性。在脉冲放电时，阴极接地、栅极上加正压。对于本发明结构，当栅上加正压时，由多晶硅3、栅氧化层2以及栅氧化层2下方的N型阱区5、P型阱区4、N型漂移区1构成的NMOS开启，其阈值电压为VTH。同时，当栅极上电压逐渐增大时，由P型阱区4和N型阱区5组成的PN结导通，导通压降为VB(VB约为0.7V，VB＞VTH)。此时形成了从栅极金属9到阴极金属8的泄放电流，栅极-阴极之间的电位被钳位。因此，在栅极上有大于VB的电压时，由P型阱区4和N型阱区5组成的PN结导通，使栅极-阴极之间的电位差保持在较低的范围，从而避免了脉冲放电时栅电容两端增大的电势差使栅氧化层击穿。值得注意的是，在不影响器件主要特性的范围内，可以通过合理调节P型阱区4的注入剂量来使器件NMOS部分的阈值电压VTH取到满足应用需求的值，并且满足VTH<VB。
图3为常规MOS控制晶闸管和实施例MOS栅控晶闸管正向阻断特性的仿真对比图。可以看到，常规MOS控制晶闸管需要加一个负栅压才能维持较大的正向阻断电压，而本发明结构在栅极零偏置下就可以承受与之相当的正向阻断电压。
图4为MOS控制晶闸管在电容脉冲放电条件下的等效电路图。可以看到，当MOS控制晶闸管开启后，较大的电流上升沿di/dt会在阴极到地的寄生电感LC上产生一个较大的感应电压。该电压会对栅电容进行充放电，引起栅极-阴极两端的电压振荡，当电压波动峰值大于栅介质耐压(VOX，栅氧化层厚度为100nm对应VOX约为100V)时就会导致栅介质击穿，造成脉冲系统失效。
图5是MOS栅控晶闸管中NMOS部分阈值电压VTH随P型阱区4注入剂量变化的仿真结果。可以看到，在保持P型阱区4推结时间和温度不变时，随P型阱区4注入剂量增大，VTH呈逐渐增大的趋势，在P型阱区4注入剂量较小时可以满足VTH<VB的设计要求。
图6是脉冲放电时，常规MCT和实施例中MOS栅控晶闸管的栅极-阴极两端电势差的仿真结果对比。从图中可以看出，对于常规MCT，其栅-阴极两端的电压振荡明显，其最大峰值大于150V，而对于本发明结构，其栅-阴极两端的电压振荡很小，其最大峰值相对于常规MCT减小了约99％。这是由于本发明结构在脉冲放电过程中，当栅极上有大于VB(VB远小于VOX)的电压时，由P型阱区4和N型阱区5组成的PN结导通，使栅-阴极之间的电位差保持在较低的范围。而常规MCT结构由于不存在栅上电压的泄放通路，其栅-阴极两端的电压振荡峰值很大。因此本发明结构在脉冲放电时有效减小了栅-阴极两端的电压差，很大程度上减小了栅氧化层的击穿风险。因此，本发明结构避免了MOS栅控晶闸管栅电容两端的电压过大时，栅氧化层击穿而导致的器件损坏和系统失效问题。
以图2所示的器件结构示意图为例，其制作方法包括以下步骤：
第一步：采用衬底硅片制作结终端，形成N型漂移区1；
第二步：在N型漂移区1上表面通过热氧生长栅氧化层2，在栅氧化层2表面淀积多晶硅3，并进行刻蚀；
第三步：采用多晶硅自对准技术，在N型漂移区1上表面通过离子注入和推结形成P型阱区4；
第四步：在P型阱区4中注入N型杂质形成N型阱区5；
第五步：在N型阱区5中注入P型杂质形成P型源区6；
第六步：在器件表面淀积BPSG绝缘介质层7，刻蚀欧姆接触孔，所述绝缘介质层7完全覆盖多晶硅3的上表面和侧面；
第七步：在器件正面淀积第一层金属并刻蚀第一层金属，形成阴极金属8；
第八步：在器件表面淀积BPSG绝缘介质层7，刻蚀欧姆接触孔，所述绝缘介质层7完阴极金属8的上表面和侧面；
第九步：在器件正面淀积第二层金属，形成栅极金属9；
第十步：淀积钝化层；
第十一步：对N型漂移区1下表面进行减薄、抛光处理，离子注入并进行激活，形成阳极区10；
第十二步：背金，在阳极区10底部淀积阳极金属11形成阳极。
本发明的核心思想在于，通过器件结构的改进，使之与常规MOS控制晶闸管相比具有常关特性，有利于简化驱动电路。同时避免了其应用于脉冲功率领域时因栅介质击穿导致脉冲系统发生失效的问题，有利于提高系统的可靠性。
Claims (2)
1.一种MOS栅控晶闸管，其元胞结构包括由阳极(10)和位于阳极(10)底部的阳极金属(11)构成的阳极结构、位于阳极结构顶部的漂移区(1)、位于漂移区(1)顶部的栅极结构以及阴极结构；其特征在于， N型漂移区(1)中具有P型阱区(4)，所述P型阱区(4)上层具有N型阱区(5)；所述N型阱区(5)上层具有P型源区(6)；所述栅极结构与P型阱区(4)顶部的一端接触，栅极结构包括栅氧化层(2)、位于栅氧化层(2)上表面的多晶硅(3)和位于多晶硅(3)上表面的栅极金属(9)，所述栅氧化层(2)的底部同时与N型漂移区(1)的上表面、部分P型阱区(4)的上表面、部分N型阱区(5)的上表面和部分P型源区(6)的上表面接触；所述栅极金属(9)与部分多晶硅(3)接触，同时沿阴极结构上方延伸至P型阱区(4)顶部的另一端，并与远离多晶硅(3)一侧的P型阱区(4)上表面接触；所述阴极结构包括阴极金属(8)，阴极金属(8)与部分P型源区(6)的上表面和部分N型阱区(5)的上表面接触；所述栅氧化层(2)和多晶硅(3)与阴极金属(8)之间通过绝缘介质层(7)完全隔离；所述阴极金属(8)和栅极金属(9)之间通过绝缘介质层(7)完全隔离。
2.一种MOS栅控晶闸管的制造方法，其特征在于，包括以下步骤：
第一步：采用衬底硅片制作结终端，形成N型漂移区(1)；
第二步：在N型漂移区(1)上表面通过热氧生长栅氧化层(2)，在栅氧化层(2)表面淀积多晶硅(3)，并进行刻蚀；
第三步：采用多晶硅自对准技术，在N型漂移区(1)上表面通过离子注入和推结形成P型阱区(4)；
第四步：在P型阱区(4)中注入N型杂质形成N型阱区(5)；
第五步：在N型阱区(5)中注入P型杂质形成P型源区(6)；
第六步：在器件表面淀积BPSG绝缘介质层(7)，刻蚀欧姆接触孔，所述绝缘介质层(7)完全覆盖多晶硅(3)的上表面和侧面；
第七步：在器件正面淀积第一层金属并刻蚀第一层金属，形成阴极金属(8)；
第八步：在器件表面淀积BPSG绝缘介质层(7)，刻蚀欧姆接触孔，所述绝缘介质层(7)完全覆盖阴极金属(8)的上表面和侧面；
第九步：在器件正面淀积第二层金属，形成栅极金属(9)；
第十步：淀积钝化层；
第十一步：对N型漂移区(1)下表面进行减薄、抛光处理，离子注入并进行激活，形成阳极区(10)；
第十二步：背金，在阳极区(10)底部淀积阳极金属(11)形成阳极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011463011.5A CN112563325B (zh) | 2020-12-14 | 2020-12-14 | 一种mos栅控晶闸管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011463011.5A CN112563325B (zh) | 2020-12-14 | 2020-12-14 | 一种mos栅控晶闸管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112563325A CN112563325A (zh) | 2021-03-26 |
| CN112563325B true CN112563325B (zh) | 2022-05-13 |
Family
ID=75062730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011463011.5A Active CN112563325B (zh) | 2020-12-14 | 2020-12-14 | 一种mos栅控晶闸管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112563325B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE392783B (sv) * | 1975-06-19 | 1977-04-18 | Asea Ab | Halvledaranordning innefattande en tyristor och en felteffekttransistordel |
| DE3018468A1 (de) * | 1980-05-14 | 1981-11-19 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit steuerbaren emitterkurzschluessen und verfahren zu seinem betrieb |
| US6933541B1 (en) * | 1997-09-30 | 2005-08-23 | Virginia Tech Intellectual Properties, Inc. | Emitter turn-off thyristors (ETO) |
| CN105679819B (zh) * | 2016-03-18 | 2018-12-11 | 电子科技大学 | 一种逆导型mos栅控晶闸管及其制作方法 |
-
2020
- 2020-12-14 CN CN202011463011.5A patent/CN112563325B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112563325A (zh) | 2021-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112563326B (zh) | 一种具有寄生二极管的mos栅控晶闸管及其制造方法 | |
| CN110190113B (zh) | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 | |
| JP7379327B2 (ja) | 半導体デバイス | |
| US9806152B2 (en) | Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base | |
| CN212571005U (zh) | 一种tvs器件 | |
| EP2766933B1 (en) | Systems, devices, and methods with integrable fet-controlled lateral thyristors | |
| CN112563325B (zh) | 一种mos栅控晶闸管及其制造方法 | |
| CN107564959B (zh) | 一种mos栅控晶闸管及其制作方法 | |
| CN109087946B (zh) | 一种沟槽栅mos控制晶闸管及其制作方法 | |
| US11721755B2 (en) | Methods of forming semiconductor power devices having graded lateral doping | |
| CN116053325A (zh) | 一种高电阻场板屏蔽栅沟槽型场效应管器件及制造方法 | |
| CN113421922B (zh) | 一种具备栅极自钳位功能的三维igbt及其制造方法 | |
| CN110752257B (zh) | 一种mos栅控晶闸管及其制造方法 | |
| US20220122964A1 (en) | Integrated freewheeling diode and extraction device | |
| CN113437143B (zh) | 一种具有寄生二极管的三维mos栅控晶闸管及其制造方法 | |
| US20210210480A1 (en) | Transistor structure for electrostatic protection and method for manufacturing same | |
| KR20150076716A (ko) | 전력 반도체 소자 | |
| US11114552B2 (en) | Insulated gate turn-off device with designated breakdown areas between gate trenches | |
| CN113421923A (zh) | 一种具备栅极自钳位功能的igbt及其制造方法 | |
| CN110473905B (zh) | 一种具有自偏置pmos的分离栅tigbt及其制作方法 | |
| CN108899364B (zh) | 一种集成肖特基二极管的mos栅控晶闸管及其制备方法 | |
| CN111584481A (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN113437135B (zh) | 一种压控型发射极关断晶闸管器件及其制造方法 | |
| CN113725295B (zh) | 一种逆导型mos栅控晶闸管及其制造方法 | |
| CN113809167B (zh) | 一种具有隐埋层的brt及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |