CN110190113B - 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 - Google Patents
一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN110190113B CN110190113B CN201910410221.9A CN201910410221A CN110190113B CN 110190113 B CN110190113 B CN 110190113B CN 201910410221 A CN201910410221 A CN 201910410221A CN 110190113 B CN110190113 B CN 110190113B
- Authority
- CN
- China
- Prior art keywords
- region
- type
- heavily doped
- anode
- type heavily
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000694 effects Effects 0.000 title claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 15
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000005669 field effect Effects 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 12
- 150000004706 metal oxides Chemical class 0.000 claims description 12
- 210000000746 body region Anatomy 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 5
- 230000008030 elimination Effects 0.000 claims description 2
- 238000003379 elimination reaction Methods 0.000 claims description 2
- 108091006149 Electron carriers Proteins 0.000 description 13
- 239000000969 carrier Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管，包括P型衬底，在P型衬底上设有氧化层埋层，在氧化层埋层上设有N型漂移区，其特征在于，在N型漂移区的表面设有二氧化硅氧化层，在N型漂移区内设有LIGBT和NMOS，所述LIGBT包括第一N型重掺杂区，在第一N型重掺杂区内设有P型重掺杂阳极区，所述NMOS包括第二N型重掺杂区，在第二N型重掺杂区内设有P型阱区，在P型阱区内包围有N型重掺杂阳极区，所述第二N型重掺杂区与P型阱区电连接，在二氧化硅氧化层内设有多晶硅栅且所述多晶硅栅自N型重掺杂阳极区的上方区域跨过P型阱区并进入第二N型重掺杂区的上方区域，所述多晶硅栅还与N型重掺杂阳极区及P型重掺杂阳极区连接。
Description
技术领域
本发明主要涉及功率半导体器件技术领域，是一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管。
背景技术
横向绝缘栅双极型晶体管(Lateral Insulated Gate Bipolar Transistor，LIGBT)是MOS栅器件结构与双极型晶体管结构相结合进化而成的复合型功率器件，其具备MOS场效应晶体管与双极型晶体管的特点，具有易于集成、耐压高、驱动电流能力强等优点，在功率集成电路中得到了广泛应用。在桥式电路应用中，LIGBT常作为开关管来使用，但传统的LIGBT因存在严重的拖尾电流现象，使其关断速度较慢，关断损耗过高，严重限制了其在高频领域中的应用，同时，桥式电路在换相工作期间，需要在LIGBT两端并联额外的快恢复二极管用于续流，这大幅地增加了系统的成本。为了解决上述问题，目前主流的方案是采用阳极短路型LIGBT结构，例如阳极短路型横向绝缘栅双极型晶体管(SA-LIGBT)、分离的阳极短路型横向绝缘栅双极型晶体管(SSA-LIGBT)、分段的阳极短路型横向绝缘栅双极型晶体管(SEG-LIGBT)，目的是在关断期间提供一条电子抽取路径，进而提高关断速度，此外，该结构内部集成的体二极管可作为续流二极管来使用。但这些器件在提高关断速度的同时，又会带来一些新的问题，由于阳极区域N型重掺杂区域的存在，器件导通时存在单极型和双极型两种不同的导电形式，导致产生严重的负阻现象。负阻效应会导致器件在刚导通时具有较大的导通压降，极大地增加了器件的导通损耗，降低器件的导通性能；不仅如此，负阻效应引起的较大电压变化还会引起器件稳定性的问题，使得器件容易发生失效。对于分离的阳极短路结构SSA-LIGBT，虽然利用阳极N型重掺杂区域与P型重掺杂区域之间低掺杂的漂移区浓度增加其之间的等效电阻，抑制了负阻效应，但是其占用面积较大且负阻效应带来的影响依旧存在。
因此，在提高LIGBT的关断速度和降低关断损耗的基础上有效消除负阻效应成为功率集成电路设计中需要亟待解决的问题。
发明内容
本发明针对上述问题，提出了一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管结构，本发明不仅消除了阳极短路结构中存在的负阻效应，并且进一步提高了器件的关断速度。
本发明的技术方案如下：
一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管，包括P型衬底，在P型衬底上设有氧化层埋层，在氧化层埋层上设有N型漂移区，其特征在于，在N型漂移区的表面设有二氧化硅氧化层，在N型漂移区内设有横向绝缘栅双极型晶体管和N型金属氧化物半导体场效应晶体管，所述横向绝缘栅双极型晶体管包括设在N型漂移区内的第一N型重掺杂区且第一N型重掺杂区位于N型漂移区的表面，在第一N型重掺杂区内设有P型重掺杂阳极区，所述N型金属氧化物半导体场效应晶体管包括设在N型漂移区内的第二N型重掺杂区，在第二N型重掺杂区内设有P型阱区，在P型阱区内包围有N型重掺杂阳极区，所述第二N型重掺杂区与P型阱区电连接，在二氧化硅氧化层内设有多晶硅栅且所述多晶硅栅自N型重掺杂阳极区的上方区域跨过P型阱区并进入第二N型重掺杂区的上方区域，所述多晶硅栅还与N型重掺杂阳极区及P型重掺杂阳极区连接。
与现有技术相比，本发明结构具有如下优点：
1、本发明通过合理调节阳极侧P型体阱区14的浓度以及阳极侧NMOS管的栅氧层厚度，使得在阳极电压较低时P型阱区14能够阻挡电子电流流入阳极侧N型重掺杂区域6，避免器件处于单极导电模式。当阳极电压达到PN结J1开启电压时，器件直接进入双极导电模式，进而避免了从单极导电模式向双极导电模式的转换过程，从根本上消除了在现有的SSA-LIGBT结构中存在的负阻效应。
在现有的SSA-LIGBT器件处于正向导通状态时，器件的衬底和阴极端均接低电位，栅极和阳极端均接高电位。当现有的SSA-LIGBT的阳极电流较低时，此时电子载流子可直接从N型重掺杂阴极区12经电子沟道流向器件的N型重掺杂阳极区6，故而现有的SSA-LIGBT器件正向导通时不存在死区电压，其正向导通特性局部曲线放大图如图4(a)所示。此时P型重掺杂阳极区7未向漂移区中注入空穴，因而N型漂移区3中未发生电导调制效应，器件处于单极导电模式。如图3(a)所示，阳极侧N型重掺杂阳极区6与P型重掺杂阳极区7之间存在一定的等效电阻，当电子载流子经P型重掺杂阳极区7下方流向N型重掺杂阳极区6时，在第一N型重掺杂区4与N型重掺杂阳极区6之间产生一定的电势差。由于P型重掺杂阳极区7与N型重掺杂阳极区6具有相同电位，因此随着阳极电流增大，第一N型重掺杂区4与第二N型重掺杂区5之间的电势差逐渐增大，即P型重掺杂阳极区7与第一N型重掺杂区域4之间的电势差逐渐增大并最终使得P型重掺杂阳极区7与第一N型重掺杂区4构成的PN结J1开启，P型重掺杂阳极区7开始向N型漂移区3中注入空穴，此时现有的SSA-LIGBT中的N型漂移区3中发生电导调制现象，器件最终进入双极导电模式。器件从单极导电模式向双极导电模式转换的过程会产生负阻效应，最终导致图4(b)中的阳极导通压降的折返现象。
本发明结构在处于正向导通时，器件的衬底和阴极端均接低电位，栅极和阳极端均接高电位。当阳极电流较低时，阳极侧重掺杂的P型体阱区14可构成电子电流的阻挡层，电子载流子消除法直接流到N型重掺杂阳极区6中，因而本发明结构会存在图4(a)所示的0.7V左右的死区电压，其正向导通特性曲线局部放大图如图4(a)所示。当阳极电压高于死区电压时，由第一N型重掺杂区4和P型重掺杂阳极区7构成的PN结J1处于开启状态，P型重掺杂阳极区7开始向漂移区中注入空穴载流子，漂移区中发生电导调制现象，进而器件直接进入双极导电模式。本发明结构可以避免在较低阳极电流条件下出现单极导电模式，进而避免了从单极导电模式向双极导电模式的转换过程，从根本上消除了在现有的SSA-LIGBT结构中存在的负阻效应。
2、本发明相比于现有的SSA-LIGBT可以进一步提升器件的关断速度。本发明在正向导通阶段，因为第一N型重掺杂区4和第二N型重掺杂区5之间存在一定的导通电阻，其等效电阻示意图为图3(b)，第二N型重掺杂区5和第一N型重掺杂区4以及P型重掺杂阳极区7之间会存在一定的电势差。又因为P型阱区14与第二N型重掺杂区5具有相同的电位，多晶硅栅15与P型重掺杂阳极区7具有相同电位，因而P型阱区14与多晶硅栅15之间存在一定的电势差，并且随着阳极电流增大，该电势差会进一步增大。当阳极电流增大到一定程度时，多晶硅栅15与P型阱区14之间的电势差达到NMOS管的阈值电压，NMOS的P型阱区14表面形成了电子沟道，此时从N型重掺杂阴极区12发射的电子载流子一部分仍会流向P型重掺杂阳极区7，其余部分会分流到N型重掺杂阳极区6。因此本发明结构可以降低高正向导通电流密度条件下N型漂移区3中存储的载流子浓度，从而减少了器件在关断时需要抽取的载流子数目。图5(a)是沿着器件结构纵坐标Y＝20μm所截取的空穴载流子分布示意图，本发明结构N型漂移区3中的存储载流子浓度相比于现有的SSA-LIGBT可得到明显降低，进而关断速度能够得到提升，本发明结构与现有的SSA-LIGBT结构的关断对比图如图5(b)所示，可以看出本发明结构具有更快的关断速度。
3、本发明通过调整现有的SSA-LIGBT结构中N型重掺杂阳极区6和P型重掺杂阳极区7的位置，可以有效缩短器件尺寸，降低工艺成本，同时还能进一步提高器件的关断速度。现有的SSA-LIGBT结构将N型重掺杂阳极区6设在P型重掺杂阳极区7的外侧，目的是为了在器件正向导通初期增加电子电流流向N型重掺杂阳极区6的等效电阻，抑制负阻效应，但是这会增大器件的面积，增加工艺成本。本发明结构在器件导通初期因为有p型阱区14阻止电子电流流向N型重掺杂阳极区6，所以尽管把N型重掺杂阳极区6放在P型重掺杂阳极区7的内侧也不会产生负阻效应。此外，把N型重掺杂阳极区6放在内侧可以进一步减小器件尺寸，还能有效缩短器件在关断时抽取载流子的路径，进一步提高器件的关断速度。
4、本发明结构中的NMOS结构具有自开启功能，无需额外的电路进行控制。由于NMOS结构中的多晶硅栅15与阳极相连，同时由阳极电压控制，在器件导通初期，阳极电压较小时，由于多晶硅栅15与阳极侧重掺杂的P型阱区14之间的电势差没有达到NMOS的阈值电压，此时，NMOS没有导通，阳极侧重掺杂的P型阱区14可构成电子电流的阻挡层，电子载流子无法直接流到N型重掺杂阳极区6中，可以避免在较低阳极电流条件下出现单极导电模式，彻底消除负阻效应。当阳极电压增大到一定程度时，多晶硅栅15与P型阱区14之间的电势差达到NMOS管的阈值电压，NMOS导通，NMOS的P型阱区14表面形成了电子沟道，此时从N型重掺杂阴极区12发射的电子载流子一部分仍会流向P型重掺杂阳极区7，其余部分会分流到N型重掺杂阳极区6，可以降低高正向导通电流密度条件下N型漂移区3中存储的载流子浓度，从而减少了器件在关断时需要抽取的载流子数目，提升关断速度。因此，通过阳极电压就能实现NMOS的自开启功能，NMOS未开启时，通过合理调节阳极侧P型阱区14的浓度以消除现有的SSA-LIGBT中存在的负阻效应，在NMOS开启时，能够间接提高器件的关断速度。
附图说明
图1所示为SSA-LIGBT结构图。
图2所示为本发明结构图。
图3(a)所示为SSA-LIGBT中阳极侧分离电极之间的等效电阻。
图3(b)所示为本发明结构中阳极侧分离电极之间的等效电阻
图4(a)所示为本发明结构和SSA-LIGBT的正向导通特性曲线局部放大图。
图4(b)所示为本发明结构和SSA-LIGBT的正向导通特性曲线对比图。
图5(a)所示为本发明结构和SSA-LIGBT关断时在同一Y＝20μm截面处空穴的密度分布对比图。
图5(b)所示为本发明结构和SSA-LIGBT的关断对比图。
具体实施方式
下面结合附图，对本发明做详细说明：
一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管，包括P型衬底1，在P型衬底1上设有氧化层埋层2，在氧化层埋层2上设有N型漂移区3，其特征在于，在N型漂移区3的表面设有二氧化硅氧化层9，在N型漂移区3内设有横向绝缘栅双极型晶体管和N型金属氧化物半导体场效应晶体管，所述横向绝缘栅双极型晶体管包括设在N型漂移区3内的第一N型重掺杂区4且第一N型重掺杂区4位于N型漂移区3的表面，在第一N型重掺杂区4内设有P型重掺杂阳极区7，所述N型金属氧化物半导体场效应晶体管包括设在N型漂移区3内的第二N型重掺杂区5，在第二N型重掺杂区5内设有P型阱区14，在P型阱区14内包围有N型重掺杂阳极区6，所述第二N型重掺杂区5与P型阱区14电连接，在二氧化硅氧化层9内设有多晶硅栅15且所述多晶硅栅15自N型重掺杂阳极区6的上方区域跨过P型阱区14并进入第二N型重掺杂区5的上方区域，所述多晶硅栅15还与N型重掺杂阳极区6及P型重掺杂阳极区7连接。在本实施例中：
所述阳极短路型横向绝缘栅双极型晶体管还包括场氧化层8、作为栅极G的多晶硅栅极10、P型体区13及相互连接并作为阴极C的P型重掺杂阴极区11和N型重掺杂阴极区12，场氧化层8设在N型漂移区3与二氧化硅氧化层9之间，P型体区13设在N型漂移区3内且位于N型漂移区3的表面，P型重掺杂阴极区11和N型重掺杂阴极区12设在P型体区13且位于P型体区13的表面，多晶硅栅极10位于二氧化硅氧化层9内且始于N型重掺杂阴极区12的上方并在跨过于P型体区13后延伸经过N型漂移区3直至场氧化层8的上方。
本实施例在二氧化硅氧化层9内设有浮空金属电极16，所述第二N型重掺杂区5与P型阱区14的电连接是通过浮空金属电极16实现连接。
为进一步提高关断速度，所述N型金属氧化物半导体场效应晶体管位于场氧化层8与第一N型重掺杂区4之间。
所述N型金属氧化物半导体场效应晶体管右边界与第一N型重掺杂区4左边界的距离范围为0.8～1.5μm；所述N型金属氧化物半导体场效应晶体管的多晶硅栅15与P型阱区14之间的距离为0.08～0.15μm；所述N型金属氧化物半导体场效应晶体管的P型阱区14的表面掺杂浓度范围为5.3e16～9.3e16cm-3。
下面结合附图对本发明做进一步说明。
本发明的工作原理：
在现有的SSA-LIGBT器件处于正向导通状态时，器件的衬底和阴极端均接低电位，栅极和阳极端均接高电位。当现有的SSA-LIGBT的阳极电流较低时，此时电子载流子可直接从N型重掺杂阴极区12经电子沟道流向器件的N型重掺杂阳极区6，故而现有的SSA-LIGBT器件正向导通时不存在死区电压，其正向导通特性曲线局部放大图如图4(a)所示。此时P型重掺杂阳极区7未向漂移区中注入空穴，因而N型漂移区3中未发生电导调制效应，器件处于单极导电模式。如图3(a)所示，阳极侧N型重掺杂阳极区6与P型重掺杂阳极区7之间存在一定的等效电阻，当电子载流子经P型重掺杂阳极区7下方流向N型重掺杂阳极区6时，在第一N型重掺杂区4与N型重掺杂阳极区6之间产生一定的电势差。由于P型重掺杂阳极区7与N型重掺杂阳极区6具有相同电位，因此随着阳极电流增大，第一N型重掺杂区4与第二N型重掺杂区5之间的电势差逐渐增大，即P型重掺杂阳极区7与第一N型重掺杂区域4之间的电势差逐渐增大并最终使得P型重掺杂阳极区7与第一N型重掺杂区4构成的PN结J1开启，P型重掺杂阳极区7开始向N型漂移区3中注入空穴，此时现有的SSA-LIGBT中的N型漂移区3中发生电导调制现象，器件最终进入双极导电模式。器件从单极导电模式向双极导电模式转换的过程会产生负阻效应，最终导致图4(b)中的阳极导通压降的折返现象。
本发明结构在P型重掺杂阳极区7左侧集成了一个NMOS结构，该NMOS的N型重掺杂阳极区6与LIGBT的P型重掺杂阳极区7相连形成阳极短路结构，该NMOS的第二N型重掺杂区5和P型阱区14通过浮空金属电极16相连。本发明结构在处于正向导通时，器件的衬底和阴极端均接低电位，栅极和阳极端均接高电位。当阳极电流较低时，阳极侧重掺杂的P型阱区14可构成电子电流的阻挡层，电子载流子无法直接流到N型重掺杂阳极区6中，因而本发明结构会存在图4(a)所示的0.7V左右的死区电压，其正向导通特性曲线局部放大图如图4(a)所示。当阳极电压高于死区电压时，由第一N型重掺杂区4和P型重掺杂阳极区7构成的PN结J1处于开启状态，P型重掺杂阳极区7开始向漂移区中注入空穴载流子，漂移区中发生电导调制现象，进而器件直接进入双极导电模式。本发明结构可以避免在较低阳极电流条件下出现单极导电模式，进而避免了从单极导电模式向双极导电模式的转换过程，从根本上消除了在现有的SSA-LIGBT结构中存在的负阻效应。因为第一N型重掺杂区4和第二N型重掺杂区5之间存在一定导通电阻，第二N型重掺杂区5和第一N型重掺杂区4以及P型重掺杂阳极区7之间会存在一定的电势差。本发明结构中的P型阱区14与第二N型重掺杂5具有相同的电位，多晶硅栅15与P型重掺杂阳极区7具有相同电位，因而P型阱区14与多晶硅栅15之间存在一定的电势差，并且随着阳极电流增大，该电势差会进一步增大。当阳极电流增大到一定程度时，多晶硅栅15与P型阱区14之间的电势差达到NMOS的阈值电压，NMOS的P型阱区14表面形成了电子沟道，此时从N型重掺杂阴极区12发射的电子载流子一部分仍会流向P型重掺杂阳极区7，其余部分会分流到N型重掺杂阳极区6。因此正向导通阶段本发明结构漂移区中存储的载流子浓度可以明显降低，从而减少了器件在关断时需要抽取的载流子数目，明显提升了器件关断速度。
Claims (7)
1.一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管，包括P型衬底(1)，在P型衬底(1)上设有氧化层埋层(2)，在氧化层埋层(2)上设有N型漂移区(3)，其特征在于，在N型漂移区(3)的表面设有二氧化硅氧化层(9)，在N型漂移区(3)内设有横向绝缘栅双极型晶体管和N型金属氧化物半导体场效应晶体管，所述横向绝缘栅双极型晶体管包括设在N型漂移区(3)内的第一N型重掺杂区(4)且第一N型重掺杂区(4)位于N型漂移区(3)的表面，在第一N型重掺杂区(4)内设有P型重掺杂阳极区(7)，所述N型金属氧化物半导体场效应晶体管包括设在N型漂移区(3)内的第二N型重掺杂区(5)，在第二N型重掺杂区(5)内设有P型阱区(14)，在P型阱区(14)内包围有N型重掺杂阳极区(6)，所述第二N型重掺杂区(5)与P型阱区(14)电连接，在二氧化硅氧化层(9)内设有多晶硅栅(15)且所述多晶硅栅(15)自N型重掺杂阳极区(6)的上方区域跨过P型阱区(14)并进入第二N型重掺杂区(5)的上方区域，所述多晶硅栅(15)还与N型重掺杂阳极区(6)及P型重掺杂阳极区(7)连接。
2.根据权利要求1所述的消除负阻效应的阳极短路型横向绝缘栅双极型晶体管，其特征在于，所述阳极短路型横向绝缘栅双极型晶体管还包括场氧化层(8)、作为栅极G的多晶硅栅极(10)、P型体区(13)及相互连接并作为阴极C的P型重掺杂阴极区(11)和N型重掺杂阴极区(12)，场氧化层(8)设在N型漂移区(3)与二氧化硅氧化层(9)之间，P型体区(13)设在N型漂移区(3)内且位于N型漂移区(3)的表面，P型重掺杂阴极区(11)和N型重掺杂阴极区(12)设在P型体区(13)且位于P型体区(13)的表面，多晶硅栅极(10)位于二氧化硅氧化层(9)内且始于N型重掺杂阴极区(12)的上方并在跨过于P型体区(13)后延伸经过N型漂移区(3)直至场氧化层(8)的上方。
3.根据权利要求1所述的消除负阻效应的阳极短路型横向绝缘栅双极型晶体管，其特征在于，在二氧化硅氧化层(9)内设有浮空金属电极(16)，所述第二N型重掺杂区(5)与P型阱区(14)的电连接是通过浮空金属电极(16)实现连接。
4.根据权利要求1、2或3所述的消除负阻效应的阳极短路型横向绝缘栅双极型晶体管，其特征在于，所述N型金属氧化物半导体场效应晶体管位于场氧化层(8)与第一N型重掺杂区(4)之间。
5.根据权利要求1、2或3所述的消除负阻效应的阳极短路型横向绝缘栅双极型晶体管，其特征在于，所述N型金属氧化物半导体场效应晶体管右边界与第一N型重掺杂区(4)左边界的距离范围为0.8～1.5μm。
6.根据权利要求1、2或3所述的消除负阻效应的阳极短路型横向绝缘栅双极型晶体管，其特征在于，所述N型金属氧化物半导体场效应晶体管的多晶硅栅(15)与P型阱区(14)之间的距离为0.08～0.15μm。
7.根据权利要求1、2或3所述的消除负阻效应的阳极短路型横向绝缘栅双极型晶体管，其特征在于，所述N型金属氧化物半导体场效应晶体管的P型阱区(14)的表面掺杂浓度范围为5.3e16～9.3e16cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910410221.9A CN110190113B (zh) | 2019-05-16 | 2019-05-16 | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910410221.9A CN110190113B (zh) | 2019-05-16 | 2019-05-16 | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110190113A CN110190113A (zh) | 2019-08-30 |
| CN110190113B true CN110190113B (zh) | 2022-03-08 |
Family
ID=67716449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910410221.9A Active CN110190113B (zh) | 2019-05-16 | 2019-05-16 | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110190113B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110828580B (zh) * | 2019-10-31 | 2023-03-24 | 东南大学 | 一种提高反向恢复鲁棒性的快恢复自举二极管 |
| CN112768517B (zh) * | 2019-11-04 | 2022-06-21 | 东南大学 | 绝缘栅双极型晶体管 |
| CN111261722B (zh) * | 2020-01-21 | 2023-03-24 | 东南大学 | 一种集成电容的低反向恢复电荷的横向二极管 |
| CN111261698B (zh) * | 2020-02-14 | 2021-08-06 | 电子科技大学 | 一种消除电压折回现象的rc-ligbt器件 |
| CN111430454B (zh) * | 2020-04-22 | 2023-10-13 | 东南大学 | 一种低饱和电流的绝缘体上硅横向绝缘栅双极型晶体管 |
| CN112420824B (zh) * | 2020-12-09 | 2022-08-19 | 东南大学 | 一种消除负阻效应的逆导型横向绝缘栅双极型晶体管 |
| CN112687681B (zh) * | 2020-12-29 | 2023-05-02 | 电子科技大学 | 一种具有集成nmos管的ligbt器件 |
| CN113270474B (zh) * | 2021-04-08 | 2022-12-27 | 西安电子科技大学 | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 |
| CN115274862A (zh) * | 2021-04-30 | 2022-11-01 | 无锡华润上华科技有限公司 | 二极管及其制造方法及半导体器件 |
| CN117374105A (zh) * | 2022-06-30 | 2024-01-09 | 无锡华润上华科技有限公司 | 阳极短路横向绝缘栅双极型晶体管及其制造方法 |
| CN117438451A (zh) * | 2022-07-12 | 2024-01-23 | 无锡华润上华科技有限公司 | 横向绝缘栅双极晶体管及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9423424D0 (en) * | 1994-11-14 | 1995-01-11 | Fuji Electric Co Ltd | Semiconductor device |
| CN100421256C (zh) * | 2006-05-24 | 2008-09-24 | 杭州电子科技大学 | 集成抗esd二极管的soi ligbt器件单元 |
| CN102157550B (zh) * | 2011-03-10 | 2012-07-04 | 杭州电子科技大学 | 一种具有p埋层的纵向沟道SOI LIGBT器件单元 |
| CN107068744B (zh) * | 2017-05-11 | 2019-08-02 | 电子科技大学 | 一种横向绝缘栅双极型晶体管 |
-
2019
- 2019-05-16 CN CN201910410221.9A patent/CN110190113B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110190113A (zh) | 2019-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110190113B (zh) | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 | |
| US9299695B2 (en) | Semiconductor device | |
| CN110034176B (zh) | 解决反向恢复失效的逆导型横向绝缘栅双极型晶体管 | |
| CN108122963B (zh) | 一种电势控制快速横向绝缘栅双极型晶体管 | |
| WO2020151088A1 (zh) | 一种极低反向恢复电荷超结功率vdmos | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN112038401A (zh) | 一种绝缘栅双极性晶体管结构及其制备方法 | |
| CN114256331A (zh) | 一种具有异质结的超结逆导型igbt | |
| CN110137250B (zh) | 一种具有超低导通压降的高速igbt器件 | |
| US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
| KR101422953B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| CN109686787B (zh) | 一种利用二极管钳位的具有载流子存储层的igbt器件 | |
| CN107564959B (zh) | 一种mos栅控晶闸管及其制作方法 | |
| US11984473B2 (en) | Semiconductor device | |
| CN116013970A (zh) | 半导体器件及其制造方法、导通电压回跳的优化方法 | |
| US20150187922A1 (en) | Power semiconductor device | |
| CN111933687B (zh) | 具有高安全工作区的横向功率器件 | |
| CN115621303A (zh) | 一种集成辅助耗尽栅的低功耗rc-igbt器件 | |
| CN109888006B (zh) | 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN110504315B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| US9209287B2 (en) | Power semiconductor device | |
| CN103887332A (zh) | 一种新型功率半导体器件 | |
| CN109887844B (zh) | 一种双埋层mos栅控晶闸管及制备方法 | |
| CN112420824B (zh) | 一种消除负阻效应的逆导型横向绝缘栅双极型晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |