CN115832036A - 一种自适应性高压低损耗功率器件 - Google Patents

Abstract

本发明属于功率半导体技术领域，涉及一种自适应性高压低损耗功率器件。相比传统LIGBT结构，本发明在LIGBT阳极端引入自适应性PMOS结构，且该PMOS结构栅极由集成二极管控制。正向导通时，PMOS沟道关闭，电子抽取路径被阻断从而消除了snapback(电压折回)效应。关断过程中，随着阳极电压上升，LIGBT阳极PMOS沟道自适应性开启，漂移区内电子由电极11转化为空穴后，经PMOS沟道从P+集电区抽出；同时P+集电区与N型缓冲层几乎等电位短接，抑制P+集电区向漂移区注入空穴，二者共同加速器件关断以降低关断损耗。正向阻断时，P+集电区的空穴电流经POMS沟道由电极11转化为电子电流注入到漂移区，形成类MOS击穿模式，提高了击穿电压。因此，本发明具有更小的关断损耗和更高的击穿电压。

Description

一种自适应性高压低损耗功率器件

技术领域

本发明属于功率半导体技术领域，涉及一种集成有二极管的自适应性SOI LIGBT(Lateral Insulated Gate Bipolar Transistor，横向绝缘栅双极型晶体管)。

背景技术

绝缘栅双极型晶体管(IGBT)是一种栅控的双极导电器件，其栅控的特性使其具有输入阻抗高且易于驱动的优点，其双极导电能力使其易于实现低的导通压降和大的电流密度，十分适合应用于智能电网、轨道交通、工业控制等高压高功率电力电子技术领域。基于SOI技术的半导体器件易于实现全介质隔离，具有更低的泄漏电流和更小的寄生效应。

正向导通时LIGBT器件的漂移区内发生电导调制效应而储存有大量过剩载流子，有利于降低器件的正向导通压降(On-state voltage drop,Von)，但这在关断时会导致较长的拖尾电流，造成关断损耗(Turning off loss,Eoff)变大。同时，由于电导调制效应，沟道电阻的分压在IGBT正向导通压降中所占比例会增大。

为改善LIGBT器件关断损耗与导通压降之间的矛盾关系，文献(M.R.Simpson,P.A.Gough,F.I.Hshieh,et al.Anlysis of the lateral insulated gate transistor[C].IEEE International Electron Devices Meeting,Washington,1985,740-743)中提出了短路阳极结构，即在阳极P+区旁引入短接的阳极N+区，以此加速器件关断过程中抽取漂移区内存储的电子。但短路阳极结构导致器件在导通时存在由单极导电模式向双极导电模式转换所造成的snapback效应，降低了器件并联使用的可靠性。文献(N.K.Udugampola,R.A.McMahon,F.Udrea,et al.Analysis and design of the dual-gate inversionlayer emitter transistor[J].IEEE Transactions on Electron Devices,2005,52(1):99-105)提出了双栅反型层注入型LIGBT；正向导通时，该结构阳极栅相对于阳极加负电位，阳极栅下方的漂移区与N-buffer层表面则会形成与P+anode相连的空穴反型层，等效增大了P+anode的长度与阳极分布电阻，进而可抑制snapback现象；关断过程中，阳极栅与阳极短接，阳极栅下的空穴反型层消失，此时在短路阳极的作用下P+anode将停止向漂移区注入空穴，而N+anode则快速抽取漂移区内电子，从而加速器件关断并显著降低关断损耗值。但是，该结构需要引入额外的栅驱动控制电路，增加了器件设计成本与控制难度。

发明内容

针对上述问题，本发明提出一种自适应性高压低损耗功率器件。

本发明的技术方案是一种自适应性高压低损耗功率器件，包括自下而上依次层叠设置的P型衬底1、绝缘介质层2和N型半导体层，其中N型半导体被隔离槽Ι和隔离槽Ⅱ分为第一N漂移区31和第二N漂移区32，分别用于形成LIGBT部分和二极管部分。

所述隔离槽Ι由第一隔离槽介质层92和位于所述第一隔离槽介质层92中的第一隔离槽多晶硅层91构成；所述隔离槽Ⅱ由第二隔离槽介质层94和位于所述第二隔离槽介质层94中的第二隔离槽多晶硅层93构成；所述隔离槽Ι和隔离槽Ⅱ均与所述绝缘介质层2上表面接触；

所述二极管部分在所述第二N漂移区32表面沿横向方向分别形成二极管阴极结构、顶层P型区101和二极管阳极结构；所述二极管阴极结构包括第二P型阱区42和位于第二P型阱区42上层的第二P+体接触区52；所述二极管阳极结构包括第二N型缓冲层8和位于第二N型缓冲层8上层的N+集电区62；所述顶层P型区101位于二极管阴极结构和二极管阳极结构之间，其侧面分别与第二N型缓冲层8和第二P阱区42接触；所述第二P+体接触区的引出端为二极管阴极，所述N+集电区62的引出端为二极管阳极；

所述LIGBT部分在所述第一N漂移区31表面沿横向方向分别形成LIGBT阴极结构、栅极结构和LIGBT阳极结构；所述LIGBT阴极结构包括第一P型阱区41和位于第一P型阱区41上层且依次排列的第一P+体接触区51、N+发射区61；所述栅极结构为平面栅结构，平面栅结构包括栅介质层15和覆盖在栅介质层上表面的多晶硅材料16，所述栅介质层15位于N+发射区61和第一N漂移区31之间的第一P型阱区上层，一端与N+发射区61上表面接触，另一端与第一N漂移区31接触；所述LIGBT阳极结构包括第一N型缓冲层71和P+集电区72，所述P+集电区72位于第一N型缓冲区71的上表面；所述第一P+体接触区51和N+发射极区61的共同引出端为LIGBT阴极，且与二极管阴极短接，所述多晶硅材料16的引出端为栅极，所述的P+集电区72的引出端为LIGBT阳极，且与二极管阳极短接；

其特征在于：

所述LIGBT阳极结构还具有PMOS结构，包括所述第一N型缓冲层71、所述P+集电区72、第三P+体接触区73、N+体接触区74、电极11和栅电极结构；所述第三P+体接触区73与N+体接触区74位于第一N型缓冲区71的上表面，处于所述P+集电区72远离所述第一N漂移区31的一侧；所述N+体接触区74位于第三P+体接触区73远离P+集电区72一侧，第三P+体接触区73与N+体接触区74的共同引出端为电极11；所述栅电极结构包括栅氧化层14和位于栅氧化层14上方的栅电极13，所述栅氧化层14位于第一N型缓冲层71上层，一端与P+集电区72上表面接触，另一端与第三P+体接触区73上表面接触；

所述二极管部分中顶层P型区101的表面靠近N+集电区62一侧具有电极12，所述电极12与所述PMOS结构的栅电极13短接；

进一步的，在LIGBT部分具有顶层P型区102，所述顶层P型区102位于第一N漂移区31上层，LIGBT阴极结构和LIGBT阳极结构之间，其侧面不与第一P阱区41接触。

进一步的，所述器件采用的半导体材料为Si、SiC、SiGe、GaAs、GaO和GaN中的一种。

本发明的有益效果为，相对于传统LIGBT结构，本发明LIGBT阳极中的PMOS结构在关断时提供了一条载流子抽取通路，可提高器件的关断速度，降低关断损耗，且不会引入snapback现象；本发明的击穿模式为类MOS击穿模式，提高了器件的击穿电压，且击穿电压不随P+集电区72掺杂浓度的变化而变化；本发明中集成二极管在LIGBT关断过程中提供低电位使PMOS开启，在不需要额外控制电路的情况下有效提高器件的关断速度，降低关断损耗。

附图说明

图1为实施例1的结构示意图

图2为实施例2的结构示意图

图3为实施例3的版图示意图

图4为实施例4的版图示意图

具体实施方式

下面结合附图和实施例，详细描述本发明的技术方案：

实施例1

如图1所示，本例的一种集成有二极管的阳极自适应性SOI LIGBT。

本例的工作原理为：

新器件正向导通时，阳极与二极管部分电极12的电势差较小，无法在第一N型缓冲层71的上表面形成反型层，LIGBT阳极PMOS结构处于关断状态，导致P+集电区72与第三P+体接触区73以及N+体接触区74之间导电通路被阻断，器件无法进入单极导电模式，从而消除snapback效应。

新器件在关断过程中，二极管部分进入反向阻断状态，阳极与二极管部分电极12的电势差随着阳极电压上升而增大。当阳极电压进一步上升，使得阳极与电极12的电势差足够大，对应第一N型缓冲层71上表面PMOS沟道开启，使P+集电区72与第三P+体接触区73短接，而第三P+体接触区73通过电极11与N+体接触区74短接，进而P+集电区72与第一N型缓冲层71几乎等电位短接，致使P+集电区72停止向漂移区内注入空穴。同时漂移区内的电子通过N+体接触区74经电极11转化为空穴后通过PMOS沟道被P+集电区72快速抽取，进一步加快器件关断并降低关断损耗。

新器件在正向阻断状态下，阳极与电极12的电势差足够大，对应第一N型缓冲层71上表面PMOS沟道开启，P+集电区72与第一N型缓冲层71几乎等电位短接，致使P+集电区72停止向漂移区内直接注入空穴，经P+集电区72流出的空穴电流通过PMOS沟道到达第三P+体接触区73，经电极11转化为电子电流注入到漂移区内，因此新器件的击穿模式为类MOS击穿，提高了器件的击穿电压，且新器件击穿电压不随P+集电区72掺杂浓度变化而变化。

本发明的有益效果为，相对于传统LIGBT结构，本发明在不需要额外控制电路即可加速器件关断以降低关断损耗，消除snapback效应，提高器件耐压。

实施例2：

如图2所示，本实施例与实施例1的区别在于，在第一N漂移区31上层，LIGBT阴极结构和LIGBT阳极结构之间，还具有顶层P型区102，所述顶层P型区102的侧面不与第一P阱区41接触。与实施例1相比，顶层P型区102与第一N漂移区31组成超结，提高了器件耐压，并在器件关断过程中加速了LIGBT部分漂移区的耗尽速度，降低器件关断损耗。

实施例3：

如图3所示，本例为实施例1和实施例2的一种版图布局形式，跑道型有源区均为LIGBT部分，二极管部分位于跑道型终端区，此时二极管部分用于提取电位控制LIGBT阳极PMOS结构。本实施例的二极管部分不占用器件有源区面积，提高了版图面积利用率。

实施例4：

如图4所示，本实施例与实施例3的区别在于，在版图布局上，器件LIGBT部分与二极管部分对称分布于跑道型两侧有源区。与实施例3相比，二极管部分不仅用于控制LIGBT阳极PMOS结构，同时还做反向续流使用。在反向续流状态下，由顶层P型区101和第二N漂移区32组成的超结加快了二极管部分漂移区耗尽速度，缩短了器件反向恢复时间trr，降低了器件反向恢复损耗。

Claims (3)

1.一种自适应性高压低损耗功率器件，包括自下而上依次层叠设置的P型衬底(1)、绝缘介质层(2)和N型半导体层，其中N型半导体被第一隔离槽和第二隔离槽分为第一N漂移区(31)和第二N漂移区(32)，分别用于形成LIGBT部分和二极管部分；

所述第一隔离槽由第一隔离槽介质层(92)和位于所述第一隔离槽介质层(92)中的第一隔离槽多晶硅层(91)构成；所述第二隔离槽由第二隔离槽介质层(94)和位于所述第二隔离槽介质层(94)中的第二隔离槽多晶硅层(93)构成；所述第一隔离槽和第二隔离槽均与所述绝缘介质层(2)上表面接触；

所述二极管部分在所述第二N漂移区(32)表面沿横向方向分别形成二极管阴极结构、顶层P型区(101)和二极管阳极结构；所述二极管阴极结构包括第二P型阱区(42)和位于第二P型阱区(42)上层的第二P+体接触区(52)；所述二极管阳极结构包括第二N型缓冲层(8)和位于第二N型缓冲层(8)上层的N+集电区(62)；所述顶层P型区(101)位于二极管阴极结构和二极管阳极结构之间，其侧面分别与第二N型缓冲层(8)和第二P阱区(42)接触；所述第二P+体接触区的引出端为二极管阴极，所述N+集电区(62)的引出端为二极管阳极；

所述LIGBT部分在所述第一N漂移区(31)表面沿横向方向分别形成LIGBT阴极结构、栅极结构和LIGBT阳极结构；所述LIGBT阴极结构包括第一P型阱区(41)和位于第一P型阱区(41)上层且依次排列的第一P+体接触区(51)、N+发射区(61)；所述栅极结构为平面栅结构，平面栅结构包括栅介质层(15)和覆盖在栅介质层上表面的多晶硅材料(16)，所述栅介质层(15)位于N+发射区(61)和第一N漂移区(31)之间的第一P型阱区上层，一端与N+发射区(61)上表面接触，另一端与第一N漂移区(31)接触；所述LIGBT阳极结构包括第一N型缓冲层(71)和P+集电区(72)，所述P+集电区(72)位于第一N型缓冲区(71)的上表面；所述第一P+体接触区(51)和N+发射极区(61)的共同引出端为LIGBT阴极，且与二极管阴极短接，所述多晶硅材料(16)的引出端为栅极，所述的P+集电区(72)的引出端为LIGBT阳极，且与二极管阳极短接；

其特征在于：

所述LIGBT阳极结构还具有PMOS结构，包括所述第一N型缓冲层(71)、所述P+集电区(72)、第三P+体接触区(73)、N+体接触区(74)、电极(11)和栅电极结构；所述第三P+体接触区(73)与N+体接触区(74)位于第一N型缓冲区(71)的上表面，处于所述P+集电区(72)远离所述第一N漂移区(31)的一侧；所述N+体接触区(74)位于第三P+体接触区(73)远离P+集电区(72)一侧，第三P+体接触区(73)与N+体接触区(74)的共同引出端为电极(11)；所述栅电极结构包括栅氧化层(14)和位于栅氧化层(14)上方的栅电极(13)，所述栅氧化层(14)位于第一N型缓冲层(71)上层，一端与P+集电区(72)上表面接触，另一端与第三P+体接触区(73)上表面接触；

所述二极管部分中顶层P型区(101)的表面靠近N+集电区(62)一侧具有电极(12)，所述电极(12)与所述PMOS结构的栅电极(13)短接。

2.根据权利要求1所述的一种自适应性高压低损耗功率器件，其特征在于，在LIGBT部分具有顶层P型区(102)，所述顶层P型区(102)位于第一N漂移区(31)上层，LIGBT阴极结构和LIGBT阳极结构之间，且其侧面不与第一P阱区(41)接触。

3.根据权利要求1所述的一种具有自适应性的SOI LIGBT器件，所述器件采用的半导体材料为Si、SiC、SiGe、GaAs、GaO和GaN中的一种。

Images