CN117374105A - 阳极短路横向绝缘栅双极型晶体管及其制造方法 - Google Patents
阳极短路横向绝缘栅双极型晶体管及其制造方法 Download PDFInfo
- Publication number
- CN117374105A CN117374105A CN202210764114.8A CN202210764114A CN117374105A CN 117374105 A CN117374105 A CN 117374105A CN 202210764114 A CN202210764114 A CN 202210764114A CN 117374105 A CN117374105 A CN 117374105A
- Authority
- CN
- China
- Prior art keywords
- region
- anode
- conductivity type
- bipolar transistor
- gate bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000000605 extraction Methods 0.000 abstract description 19
- 230000000694 effects Effects 0.000 abstract description 12
- 239000000969 carrier Substances 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种阳极短路横向绝缘栅双极型晶体管及其制造方法，所述晶体管包括：漂移区；集电区，设于漂移区中；阳极区；第一导电类型掺杂区，位于集电区和阳极区之间的漂移区中，第一导电类型掺杂区的掺杂浓度大于漂移区的掺杂浓度；耗尽结构，设于第一导电类型掺杂区中，包括竖向导电结构，和包围竖向导电结构从而将竖向导电结构与第一导电类型掺杂区隔离的介电层。本发明通过引入第一导电类型掺杂区，相当于设置一段高浓度的漂移区，可以在器件关断时加速少子的反向抽取；在器件开启时可以通过对竖向导电结构加电压的方式，使第一导电类型掺杂区变为耗尽区，从而成为一段高阻区，避免电压折回效应。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种阳极短路横向绝缘栅双极型晶体管，还涉及一种阳极短路横向绝缘栅双极型晶体管的制造方法。
背景技术
绝缘栅双极型晶体管(IGBT)是金属氧化物半导体场效应晶体管(简称MOSFET)和双极结型晶体管(简称BJT)组成的复合型功率半导体器件，其中横向IGBT(LIGBT)易于集成在硅基、尤其是SOI(绝缘体上硅)基的功率集成电路中。LIGBT不仅具有MOS器件的栅控能力强和输入阻抗高的优点，同时电导调制效应使其具有大电流处理能力和低导通压降等优点。然而电导调制效应是一把双刃剑，导通期间存储在漂移区中的大量的非平衡载流子在关断过程形成拖尾电流。阳极短路技术对于解决在关断时形成的拖尾电流有重要的意义，通过在阳极端引入N型阳极区，存储在漂移区内的大量电子可通过该N型阳极区快速抽取，电流拖尾时间减小，关断速度加快，从而减小其关断损耗，进而也获得导通压降和关断损耗的良好折中。
然而，短路阳极结构的引入会给器件带来电压折回(Snapback)效应。
发明内容
基于此，有必要提供一种能够抑制电压折回效应的阳极短路横向绝缘栅双极型晶体管及其制造方法。
一种阳极短路横向绝缘栅双极型晶体管，包括：漂移区，具有第一导电类型；集电区，设于所述漂移区中，具有第二导电类型，所述第一导电类型和第二导电类型为相反的导电类型；阳极区，具有第一导电类型；第一导电类型掺杂区，位于所述集电区和所述阳极区之间的漂移区中，所述第一导电类型掺杂区的掺杂浓度大于所述漂移区的掺杂浓度；耗尽结构，设于所述第一导电类型掺杂区中，包括竖向导电结构，和包围所述竖向导电结构从而将所述竖向导电结构与所述第一导电类型掺杂区隔离的介电层。
上述阳极短路横向绝缘栅双极型晶体管，通过引入第一导电类型掺杂区，相当于设置一段高浓度的漂移区，可以在器件关断时加速少子的反向抽取；在器件开启时可以通过对竖向导电结构加电压的方式，使第一导电类型掺杂区变为耗尽区，从而成为一段高阻区，避免电压折回效应。
在其中一个实施例中，所述竖向导电结构外接电位，用于在所述阳极短路横向绝缘栅双极型晶体管开启时被施加电压，从而在所述第一导电类型掺杂区中形成耗尽区。
在其中一个实施例中，所述第一导电类型掺杂区中沿导电沟道宽度方向设有多个所述耗尽结构。
在其中一个实施例中，相邻的耗尽结构之间被所述第一导电类型掺杂区隔开。
在其中一个实施例中，所述竖向导电结构的材质包括多晶硅。
在其中一个实施例中，所述阳极短路横向绝缘栅双极型晶体管是SOI器件，所述阳极短路横向绝缘栅双极型晶体管还包括：衬底；掩埋介质层，设于所述衬底上；其中，所述漂移区设于所述掩埋介质层上。
在其中一个实施例中，所述阳极短路横向绝缘栅双极型晶体管还包括：集电区阱，设于所述漂移区中，具有第一导电类型，所述集电区设于所述集电区阱中，所述第一导电类型掺杂区位于所述集电区阱和所述阳极区之间的漂移区中。
在其中一个实施例中，所述阳极短路横向绝缘栅双极型晶体管还包括：基区阱，具有第二导电类型，所述集电区阱位于所述基区阱和所述第一导电类型掺杂区之间；基区引出，具有第二导电类型，位于所述基区阱中；发射区，具有第一导电类型，位于所述基区阱中。
在其中一个实施例中，所述第一导电类型掺杂区的掺杂深度大于所述基区阱的掺杂深度。在其中一个实施例中，所述阳极短路横向绝缘栅双极型晶体管还包括设于所述发射区和集电区阱之间的栅极结构。
在其中一个实施例中，所述集电区和第一导电类型掺杂区之间被所述漂移区隔开。
在其中一个实施例中，所述阳极区和第一导电类型掺杂区之间被所述漂移区隔开。
在其中一个实施例中，所述集电区和所述阳极区短路连接。
在其中一个实施例中，所述基区阱位于所述漂移区中。
在其中一个实施例中，所述阳极区位于所述漂移区中。
在其中一个实施例中，所述发射区位于所述基区引出和所述集电区阱之间。
一种阳极短路横向绝缘栅双极型晶体管的制造方法，包括：获取基底，所述基底形成有第一导电类型的漂移区；刻蚀所述漂移区形成沟槽；在所述沟槽的内表面形成介电层；在形成了所述介电层的沟槽内填充导电材料，形成竖向导电结构；在所述漂移区中形成第一导电类型掺杂区，所述第一导电类型掺杂区的掺杂浓度大于所述漂移区的掺杂浓度；形成集电区和阳极区；所述集电区位于所述漂移区中，且具有第二导电类型；所述阳极区具有第一导电类型；所述第一导电类型掺杂区位于所述集电区和所述阳极区之间，所述介电层和竖向导电结构位于所述第一导电类型掺杂区中；所述第一导电类型和第二导电类型为相反的导电类型。
上述阳极短路横向绝缘栅双极型晶体管的制造方法，在阳极短路横向绝缘栅双极型晶体管中引入第一导电类型掺杂区，相当于设置一段高浓度的漂移区，可以在器件关断时加速少子的反向抽取；在器件开启时可以通过对竖向导电结构加电压的方式，使第一导电类型掺杂区变为耗尽区，从而成为一段高阻区，避免电压折回效应。
在本申请的一个实施例中，所述方法还包括形成集电区阱的步骤；所述集电区阱具有第一导电类型，所述集电区位于所述集电区阱中，所述第一导电类型掺杂区位于所述集电区阱和所述阳极区之间。
在本申请的一个实施例中，所述在形成了所述介电层的沟槽内填充导电材料，形成竖向导电结构的步骤之后，还包括形成基区阱的步骤，所述基区阱具有第二导电类型，所述集电区阱位于所述基区阱和所述第一导电类型掺杂区之间。
在本申请的一个实施例中，所述在形成了所述介电层的沟槽内填充导电材料，形成竖向导电结构的步骤之后，还包括在所述基区阱中形成基区引出和发射区的步骤，所述基区引出具有第二导电类型，所述发射区具有第一导电类型。
在本申请的一个实施例中，所述在所述漂移区中形成第一导电类型掺杂区以及集电区阱的步骤之后，所述形成集电区和阳极区的步骤之前，还包括形成栅极结构的步骤。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1是一实施例中阳极短路横向绝缘栅双极型晶体管的结构示意图；
图2是一实施例中阳极短路横向绝缘栅双极型晶体管的制造方法的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
一种横向分离式的SA(阳极短路)-LIGBT，通过调节N+阳极区与集电极的N-buffer的长度来抑制Snapback现象，但是需要N+阳极区与集电极的N-buffer间隔20微米以上才能保证有效抑制，器件的面积浪费较为严重。
还有一种阳极夹断槽的短路阳极结构，在关断时利用槽壁外的积累层抽取电子，导通时由夹断的耗尽区来阻挡电子。但是这种结构由于积累层的影响，在器件刚开始导通时也会减小电阻造成电压折回，而耗尽区的存在同样影响到关断速度，积累层和夹断耗尽的引入虽然有优化效果，但是相互掣肘形成的矛盾关系导致器件性能无法进一步提升。
本申请提供一种器件的关断速度与开启时的电压折回没有相互掣肘的矛盾关系的阳极短路横向绝缘栅双极型晶体管。
图1是一实施例中阳极短路横向绝缘栅双极型晶体管的结构示意图，包括漂移区103、集电区110、阳极区111、第一导电类型掺杂区114、竖向导电结构105以及介电层104。漂移区103具有第一导电类型。集电区110设于漂移区103中，作为器件集电极的引出，具有第二导电类型。阳极区111具有第一导电类型。第一导电类型掺杂区114位于集电区110和阳极区111之间的漂移区103中，第一导电类型掺杂区114的掺杂浓度大于漂移区103的掺杂浓度。竖向导电结构105和介电层104位于第一导电类型掺杂区114中的深槽中，介电层104位于深槽的槽底和槽壁从而将竖向导电结构105包围，并将竖向导电结构105与第一导电类型掺杂区114隔离。竖向导电结构105-介电层104-第一导电类型掺杂区114构成类似导电材料-介电材料-半导体的电容器效果。在图1所示的实施例中，第一导电类型是N型，第二导电类型是P型；在本申请的另一个实施例中，第一导电类型是P型，第二导电类型是N型。
上述阳极短路横向绝缘栅双极型晶体管，通过引入第一导电类型掺杂区114，相当于设置一段高浓度的漂移区，可以在器件关断时加速少子的反向抽取；在器件开启(即器件正向导通)时可以通过对竖向导电结构105加电压的方式，使第一导电类型掺杂区114变为耗尽区，从而成为一段高阻区，避免电压折回效应。因此在不用明显增大器件面积的同时，既保证了器件关断时电子的反向抽取得到进一步加速，又可使得分离的短路阳极结构消除电压折回现象。
在图1所示的实施例中，阳极短路横向绝缘栅双极型晶体管还包括集电区阱107。集电区阱107设于漂移区103中，具有第一导电类型。集电区110设于集电区阱107中，第一导电类型掺杂区114位于集电区阱107和阳极区111之间的漂移区103中。设置集电极阱107可以进一步提高器件的击穿电压。
在图1所示的实施例中，第一导电类型掺杂区114中沿导电沟道宽度方向设有多个由竖向导电结构105和介电层104组成的耗尽结构，相邻的耗尽结构之间被第一导电类型掺杂区114隔开。这些竖向导电结构105可以接相同的电位(器件开启时)，也可以接不同的电位以获得更好的耗尽效果。在本申请的其他实施例中，第一导电类型掺杂区114中也可以不设置多个耗尽结构，而是设置单个大面积的耗尽结构。在器件设计时可以通过调整耗尽结构的尺寸(深度、长度、宽度等)、形状等来争取获得更佳的耗尽效果。相应地，也可以通过调整第一导电类型掺杂区114的尺寸(深度、长度、宽度等)、形状等来调整器件性能。
在本申请的一个实施例中，竖向导电结构105的材质为多晶硅。采用多晶硅材料填充易于将深槽填满，且比较稳定。并且，多晶硅材料可以直接通过杂质注入或者原位掺杂来获得我们需要的电阻值(即易于调节竖向导电结构105的电阻)。在其他实施例中，竖向导电结构105的也可以采用本领域习知的其他导电材料。
在图1所示的实施例中，阳极区111位于漂移区103中，靠近漂移区103的表面设置。集电区110靠近集电区阱107的表面设置，集电区110和阳极区111通过电极连接在一起构成短路连接。
在图1所示的实施例中，阳极短路横向绝缘栅双极型晶体管是SOI器件，包括衬底101以及衬底101上的掩埋介质层102，漂移区103设于掩埋介质层102上。在本申请的一个实施例中，掩埋介质层102为埋氧层，其材质可以是硅氧化物，例如二氧化硅。在本申请的一个实施例中，衬底101为第二导电类型的硅衬底。
本申请提供的阳极短路横向绝缘栅双极型晶体管的阴极结构和栅极结构可以采用本领域技术人员习知的LIGBT的阴极结构和栅极结构，阴极结构、栅极结构和前述的阳极结构沿器件的横向依次排列。在图1所示的实施例中，阳极短路横向绝缘栅双极型晶体管还包括基区阱106、基区引出108及发射区109。基区阱106具有第二导电类型，集电区阱107位于基区阱106和第一导电类型掺杂区114之间。基区引出108位于基区阱106中，具有第二导电类型。发射区109位于基区阱106中，作为器件发射极的引出，具有第一导电类型。在图1所示的实施例中，基区阱106位于漂移区103中。发射区109位于基区引出108和集电区阱107之间。基区引出108和发射区109靠近基区阱106的表面设置。在本申请的一个实施例中，第一导电类型掺杂区114的掺杂深度大于基区阱106的掺杂深度。
参见图1，在该实施例中，栅极结构为设于发射区109和集电区阱107之间的平面栅结构，包括栅极介电层112和栅极113。栅极介电层112覆盖部分基区阱106，栅极113位于栅极介电层112上。在一个实施例中，栅极介电层112可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物，或者，栅极介电层112可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电介质材料可以包括但不限于：氧化铪、硅酸铪、氧化钛、钛酸锶钡(BSTs)和锆钛酸铅(PZTs)。在本申请的一个实施例中，栅极113为多晶硅材料，在其他实施例中也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极113的材料。
在图1所示的实施例中，集电区阱107和第一导电类型掺杂区114之间被漂移区103隔开。阳极区111和第一导电类型掺杂区114之间被漂移区103隔开。
在图1所示的实施例中，漂移区103为N-漂移区，发射区109、阳极区111及第一导电类型掺杂区114均为N+区，基区引出108和集电区110均为P+区。
本申请相应提供一种阳极短路横向绝缘栅双极型晶体管的制造方法，可以用于制造前述任一实施例的阳极短路横向绝缘栅双极型晶体管。图2是一实施例中阳极短路横向绝缘栅双极型晶体管的制造方法的流程图，包括下列步骤：
S210，获取基底。
获取作为基底的晶圆，基底形成有第一导电类型的漂移区。
在本申请的一个实施例中，步骤S210是获取在衬底上形成有掩埋介质层，在掩埋介质层上形成有漂移区的SOI晶圆。
在本申请的一个实施例中，第一导电类型为N型、第二导电类型为P型；相应地，衬底为P型硅衬底，漂移区为N-漂移区。在其他的实施例中，也可以是第一导电类型为P型、第二导电类型为N型。
在本申请的一个实施例中，掩埋介质层为埋氧层，其材质为硅氧化物，例如二氧化硅。
S220，刻蚀漂移区形成沟槽。
光刻并刻蚀漂移区，从而在漂移区中形成深槽。
S230，在沟槽的内表面形成介电层。
在本申请的一个实施例中，是通过热氧化在深槽的内表面(槽壁和槽底)形成硅氧化层作为介电层。在其他实施例中，也可以通过本领域习知的其他工艺在深槽的内表面形成介电层。
S240，在沟槽内填充导电材料，形成竖向导电结构。
在本申请的一个实施例中，深槽中的导电材料选用多晶硅。竖向导电结构的四周和底部被介电层包围。可以通过淀积工艺向深槽中淀积一定掺杂浓度的多晶硅。在本申请的一个实施例中，可以通过原位掺杂等掺杂工艺调整多晶硅的掺杂浓度，从而调节多晶硅的电阻值。
S250，在漂移区中形成第一导电类型掺杂区。
通过光刻及离子注入形成第一导电类型掺杂区第一导电类型掺杂区的掺杂浓度大于漂移区的掺杂浓度。在本申请的一个实施例中，步骤S250还包括在漂移区中形成集电区阱的步骤。集电区阱具有第一导电类型。第一导电类型掺杂区和集电区阱可以各采用一道光刻及离子注入形成，需要控制第一导电类型掺杂区形成的位置，使介电层和竖向导电结构位于第一导电类型掺杂区中。
S260，形成集电区和阳极区。
通过光刻及离子注入形成集电区和阳极区。集电区位于集电区阱中，且具有第二导电类型。阳极区具有第一导电类型。第一导电类型掺杂区位于集电区阱和阳极区之间。
上述阳极短路横向绝缘栅双极型晶体管的制造方法，在阳极短路横向绝缘栅双极型晶体管中引入第一导电类型掺杂区，相当于设置一段高浓度的漂移区，可以在器件关断时加速少子的反向抽取；在器件开启时可以通过对竖向导电结构加电压的方式，使第一导电类型掺杂区变为耗尽区，从而成为一段高阻区，避免电压折回效应。且该制造方法与传统的BCD工艺兼容。
在本申请的一个实施例中，步骤S240之后还包括形成基区阱的步骤。基区阱具有第二导电类型，可以在步骤S260之前通过光刻及离子注入在漂移区中形成基区阱。集电区阱位于基区阱和第一导电类型掺杂区之间。
在本申请的一个实施例中，步骤S240之后还包括在基区阱中形成基区引出和发射区的步骤。基区引出具有第二导电类型，发射区具有第一导电类型。在本申请的一个实施例中，基区引出可以和集电区同时形成。在本申请的一个实施例中，发射区可以和阳极区同时形成。
在本申请的一个实施例中，阳极短路横向绝缘栅双极型晶体管的制造方法还包括形成栅极结构的步骤。可以先形成栅介电层，然后在栅介电层上形成栅极。在本申请的一个实施例中，栅极介电层覆盖部分基区阱。在本申请的一个实施例中，栅介电层的材质为硅氧化物，例如二氧化硅；栅极的材质为多晶硅。在本申请的一个实施例中，可以在步骤S250之后、步骤S260之前形成栅极结构。
在本申请的一个实施例中，还可以在步骤S250之后，形成栅极之前进行场氧化，在有源区外形成一层氧化层。
在本申请的一个实施例中，在步骤S260之后，还包括在晶圆表面形成层间介质层(ILD)的步骤。然后通过刻蚀工艺，在需要引出至器件表面的结构处刻蚀形成贯穿ILD的接触孔，最后形成金属电极(阳极区、集电区、发射区、基区引出等以及竖向导电结构的电极)。
应该理解的是，虽然本申请的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，本申请的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种阳极短路横向绝缘栅双极型晶体管，其特征在于，包括：
漂移区，具有第一导电类型；
集电区，设于所述漂移区中，具有第二导电类型，所述第一导电类型和第二导电类型为相反的导电类型；
阳极区，具有第一导电类型；
第一导电类型掺杂区，位于所述集电区和所述阳极区之间的漂移区中，所述第一导电类型掺杂区的掺杂浓度大于所述漂移区的掺杂浓度；
耗尽结构，设于所述第一导电类型掺杂区中，包括竖向导电结构，以及包围所述竖向导电结构从而将所述竖向导电结构与所述第一导电类型掺杂区隔离的介电层。
2.根据权利要求1所述的阳极短路横向绝缘栅双极型晶体管，其特征在于，所述竖向导电结构外接电位，用于在所述阳极短路横向绝缘栅双极型晶体管开启时被施加电压，从而在所述第一导电类型掺杂区中形成耗尽区。
3.根据权利要求1所述的阳极短路横向绝缘栅双极型晶体管，其特征在于，所述第一导电类型掺杂区中沿导电沟道宽度方向设有多个所述耗尽结构。
4.根据权利要求1所述的阳极短路横向绝缘栅双极型晶体管，其特征在于，所述竖向导电结构的材质包括多晶硅。
5.根据权利要求1所述的阳极短路横向绝缘栅双极型晶体管，其特征在于，所述阳极短路横向绝缘栅双极型晶体管是SOI器件，所述阳极短路横向绝缘栅双极型晶体管还包括：
衬底；
掩埋介质层，设于所述衬底上；
其中，所述漂移区设于所述掩埋介质层上。
6.根据权利要求1所述的阳极短路横向绝缘栅双极型晶体管，其特征在于，还包括：
集电区阱，设于所述漂移区中，具有第一导电类型，所述集电区设于所述集电区阱中，所述第一导电类型掺杂区位于所述集电区阱和所述阳极区之间的漂移区中；
基区阱，具有第二导电类型，所述集电区阱位于所述基区阱和所述第一导电类型掺杂区之间；
基区引出，具有第二导电类型，位于所述基区阱中；
发射区，具有第一导电类型，位于所述基区阱中。
7.根据权利要求6所述的阳极短路横向绝缘栅双极型晶体管，其特征在于，所述第一导电类型掺杂区的掺杂深度大于所述基区阱的掺杂深度。
8.根据权利要求6所述的阳极短路横向绝缘栅双极型晶体管，其特征在于，还包括设于所述发射区和集电区阱之间的栅极结构。
9.根据权利要求1所述的阳极短路横向绝缘栅双极型晶体管，其特征在于，所述集电区和第一导电类型掺杂区之间被所述漂移区隔开；和/或，所述阳极区和第一导电类型掺杂区之间被所述漂移区隔开。
10.一种阳极短路横向绝缘栅双极型晶体管的制造方法，包括：
获取基底，所述基底形成有第一导电类型的漂移区；
刻蚀所述漂移区形成沟槽；
在所述沟槽的内表面形成介电层；
在形成了所述介电层的沟槽内填充导电材料，形成竖向导电结构；
在所述漂移区中形成第一导电类型掺杂区，所述第一导电类型掺杂区的掺杂浓度大于所述漂移区的掺杂浓度；
形成集电区和阳极区；所述集电区位于所述漂移区中，且具有第二导电类型；所述阳极区具有第一导电类型；所述第一导电类型掺杂区位于所述集电区和所述阳极区之间，所述介电层和竖向导电结构位于所述第一导电类型掺杂区中；所述第一导电类型和第二导电类型为相反的导电类型。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210764114.8A CN117374105A (zh) | 2022-06-30 | 2022-06-30 | 阳极短路横向绝缘栅双极型晶体管及其制造方法 |
| PCT/CN2023/075090 WO2024001197A1 (zh) | 2022-06-30 | 2023-02-09 | 阳极短路横向绝缘栅双极型晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210764114.8A CN117374105A (zh) | 2022-06-30 | 2022-06-30 | 阳极短路横向绝缘栅双极型晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117374105A true CN117374105A (zh) | 2024-01-09 |
Family
ID=89383884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210764114.8A Pending CN117374105A (zh) | 2022-06-30 | 2022-06-30 | 阳极短路横向绝缘栅双极型晶体管及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117374105A (zh) |
| WO (1) | WO2024001197A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100187635B1 (ko) * | 1996-03-20 | 1999-07-01 | 김충환 | 단락 애노우드 수평형 절연 게이트 바이폴라 트랜지스터 |
| CN108321195B (zh) * | 2018-02-05 | 2020-05-22 | 电子科技大学 | 一种具有阳极夹断槽的短路阳极soi ligbt |
| CN108389900B (zh) * | 2018-03-19 | 2020-05-26 | 电子科技大学 | 一种槽栅短路阳极soi ligbt |
| CN110190113B (zh) * | 2019-05-16 | 2022-03-08 | 东南大学 | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 |
| CN113270474B (zh) * | 2021-04-08 | 2022-12-27 | 西安电子科技大学 | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 |
| CN113707716B (zh) * | 2021-08-31 | 2023-09-15 | 电子科技大学 | 一种具有多浮空场板的自适应soi ligbt器件 |
-
2022
- 2022-06-30 CN CN202210764114.8A patent/CN117374105A/zh active Pending
-
2023
- 2023-02-09 WO PCT/CN2023/075090 patent/WO2024001197A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024001197A1 (zh) | 2024-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106653836B (zh) | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 | |
| US7795638B2 (en) | Semiconductor device with a U-shape drift region | |
| US7999343B2 (en) | Semiconductor component with a space-saving edge termination, and method for production of such component | |
| US20190386129A1 (en) | Power device having super junction and schottky diode | |
| CN111048587B (zh) | 沟槽栅耗尽型vdmos器件及其制造方法 | |
| US20220320295A1 (en) | Sic mosfet structures with asymmetric trench oxide | |
| CN110914997A (zh) | 具有locos沟槽的半导体器件 | |
| US20230088637A1 (en) | Split gate cstbt with current clamping pmos and manufacturing method thereof | |
| CN108365007B (zh) | 绝缘栅双极型晶体管 | |
| WO2019195192A2 (en) | Enhancements to cell layout and fabrication techniques for mos-gated devices | |
| CN113838921A (zh) | 一种三维沟槽电荷存储型igbt及其制作方法 | |
| CN113838917B (zh) | 一种三维分离栅沟槽电荷存储型igbt及其制作方法 | |
| US11264475B2 (en) | Semiconductor device having a gate electrode formed in a trench structure | |
| CN110943124A (zh) | Igbt芯片及其制造方法 | |
| CN110504314B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN117374105A (zh) | 阳极短路横向绝缘栅双极型晶体管及其制造方法 | |
| CN113097297A (zh) | 功率器件结构及制作方法 | |
| CN110504315B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN116153989A (zh) | Iegt结构及其制作方法 | |
| JPH09260648A (ja) | 半導体装置及びその製造方法 | |
| WO2024007990A1 (zh) | 一种阳极短路横向绝缘栅双极型晶体管及其制造方法 | |
| CN117913130A (zh) | 辅助栅极横向绝缘栅双极型晶体管及其制造方法 | |
| CN117690948A (zh) | 阳极短路横向绝缘栅双极型晶体管及其制造方法 | |
| CN117690947A (zh) | 耗尽型阳极短路横向绝缘栅双极型晶体管及其制造方法 | |
| CN113838915B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |