CN116153989A - Iegt结构及其制作方法 - Google Patents

Iegt结构及其制作方法 Download PDF

Info

Publication number
CN116153989A
CN116153989A CN202111395479.XA CN202111395479A CN116153989A CN 116153989 A CN116153989 A CN 116153989A CN 202111395479 A CN202111395479 A CN 202111395479A CN 116153989 A CN116153989 A CN 116153989A
Authority
CN
China
Prior art keywords
emitter
trench
forming
groove
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111395479.XA
Other languages
English (en)
Inventor
李巍
芮强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Huajing Microelectronics Co Ltd
Original Assignee
Wuxi China Resources Huajing Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Huajing Microelectronics Co Ltd filed Critical Wuxi China Resources Huajing Microelectronics Co Ltd
Priority to CN202111395479.XA priority Critical patent/CN116153989A/zh
Priority to PCT/CN2022/111787 priority patent/WO2023093132A1/zh
Publication of CN116153989A publication Critical patent/CN116153989A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种IEGT结构的制作方法，包括：衬底，所述衬底上形成有漂移层；第一沟槽，形成于所述漂移层中；至少一个第一发射极和栅极，形成于所述第一沟槽中，所述第一发射极与所述栅极之间通过第一隔离层隔离，所述第一发射极与所述栅极在所述第一沟槽内呈左右分离结构；体区，形成于所述第一沟槽的两侧的漂移层中；有源区，形成于所述第一沟槽的一侧的所述体区中，所述有源区位于靠近所述栅极的一侧所述体区中；以及，第二发射极，形成于所述体区上，并与所述体区和所述有源区电连接。本发明通过减小第一沟槽内的栅极与集电极接触面积，IEGT结构的米勒电容大幅降低，减小了开关损耗，有利于提升产品的耐压可靠性。

Description

IEGT结构及其制作方法
技术领域
本发明涉及功率半导体器件技术领域，特别涉及一种IEGT结构及其制作方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)器件结合了MOS(Metal-Oxide-Semiconductor Field-Effect Transistor,金属-氧化物半导体场效应晶体管)的电压控制和BJT(Bipolar Junction Transistor，双极结型晶体管) 的电导调制电流的特性，具有输入阻抗高、开关损耗小、速度快、电压驱动功率小等特点，广泛地应用于电力输变送、高速列车牵引、工业驱动、清洁能源等诸多领域。为了进一步降低沟槽栅IGBT的导通损耗，业界提出了电子注入增强栅晶体管(Injection Enhanced Gate Transistor，IEGT)。但是传统沟槽栅IGBT和 IEGT都存在一个问题，沟槽栅极一般往下刻蚀深度较大，与集电极接触面积较多，势必会带来米勒电容变大的问题，米勒电容增大则会引起IGBT器件开关损耗的增大。
图1为常规的沟槽栅IGBT结构的示意图。如图1所示，现有的N型IGBT 结构包括衬底(N+型)10，在衬底10上设有漂移层(为N-型外延层，也可以称为N-漂移层)11，外延层11上设有基区(为P型，又称为体区)12，在基区 12的两侧设有发射区(为N+型，也称为源区)14，在基区12中设有栅极沟槽，栅极沟槽的内表面上形成有栅氧层并填充有栅极13，在衬底10的正面设有金属发射极15，其通过发射极接触插塞16与发射区14电性连接，在衬底10的背面设有集电区(P+型)17，集电区17的底面上可以形成有与其欧姆接触的金属集电极。
为了进一步降低沟槽栅IGBT的导通损耗，业界提出了电子注入增强栅晶体管(Injection Enhanced Gate Transistor，IEGT)，具体结构如图2所示，与图1 中传统沟槽栅IGBT相比，在一个元胞中，只有沟槽的一侧是有N+有源区的，所以只有一侧有沟道可以通过电子，而在沟槽另一侧N-区中，没有发射极抽取空穴，所以在这一侧的N型区域可以储存空穴，漂移层内增加的空穴与电子进一步发生电导调制效应，达到减小IGBT导通压降的目的。
但是发明人研究发现，传统沟槽栅IGBT和IEGT都存在一个问题，沟槽栅极一般向下刻蚀深度较大，与集电极接触面积较多，这就会带来米勒电容变大的问题，米勒电容增大则会引起IGBT器件开关损耗的增大。
发明内容
本发明的目的在于提供一种IEGT结构及其制作方法，以解决IEGT器件米勒电容大，会引起开关损耗增大的问题。
为解决上述技术问题，本发明提供一种IEGT结构，包括，
衬底和形成于所述衬底上的漂移层；
第一沟槽，形成于所述漂移层中；
栅极和至少一个第一发射极，形成于所述第一沟槽中，所述第一发射极与所述栅极之间通过第一隔离层形成左右分离结构；
体区，形成于所述第一沟槽的两侧的漂移层中；
有源区，形成于所述第一沟槽靠近所述栅极的一侧的体区中；以及，
第二发射极，形成于所述体区上，并与所述体区和所述有源区电连接。
可选的，所述栅极的纵向长度大于所述体区的结深。
可选的，每个所述第一沟槽中形成至少一个第一发射极，并在所述栅极的一侧和底部呈半包围分布。
可选的，所述第一发射极为一整体时，呈L型将所述栅极的一侧和底部包围；所述第一发射极为多个时，若干所述第一发射极均匀分布于所述栅极的一侧和底部，呈半包围状。
可选的，第一导电类型的漂移层形成于第一导电类型的衬底上，所述第一沟槽形成于所述第一导电类型的漂移层中，且所述第一沟槽的底面高于所述漂移层的底面。
可选的，所述IEGT结构还包括形成于所述第一沟槽中的栅氧化层，所述栅氧化层覆盖所述第一沟槽的侧壁和底面。
可选的，所述IEGT结构还包括第二隔离层，所述第二隔离层形成于所述衬底上。
可选的，所述IEGT结构还包括第二导电类型的集电极，所述第二导电类型的集电极形成于所述衬底的底面上。
基于同一发明构思，本发明提供一种IEGT结构的制作方法，包括，
提供一衬底，所述衬底上形成有漂移层；
在所述漂移层中形成第一沟槽；
在所述第一沟槽内形成栅极和至少一个第一发射极，所述第一发射极和所述栅极通过第一隔离层形成左右分离结构；
在所述第一沟槽的两侧的漂移层中形成体区；
在所述第一沟槽靠近所述栅极的一侧的体区中形成有源区；以及，
在所述体区上形成第二发射极，所述第二发射极与所述体区和所述有源区连接。
可选的，在所述第一沟槽内形成栅极以及至少一个第一发射极包括：
在所述第一沟槽内形成第一多晶硅层；
刻蚀部分第一多晶硅层以形成第二沟槽，同时形成第一发射极；
在所述第二沟槽中形成所述第一隔离层；
形成第二多晶硅层，所述第二多晶硅层覆盖所述第二沟槽并填满所述第二沟槽以形成栅极。
可选的，在所述沟槽内形成第一多晶硅层之前，在所述沟槽内形成栅氧化层，所述栅氧化层覆盖所述第一沟槽的侧壁和底面。
可选的，在所述第一沟槽内形成栅极以及至少一个第一发射极包括：
在所述第一沟槽内形成第一多晶硅层；
刻蚀部分第一多晶硅层以形成第二沟槽，同时形成一部分的第一发射极；
在所述第二沟槽中形成第一隔离层；
形成第二多晶硅层，所述第二多晶硅层覆盖所述第二沟槽并填满所述第二沟槽；
刻蚀所述第二多晶硅层以形成栅极和另一部分的第一发射极。
可选的，在所述第一沟槽内形成栅极和至少一个第一发射极包括：
在所述第一沟槽内形成栅氧化层；所述栅氧化层至少填充所述第一沟槽的三分之一的高度；
在所述栅氧化层中刻蚀第二沟槽，所述第二沟槽为倒三角形；
形成第一多晶硅层，所述第一多晶硅层覆盖所述第二沟槽；
刻蚀部分第一多晶硅层以形成第三沟槽，同时形成一部分的第一发射极；
在所述第三沟槽内形成第一隔离层；
形成第二多晶硅层，所述第二多晶硅层覆盖所述第三沟槽并填满所述第三沟槽；
刻蚀所述第二多晶硅层，以形成所述栅极和另一部分的第一发射极；
其中，所述第一发射极的形状为倒三角形。
可选的，在所述第一沟槽内形成栅极以及至少一个第一发射极包括：
在所述第一沟槽内形成第一多晶硅层；
刻蚀部分第一多晶硅层以形成第二沟槽，同时形成一部分的第一发射极；
在所述第二沟槽中形成第一隔离层；
形成第二多晶硅层，所述第二多晶硅层覆盖所述第二沟槽并填满所述第二沟槽；
刻蚀所述第二多晶硅层，以形成栅极和另一部分的第一发射极。
可选的，在所述第一沟槽中形成栅极以及至少一个第一发射极后，形成第二栅氧化层，所述第二栅氧化层覆盖所述栅极和所述第一发射极。
可选的，在所述第一沟槽的一侧的所述体区上形成所述有源区之后，形成第二隔离层，所述第二隔离层覆盖所述有源区、所述第一沟槽和所述体区。
可选的，在形成第二发射极之前，刻蚀所述第二隔离层和所述有源区以形成接触孔。
与现有技术相比，本发明的有益效果如下：
本发明提供的一种IEGT结构及其制作方法，通过在所述第一沟槽内形成至少一个第一发射极和栅极，减小了第一沟槽内的栅极与集电极的接触面积，使得IEGT结构的米勒电容大幅降低，第一沟槽内的至少一个第一发射极与第二发射极连接，一方面起到降低米勒电容减小了开关损耗，另一方面，第一发射极可以作为场板，在不影响IEGT开启特性和关断特性，可以加速沟槽之间的区域耗尽，提升产品的耐压可靠性。
附图说明
图1是现有技术中一种沟槽栅IGBT结构的示意图；
图2是现有技术中一种IEGT结构的示意图；
图3是本发明实施例的一种IEGT结构的制作方法流程图；
图4至图13是本发明实施例的IEGT结构的制作方法对应的结构示意图；
图14是本发明实施例的另一种IEGT结构的示意图；
图15是本发明实施例的另一种IEGT结构的示意图；
图16是本发明实施例的另一种IEGT结构的示意图；
图中，
10-衬底；11-外延层；13-栅极；14-发射区；15-金属发射极；16-发射极接触插塞；17-集电区；
101-衬底；102-漂移层；103-第一沟槽；103a-第二沟槽；104-栅氧化层；104a- 第一隔离层；105-第一多晶硅层；105a-第一发射极；105b-顶部第一发射极；105c- 底部第一发射极；106-栅极；107-体区；108-有源区；109-第二隔离层；110-接触孔；111-第二发射极；112-集电极；113-集电极金属。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为"在…上"、"连接到"其它元件或层时，其可以直接地在其它元件或层上、连接其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为"直接在…上"、" 直接连接到"其它元件或层时，则不存在居间的元件或层。尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在……之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90 度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。
IEGT米勒电容大，会引起开关损耗增大，针对此问题，通常选择在图2所示的结构中，与常规IEGT相比，加厚栅氧化层厚度从而达到降低米勒电容的目的。增加栅氧厚度虽然能降低米勒电容，但是会引起器件阈值电压的上升和开启损耗的上升。另外一种方法则是将沟槽做小，进一步总体来达到降低米勒电容的目的。然而，沟槽做小、总面积降低的方法会给制备工艺带来挑战，目前沟槽宽度已经比较小，进一步缩小沟槽宽度会引起回填多晶硅(Poly)时异常率的提升，从而影响产品的良率。
发明人进一步研究发现，在低压MOS领域，主流的结构是分离栅结构，例如，一种屏蔽栅功率MOS的器件包括主结构及其可变结构，其沟槽分为上下两个极，下面的沟槽不接电极，浮空布置，这样也能减少栅极(Gate)与集电极的接触面积，从而达到降低弥勒电容的作用。然而，这种可变结构上部分为左右两个电极，因为在MOS器件应用时，必须是二者都要连接栅极，没办法连接其他电极，不然会影响MOS器件的主要功能。此外，低压SGT中的分离栅结构，下面的电极一般是浮空布置或者连接发射极，上面的电极为栅极，其将上面栅极分成两个的小的栅极，由于减小了栅极与集电极的接触面积，可以实现降低米勒电容的目的，但是栅极的面积依然比较大，无法进一步降低米勒电容。
基于此，本发明提供的一种IEGT结构及其制作方法，通过在所述第一沟槽内形成至少一个第一发射极和栅极，减小了第一沟槽内的栅极与集电极的接触面积，使得IEGT结构的米勒电容大幅降低。第一沟槽内的至少一个第一发射极与第二发射极连接，一方面起到降低米勒电容减小了开关损耗，另一方面，第一发射极可以作为场板，在不影响IEGT开启特性和关断特性，可以加速沟槽之间的区域耗尽，提升产品的耐压可靠性。
以下结合附图和具体实施例对本发明提出的一种IEGT结构及其制作方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
具体的，请参考图13，其为本发明实施例的另一种IEGT结构的示意图，本实施例提供的IEGT结构，包括衬底101、漂移层102、第一沟槽103、第一发射极105a、栅极106、体区107、有源区108以及第二发射极111。所述衬底 101上形成有漂移层102。第一沟槽103形成于所述漂移层102中。栅极106和至少一个第一发射极105a形成于所述第一沟槽103中，所述第一发射极105a 与所述栅极106之间通过第一隔离层104a隔离，所述第一发射极105a与所述栅极106在所述第一沟槽103内呈左右分离结构。体区107形成于所述第一沟槽103的两侧的漂移层102中。有源区108形成于所述第一沟槽103的一侧的所述体区107中，所述有源区位于靠近所述栅极105a的一侧所述体区107中。所述第二发射极111形成于所述体区107上，并与所述体区107和所述有源区 108电连接。
第一导电类型的漂移层102层叠于第一导电类型的衬底101上漂移层，所述第一沟槽103形成于所述第一导电类型的漂移层102中，且所述第一沟槽103 的底面高于所述漂移层102的底面。以第一导电类型为N型、第二导电类型为 P为例，本实施例中，所述衬底101为N+衬底，所述第一导电类型的漂移层102 为N-漂移层，N-漂移层可以是通过外延生长工艺形成在N+衬底上的N-外延层，也可以是通过离子注入工艺等形成的离子注入层。N+衬底的材料可以是任意合适的衬底材料，例如硅、锗、绝缘体上硅、硅锗或砷化镓。所述体区107为P型体区，所述P型体区形成在N-漂移层的上部。所述P型体区的一侧中形成有N+ 有源区。所述N+有源区位于靠近所述栅极106的一侧所述体区107中。所述体区107为P型体区，所述漂移层102为N型漂移层，所述体区107与所述漂移层102形成PN结。
所述栅极106的纵向长度大于所述体区PN结的结深，以保证开启和关闭沟道，在保证开启和关闭沟道的条件下，所述栅极106和所述集电极的接触面积越小越好，所述第一发射极105a的形状可以根据实际情况设定，可以是一个也可以是多个。每个所述第一沟槽中形成至少一个第一发射极105a，并在所述栅极106的一侧和底部呈半包围分布，具体的，所述第一发射极105a为一整体时，呈L型将所述栅极106的一侧和底部包围；所述第一发射极105a为多个时，若干所述第一发射极105a均匀分布于所述栅极106的一侧和底部，呈半包围状。在本实施例中，N型漂移层和P型体区形成PN结，所述栅极的纵向长度大于所述PN结的结深。在本实施例中，每个所述第一沟槽103中形成有一个第一发射极105a。如图13所示，所述第一发射极105a的纵截面形状为L型。
所述IEGT结构还包括形成于所述第一沟槽103中的栅氧化层104，所述栅氧化层104覆盖所述第一沟槽103的侧壁和底面。
所述IEGT结构还包括第二隔离层109，所述第二隔离层109形成于所述第一沟槽103上，具体的，所述第二隔离层109覆盖体区107、有源区108和第一隔离层104a。
所述IEGT结构还包括第二导电类型的集电极112，所述第二导电类型的集电极形成于所述衬底101的底面上。所述第二导电类型的集电极为P型集电极，所述P型集电极形成在N+衬底的背面上，可以通过离子注入工艺或者外延生长工艺等形成。
图3是本发明实施例的IEGT结构的制作方法流程图。如图3所示，一种 IEGT结构的制作方法，包括，
步骤S10，提供一衬底，所述衬底上形成有漂移层；
步骤S20，在所述漂移层中形成第一沟槽；
步骤S30，在所述第一沟槽内形成栅极以及至少一个第一发射极，所述第一发射极和所述栅极通过第一隔离层形成左右分离结构；
步骤S40，在所述第一沟槽的两侧的漂移层中形成体区；
步骤S50，在所述第一沟槽靠近所述栅极的一侧的体区上形成有源区；
步骤S60，在所述体区上形成第二发射极，所述第二发射极与所述体区和所述有源区连接。
图4至图13是本发明实施例的IEGT结构的制作方法对应的结构示意图；以下结合附图4～13对本发明实施例提供的半导体结构制作方法进行详细描述。
如图4所示，提供一衬底101，所述衬底101上形成有漂移层102。所述衬底101例如是重掺杂N型(N+)衬底，所述漂移层102例如是N型(N-)漂移层。刻蚀所述漂移层102，形成第一沟槽103。具体实施时，在刻蚀所述漂移层 102之前，在所述漂移层102上形成图形化的光刻胶，以图形化的光刻胶为掩膜，刻蚀所述漂移层102，刻蚀工艺例如是干法刻蚀工艺。
如图5所示，在所述第一沟槽103内形成第一多晶硅层105。本实施例中，通过化学气相沉积工艺沉积第一多晶硅层105。可选地，在沉积第一多晶硅层 105后，可以采用化学机械抛光工艺对多晶硅进行顶部平坦化，以去除第一沟槽 103外围的多余多晶硅。形成第一多晶硅层105之前，可先在所述第一沟槽103 中形成第一栅氧化层，所述第一多晶硅层105覆盖所述第一栅氧化层。形成所述第一栅氧化层的工艺例如是热氧化工艺或者沉积工艺等合适的工艺。
如图6所示，刻蚀部分深度的所述第一多晶硅层105，以形成第二沟槽103a，同时形成第一发射极105a。刻蚀部分所述第一多晶硅层105例如是采用干法刻蚀工艺。在刻蚀部分所述第一多晶硅层105之前，在所述第一多晶硅层105上形成图形化的光刻胶，所述图形化的光刻胶暴露出部分所述第一多晶硅层105，并覆盖另一部分所述第一多晶硅层105，以图形化的光刻胶为掩膜，刻蚀暴露出的部分所述第一多晶硅层105，形成第一发射极105a。在本实施例中，每个第一沟槽103中仅包括一个第一发射极，所述第一发射极105a呈L型。
如图7所示，在所述第二沟槽103a内形成第一隔离层104a。用于隔离栅极 106和第一发射极105a。然后，沉积第二多晶硅层，所述第二多晶硅层覆盖所述第二沟槽103a并填满所述第二沟槽103a，以形成栅极106。本实施例中，可通过化学气相沉积工艺沉积第二多晶硅层。在所述第一沟槽103a内形成第一发射极105a和栅极106后，再沉积第二栅氧化层，所述第二栅氧化层覆盖所述栅极106和所述第一发射极105a。本实施实例中，分两次工艺形成的第一栅氧化层和第二栅氧化层共同构成栅氧化层104。
如图8所示，在步骤S40中，在所述漂移层102表面选择性注入P型杂质并推阱，形成体区107。本实施例中，所述体区107为P型体区，所述体区107 位于所述第一沟槽103的两侧。注入P型杂质的工艺例如是自对准注入工艺。
如图9所示，在步骤S50中，在所述第一沟槽103的一侧的所述体区107 中形成有源区108。所述有源区108例如为N+有源区。即，第一沟槽103一侧的体区107中形成了有源区108，第一沟槽103另一侧的体区107中则没有形成有源区。
如图10所示，形成第二隔离层109，所述第二隔离层109覆盖所述有源区 108、所述第一沟槽103和所述体区107。形成第二隔离层109的工艺例如是化学气相沉积工艺。
如图11所示，在形成第二发射极之前，刻蚀所述第二隔离层109和所述有源区108，以形成接触孔110。所述接触孔110贯穿所述第二隔离层109和所述有源区108，延伸至所述体区107表面上。
如图12所示，在步骤S60中，形成第二发射极111，所述第二发射极111 与所述体区107和所述有源区108电性连接。所述第一发射极105a与所述第二发射极电性连接，所述第一发射极105a可以起到场板的作用，可以进一步提升产品耐压特性的可靠性。所述体区107的一侧与第二发射极111电性连接，所述体区107的另一侧与第二发射极111隔离，因为没有发射极来抽取空穴，所以空穴可以在P型区域下方堆积，增加的空穴浓度可以进一步发生电导调制效应而达到降低导通压降的目的。
如图13所示，在远离所述漂移层102的衬底101的一侧(衬底101的背面)注入P型杂质，形成集电极112，所述集电极112为P型集电极，也就是 P+区域。并且，在所述集电极112上沉积金属，形成用于引出集电极的集电极金属113，所述金属例如是铝。
传统IEGT结构初始米勒电容为2.2*10-3Mhos/um，本实施例中的IEGT结构初始米勒电容为0.4*10-3Mhos/um，本实施例中的IEGT结构初始米勒电容只有传统IEGT结构初始米勒电容的20％左右，仿真结果上显示本实施例中的 IEGT结构可以大幅度降低米勒电容CGC的数值。本实施例中的IEGT结构的米勒电容大幅降低，减小了IEGT结构的开关损耗，同时提升了IEGT结构器件的耐压特性。
图14是本发明实施例的另一IEGT结构的示意图。如图14所示，所述IEGT 结构的形成过程包括：
首先，提供一衬底101，所述衬底上形成有漂移层102；
接着，刻蚀所述漂移层102，形成第一沟槽；
接着，在所述第一沟槽内形成栅极以及至少一个第一发射极。例如，具体包括如下步骤：在所述第一沟槽内形成第一多晶硅层；所述第一多晶硅层填满所述第一沟槽，刻蚀部分第一多晶硅层，以形成第二沟槽，同时形成底部第一发射极105c；在所述第二沟槽内沉积第一隔离层104a；第一隔离层104a覆盖所述第二沟槽，第一隔离层104a用于隔离栅极106与底部第一发射极105c和顶部第一发射极105b。沉积第二多晶硅层，所述第二多晶硅层覆盖所述第二沟槽并填满所述第二沟槽；在所述第二多晶硅层上形成图形化的光刻胶，所述图形化的光刻胶暴露出部分第二多晶硅层，刻蚀所述第二多晶硅层，以形成栅极 106和顶部第一发射极105b；
在所述第一沟槽内形成至少第一发射极(包括顶部第一发射极105b和底部第一发射极105c)和栅极后，沉积第二栅氧化层，所述第二栅氧化层覆盖所述栅极和所述第一发射极。所述第二栅氧化层也用于隔离栅极106和顶部第一发射极105b。
如图14所示，每个所述第一沟槽103a中形成有两个第一发射极(包括顶部第一发射极105b和底部第一发射极105c)，其中一部分第一发射极即底部第一发射极105c位于所述第一沟槽的底部，另一部分第一发射极即顶部第一发射极105b与所述栅极106并排布置。具体的，所述顶部第一发射极105b与所述栅极106的底面齐平。位于所述第一沟槽的底部的第一发射极即底部第一发射极105c的纵截面形状为矩形，所述顶部第一发射极105b的纵截面形状亦为矩形。
图15是本发明实施例的另一IEGT结构的示意图。如图15所示的IEGT结构的形成过程包括：
首先，提供一衬底101，所述衬底上形成有漂移层102；
接着，刻蚀所述漂移层102，形成第一沟槽；
接着，在所述第一沟槽内形成栅极以及至少一个第一发射极。例如，具体包括如下步骤包括：在所述第一沟槽内沉积栅氧化层104；所述栅氧化层104至少填充所述第一沟槽的三分之一的高度；在所述栅氧化层104中刻蚀第二沟槽，所述第二沟槽为倒三角形；沉积第一多晶硅层，所述第一多晶硅层覆盖所述第二沟槽；在所述第一多晶硅层形成图形化的光刻胶，并暴露出待刻蚀的部分第一多晶硅层，刻蚀部分第一多晶硅层，以形成第三沟槽，同时形成底部第一发射极105c；在所述第三沟槽内沉积第一隔离层104a；所述第一隔离层104a覆盖所述第三沟槽，第一隔离层104a用于隔离栅极106与底部第一发射极105c 和顶部第一发射极105b，沉积第二多晶硅层，所述第二多晶硅层覆盖所述第三沟槽并填满所述第三沟槽；在所述第二多晶硅层上形成图形化的光刻胶，所述图形化的光刻胶暴露出部分第二多晶硅层，刻蚀所述第二多晶硅层，以形成栅极106和顶部第一发射极105b；
在所述第一沟槽内形成至少一个第一发射极和栅极后，沉积第二栅氧化层，所述第二栅氧化层覆盖所述栅极106和所述顶部第一发射极105b。所述第二栅氧化层也用于隔离栅极106和顶部第一发射极105b。
在本实施例中第一沟槽内形成的第一发射极包括顶部第一发射极105b和底部第一发射极105c，所述顶部第一发射极105b与所述栅极106的底面齐平。所述底部第一发射极105c的纵截面形状为倒三角形，所述顶部第一发射极105b 的纵截面形状为矩形。
图16是本发明实施例的另一IEGT结构的示意图。如图16所示的IEGT结构的形成过程包括：
首先，提供一衬底101，所述衬底101上形成有漂移层102；
接着，刻蚀所述漂移层102，形成第一沟槽；
接着，在所述第一沟槽内形成栅极以及至少一个第一发射极包括：在所述第一沟槽内形成第一多晶硅层；在所述第一多晶硅层形成图形化的光刻胶，并暴露出待刻蚀的部分第一多晶硅层，刻蚀部分第一多晶硅层，以形成第二沟槽，同时形成两个底部第一发射极105c；在所述第二沟槽内沉积第一隔离层104a，第一隔离层104a用于隔离栅极106与底部第一发射极105c和顶部第一发射极 105b；沉积第二多晶硅层，所述第二多晶硅层覆盖所述第二沟槽并填满所述第二沟槽；在所述第二多晶硅层上形成图形化的光刻胶，所述图形化的光刻胶暴露出部分第二多晶硅层，刻蚀所述第二多晶硅层，以形成栅极106a和顶部第一发射极105b；
在所述第一沟槽内形成至少一个第一发射极和栅极后，沉积第二栅氧化层，所述第二栅氧化层覆盖所述栅极和所述第一发射极。所述第二栅氧化层也用于隔离栅极106和顶部第一发射极105b。
在本实施例中，第一沟槽内形成的第一发射极包括一个顶部第一发射极 105b和两个底部第一发射极105c。两个底部第一发射极105c的纵截面形状均为矩形，顶部第一发射极105b的纵截面形状亦为矩形。
综上可见，在本发明实施例提供的一种IEGT结构及其制作方法中，IEGT 结构，包括衬底、漂移层、第一沟槽、第一发射极、栅极、体区、有源区以及第二发射极。所述衬底上形成有漂移层。第一沟槽形成于所述漂移层中。在所述第一沟槽内形成至少一个第一发射极和栅极，所述第一发射极与所述栅极在所述第一沟槽内呈左右分离结构，在所述漂移区中形成体区，在靠近栅极的一侧的所述体区内形成有源区，所述第二发射极与所述体区以及所述有源区电连接。通过在所述第一沟槽内形成至少一个第一发射极和栅极，减小了第一沟槽内的栅极与集电极接触面积，IEGT结构的米勒电容大幅降低，仿真结果显示，初始值只有传统IEGT的20％左右，第一沟槽内的至少一个第一发射极与第二发射极连接，一方面起到降低米勒电容减小了开关损耗，另一方面，第一发射极可以作为场板，在不影响IEGT开启特性和关断特性，可以加速沟槽之间的区域耗尽，提升产品的耐压可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种IEGT结构，其特征在于，包括：
衬底和形成于所述衬底上的漂移层；
第一沟槽，形成于所述漂移层中；
栅极和至少一个第一发射极，形成于所述第一沟槽中，所述第一发射极与所述栅极之间通过第一隔离层形成左右分离结构；
体区，形成于所述第一沟槽的两侧的漂移层中；
有源区，形成于所述第一沟槽靠近所述栅极一侧的体区中；以及，
第二发射极，形成于所述体区上，并与所述体区和所述有源区电连接。
2.如权利要求1所述的IEGT结构，其特征在于，所述栅极的纵向长度大于所述体区的结深。
3.如权利要求1所述的IEGT结构，其特征在于，每个所述第一沟槽中形成至少一个第一发射极，并在所述栅极的一侧和底部呈半包围分布。
4.如权利要求3所述的IEGT结构，其特征在于，所述第一发射极为一整体时，呈L型将所述栅极的一侧和底部包围；所述第一发射极为多个时，若干所述第一发射极均匀分布于所述栅极的一侧和底部，呈半包围状。
5.一种IEGT结构的制作方法，其特征在于，包括
提供一衬底，所述衬底上形成有漂移层；
在所述漂移区中形成第一沟槽；
在所述第一沟槽内形成栅极以及至少一个第一发射极，所述第一发射极和所述栅极通过第一隔离层形成左右分离结构；
在所述第一沟槽的两侧的漂移区中形成体区；
在所述第一沟槽靠近所述栅极的一侧的体区中形成有源区；以及，
在所述体区上形成第二发射极，所述第二发射极与所述体区和所述有源区电连接。
6.如权利要求5所述的IEGT结构的制作方法，其特征在于，在所述第一沟槽内形成栅极以及至少一个第一发射极的步骤包括：
在所述第一沟槽中形成第一多晶硅层；
刻蚀部分第一多晶硅层以形成第二沟槽，同时形成第一发射极；
在所述第二沟槽中形成所述第一隔离层；
形成第二多晶硅层，所述第二多晶硅层覆盖所述第二沟槽并填满所述第二沟槽以形成所述栅极。
7.如权利要求5所述的IEGT结构的制作方法，其特征在于，在所述第一沟槽内形成栅极以及至少一个第一发射极的步骤包括：
在所述第一沟槽中形成第一多晶硅层；
刻蚀部分第一多晶硅层以形成第二沟槽，同时形成一部分的第一发射极；
在所述第二沟槽中形成第一隔离层；
形成第二多晶硅层，所述第二多晶硅层覆盖所述第二沟槽并填满所述第二沟槽；
刻蚀所述第二多晶硅层以形成所述栅极和另一部分的第一发射极。
8.如权利要求5所述的IEGT结构的制作方法，其特征在于，在所述第一沟槽内形成栅极以及至少一个第一发射极的步骤包括：
在所述第一沟槽内形成栅氧化层，所述栅氧化层至少填充所述第一沟槽的三分之一的高度；
在所述栅氧化层中形成第二沟槽，所述第二沟槽为倒三角形；
形成第一多晶硅层，所述第一多晶硅层覆盖所述第二沟槽；
刻蚀部分第一多晶硅层以形成第三沟槽，同时形成一部分的第一发射极；
在所述第三沟槽内形成第一隔离层；
形成第二多晶硅层，所述第二多晶硅层覆盖所述第三沟槽并填满所述第三沟槽；
刻蚀所述第二多晶硅层，以形成所述栅极和另一部分的第一发射极；
其中，所述第一发射极的形状为倒三角形。
9.如权利要求5所述的IEGT结构的制作方法，其特征在于，在所述第一沟槽内形成栅极以及至少一个第一发射极的步骤包括：
在所述第一沟槽中形成第一多晶硅层；
刻蚀部分第一多晶硅层以形成第二沟槽，同时形成一部分的第一发射极；
在所述第二沟槽中形成第一隔离层；
形成第二多晶硅层，所述第二多晶硅层覆盖所述第二沟槽并填满所述第二沟槽；
刻蚀所述第二多晶硅层，以形成栅极和另一部分的第一发射极。
10.如权利要求5所述的IEGT结构的制作方法，其特征在于，在所述第一沟槽的一侧的所述体区上形成所述有源区后，形成第二隔离层，所述第二隔离层覆盖所述有源区、所述第一沟槽和所述体区。
CN202111395479.XA 2021-11-23 2021-11-23 Iegt结构及其制作方法 Pending CN116153989A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111395479.XA CN116153989A (zh) 2021-11-23 2021-11-23 Iegt结构及其制作方法
PCT/CN2022/111787 WO2023093132A1 (zh) 2021-11-23 2022-08-11 Iegt结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111395479.XA CN116153989A (zh) 2021-11-23 2021-11-23 Iegt结构及其制作方法

Publications (1)

Publication Number Publication Date
CN116153989A true CN116153989A (zh) 2023-05-23

Family

ID=86353104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111395479.XA Pending CN116153989A (zh) 2021-11-23 2021-11-23 Iegt结构及其制作方法

Country Status (2)

Country Link
CN (1) CN116153989A (zh)
WO (1) WO2023093132A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117476756A (zh) * 2023-12-28 2024-01-30 深圳天狼芯半导体有限公司 一种具备沟槽发射极的碳化硅igbt及制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100770A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 絶縁ゲート型半導体装置
DE10203164B4 (de) * 2002-01-28 2005-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
KR20150140270A (ko) * 2013-04-11 2015-12-15 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5935948B2 (ja) * 2013-08-06 2016-06-15 富士電機株式会社 トレンチゲートｍｏｓ型半導体装置およびその製造方法
CN109244128B (zh) * 2018-11-09 2024-03-12 无锡新洁能股份有限公司 一种半封闭式屏蔽栅iegt器件结构及其制作方法
CN113838922B (zh) * 2021-09-23 2023-04-28 电子科技大学 具有载流子浓度增强的分离栅超结igbt器件结构及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117476756A (zh) * 2023-12-28 2024-01-30 深圳天狼芯半导体有限公司 一种具备沟槽发射极的碳化硅igbt及制备方法

Also Published As

Publication number Publication date
WO2023093132A1 (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
US8399907B2 (en) VTS insulated gate bipolar transistor
US8030705B2 (en) Semiconductor device and method of fabricating the same
US8237195B2 (en) Power MOSFET having a strained channel in a semiconductor heterostructure on metal substrate
EP1033759B1 (en) MOS-gated device having a buried gate and process for forming same
US7989886B2 (en) Alignment of trench for MOS
US20220320295A1 (en) Sic mosfet structures with asymmetric trench oxide
US20070096172A1 (en) Semiconductor component with a space-saving edge termination, and method for production of such component
CN110914997A (zh) 具有locos沟槽的半导体器件
CN108242467B (zh) Ldmos器件及其制作方法
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
WO2017058279A1 (en) Source-gate region architecture in a vertical power semiconductor device
CN113838914B (zh) 具有分离栅结构的ret igbt器件结构及制作方法
CN114050184A (zh) 低米勒电容功率器件及其制造方法
US11837630B1 (en) Semiconductor device for reducing switching loss and manufacturing method thereof
CN115084267A (zh) Soi ldmos器件及其制造方法
CN114497201A (zh) 集成体继流二极管的场效应晶体管、其制备方法及功率器件
CN110943124A (zh) Igbt芯片及其制造方法
CN116153989A (zh) Iegt结构及其制作方法
US20240290827A1 (en) Insulated gate bipolar transistor with super junction structure, and preparation method therefor
CN110212026A (zh) 超结mos器件结构及其制备方法
CN117995895A (zh) 半导体器件及其制备方法、功率半导体模块和车辆
CN113451296B (zh) 具有横向绝缘栅极双极性晶体管的功率元件及其制造方法
WO2021232802A1 (zh) Igbt器件及其制备方法
CN114784106A (zh) 一种具有额外电极的折叠硅ldmos及其制作方法
US11876093B2 (en) Power device including lateral insulated gate bipolar transistor (LIGBT) and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination