CN117476756A - 一种具备沟槽发射极的碳化硅igbt及制备方法 - Google Patents

一种具备沟槽发射极的碳化硅igbt及制备方法 Download PDF

Info

Publication number
CN117476756A
CN117476756A CN202311824920.0A CN202311824920A CN117476756A CN 117476756 A CN117476756 A CN 117476756A CN 202311824920 A CN202311824920 A CN 202311824920A CN 117476756 A CN117476756 A CN 117476756A
Authority
CN
China
Prior art keywords
emitter
region
extension
silicon carbide
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311824920.0A
Other languages
English (en)
Inventor
廉晓克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sirius Semiconductor Co ltd
Original Assignee
Shenzhen Sirius Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sirius Semiconductor Co ltd filed Critical Shenzhen Sirius Semiconductor Co ltd
Priority to CN202311824920.0A priority Critical patent/CN117476756A/zh
Publication of CN117476756A publication Critical patent/CN117476756A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804Emitter regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Abstract

本发明公开了一种具备沟槽发射极的碳化硅IGBT及制备方法,该IGBT包括:发射极;所述发射极包括嵌入漂移层上层中的第一延伸部和位于栅极、漂移、N+区和P+区上方的第二延伸部。本发明在碳化硅IGBT的制造基础上将发射极嵌入漂移层形成沟槽发射极,沟槽发射极将浮空P基区与栅极和P基区分隔开来,沟槽发射极屏蔽了浮空P基区对栅极的影响,减小了浮空P基区与栅极之间的电容,进而优化了IGBT器件的开关性能。

Description

一种具备沟槽发射极的碳化硅IGBT及制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种具备沟槽发射极的碳化硅IGBT及制备方法。
背景技术
第三代半导体材料碳化硅具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性,可适用于高温,高频,大功率和极端环境。碳化硅具有更大的禁带宽度和更高的临界击穿场强。相比同等条件下的硅功率器件,碳化硅器件的耐压程度约为硅材料的10倍。
IGBT,全称绝缘栅双极晶体管,可以看作由BJT和MOSFET两种器件组成,是一种电压控制开关型功率功率半导体器件。IGBT是强电流、高压应用和快速终端设备用垂直功率MOSFET的自然进化。MOSFET通过设置一个源漏通道实现MOSFET较高的击穿电压,但是这个通道却具有很高的电阻率,高电阻率的源漏通道导致功率MOSFET具有导通电阻数值高的特征,IGBT消除了现有功率MOSFET的这些主要缺点。IGBT既具有高输入阻抗、控制功率小、驱动电路简单和开关速度高等优点,同时又具有双极型功率晶体管的电流密度大、饱和压降低和电流处理能力强等优点。
IGBT与MOSFET相似,器件会存在各种寄生元件。寄生元件是指在器件结构中无意产生的组件。IGBT中出现的无源元件主要包括晶体管结构产生的各种电容,寄生电容的种类很多,一般主要考虑栅极与其他部位之间形成的电容,寄生电容限制了IGBT器件的开关频率。传统沟槽栅IGBT存在较大的栅极充电电容,栅极充电电容会严重弱化沟槽栅IGBT的栅控能力。
发明内容
为了解决上述提出的至少一个技术问题,本发明的目的在于提供一种具备沟槽发射极的碳化硅IGBT及制备方法。
第一方面,本发明提供了一种具备沟槽发射极的碳化硅IGBT,包括:发射极;
所述发射极包括嵌入漂移层上层中的第一延伸部和位于栅极、漂移、N+区和P+区上方的第二延伸部。
优选地,还包括:P+区;
所述P+区包括位于栅极侧壁和发射极的第一延伸部之间的本体、位于N+区和发射极的第一延伸部之间的第一延伸部和位于栅极与漂移层之间的第二延伸部;
所述P+区的本体与栅极侧壁、发射极的第一延伸部和漂移层邻接;
所述P+区的第一延伸部与N+区和发射极的第一延伸部邻接;
所述P+区的第二延伸部与栅极底面和漂移层邻接。
优选地,还包括:浮空P基区;
所述浮空P基区位于发射极的两个第一延伸部之间,并与发射极的第一延伸部、发射极的第二延伸部和漂移层邻接。
优选地,所述发射极的第一延伸部的长度为3um。
优选地,所述发射极的第一延伸部的宽度为1.5um。
优选地,所述P+区的掺杂浓度为5×1018cm-3
优选地,所述P+区的第二延伸部的厚度为0.5um。
优选地,所述P+区的第二延伸部的宽度为0.5um。
优选地,还包括:集电极、衬底、栅极、漂移层、缓冲层、P基区和N+区;
所述集电极位于所述衬底下方;
所述衬底位于所述缓冲层下方;
所述缓冲层位于所述漂移层下方;
所述P基区位于所述漂移层上方;
所述N+区位于所述P基区上方;
所述栅极位于所述发射极下方。
第二方面,本发明提供了一种具备沟槽发射极的碳化硅IGBT制备方法,包括:
在衬底上方外延形成缓冲层和漂移层;
在所述漂移层上层离子注入形成P基区、N+区和P+区;
蚀刻所述漂移层上层形成浮空P基区;
在蚀刻出的沟槽中沉积栅极和发射极的第一延伸部;
沉积层间介质、集电极和发射极的第二延伸部。
相比现有技术,本发明的有益效果在于:
本发明在碳化硅IGBT的制造基础上将发射极嵌入漂移层形成沟槽发射极,沟槽发射极将浮空P基区与栅极和P基区分隔开来,沟槽发射极屏蔽了浮空P基区对栅极的影响,减小了浮空P基区与栅极之间的电容,进而优化了IGBT器件的开关性能;本发明在碳化硅基底的基础上加深P+区形成半包沟槽栅结构,P+区与漂移层构成PN结,形成空间电荷区,降低了栅极沟槽底部氧化层内的电场强度。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,而非限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,标示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种具备沟槽发射极的碳化硅IGBT的结构示意图;
图2为本发明实施例提供的一种具备沟槽发射极的碳化硅IGBT制备方法的流程示意图;
图3为本发明实施例提供的一种具备沟槽发射极的碳化硅IGBT制备方法的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合,例如,包括A、B、C中的至少一种,可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
另外,在本发明中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一种该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
IGBT,全称绝缘栅双极晶体管,可以看作由BJT和MOSFET两种器件组成,是一种电压控制开关型功率功率半导体器件。IGBT是强电流、高压应用和快速终端设备用垂直功率MOSFET的自然进化。MOSFET通过设置一个源漏通道实现MOSFET较高的击穿电压,但是这个通道却具有很高的电阻率,高电阻率的源漏通道导致功率MOSFET具有导通电阻数值高的特征,IGBT消除了现有功率MOSFET的这些主要缺点。IGBT既具有高输入阻抗、控制功率小、驱动电路简单和开关速度高等优点,同时又具有双极型功率晶体管的电流密度大、饱和压降低和电流处理能力强等优点。
IGBT与MOSFET相似,器件会存在各种寄生元件。寄生元件是指在器件结构中无意产生的组件。IGBT中出现的无源元件主要包括晶体管结构产生的各种电容,寄生电容的种类很多,一般主要考虑栅极与其他部位之间形成的电容,寄生电容限制了IGBT器件的开关频率。传统沟槽栅IGBT存在较大的栅极充电电容,栅极充电电容会严重弱化沟槽栅IGBT的栅控能力。本发明在碳化硅IGBT的制造基础上将发射极嵌入漂移层形成沟槽发射极,沟槽发射极将浮空P基区与栅极和P基区分隔开来,沟槽发射极屏蔽了浮空P基区对栅极的影响,减小了浮空P基区与栅极之间的电容,进而优化了IGBT器件的开关性能;本发明在碳化硅基底的基础上加深P+区形成半包沟槽栅结构,P+区与漂移层构成PN结,形成空间电荷区,降低了栅极沟槽底部氧化层内的电场强度。
实施例1
提供了一种具备沟槽发射极的碳化硅IGBT,参见图1所示,包括:发射极;
发射极包括嵌入漂移层上层中的第一延伸部和位于栅极、漂移、N+区和P+区上方的第二延伸部。
IGBT作为一种功率半导体器件,广泛应用于轨道交通、智能电网、工业节能、电动汽车和新能源装备等领域,具有节能、安装方便、维护方便、散热稳定等特点。IGBT是能量转换和传输的核心装置,可以看作MOSFET和BJT的结合体,即IGBT结合了MOSFET的栅压控制晶体管的高输入阻抗优点,利用BJT的双载流子来达到大电流的目的。IGBT是一种三端子电子元件,这些端子成为发射极、集电极和栅极。IGBT的两个终端发射极和集电极与电导路径相关联,终端栅极与控制相关联。
寄生元件是指在器件结构中无意产生的组件,除了常见的导通电阻外,IGBT结构还有晶体管结构产生的寄生电容及其他的寄生元件。寄生电容是IGBT中的一个重要参数,它会对IGBT器件的性能产生影响。寄生电容是指在实际电路中,由于结构、布线等因素而产生的电容。IGBT中的寄生电容主要包括集电极-发射极电容、集电极-栅极电容和栅极-发射极电容。其中栅极-发射极电容包括了栅极和发射极金属电极之间的电容、栅极和N+区的电容和栅极和P基区的电容。IGBT需要将栅极-发射极电容构成的输入电容充电致阈值电压时IGBT器件才能开启,放电致一定值时才能关断。栅极-发射极电容会影响IGBT器件的开关速度和开关损耗。栅极-发射极电容的大小与MOSFET的结构参数有关,一般来说,栅极-发射极电容电容越大,输入电容和输入电阻越大,IGBT的开关速度越慢。
提高IGBT的栅极控制能力是IGBT设计中需要考虑的重要一点。栅极控制能力的提高可以使IGBT在各种应用中更加灵活和高效。提高IGBT栅极控制能力可以从栅极结构的优化入手,即通过减小栅极电阻或者减小栅极电容来实现。在设计IGBT电路时,可以降低栅极-发射极电容,以提高IGBT开关速度和效率。
在本实施例中,在碳化硅IGBT的制造基础上将发射极嵌入漂移层形成沟槽发射极,沟槽发射极将浮空P基区与栅极和P基区分隔开来,沟槽发射极屏蔽了浮空P基区对栅极的影响,减小了浮空P基区与栅极之间的电容,进而优化了IGBT器件的开关性能。需要说明的是,发射极的第一延伸部为位于发射极沟槽内的垂直部分,发射极的第二延伸部为IGBT器件上方与N+区进行欧姆接触的部分,发射极的第一延伸部和第二延伸部连接。
在一些实施例中,参见图1所示,还包括:P+区;
P+区包括位于栅极侧壁和发射极的第一延伸部之间的本体、位于N+区和发射极的第一延伸部之间的第一延伸部和位于栅极与漂移层之间的第二延伸部;
P+区的本体与栅极侧壁、发射极的第一延伸部和漂移层邻接;
P+区的第一延伸部与N+区和发射极的第一延伸部邻接;
P+区的第二延伸部与栅极底面和漂移层邻接。
第三代半导体材料碳化硅具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性,可适用于高温,高频,大功率和极端环境。碳化硅具有更大的禁带宽度和更高的临界击穿场强。相比同等条件下的硅功率器件,碳化硅器件的耐压程度约为硅材料的10倍。
由于沟槽栅极制备工艺复杂,设计深井刻槽等工艺,沟道表面粗糙度难以控制,使得沟槽迁移率不高,沟槽栅极拐角处会发生电荷集中,再加上碳化硅的介电常数是二氧化硅的3倍,导致沟槽栅极会有比以碳化硅为材料的漂移层更大的电场,栅极氧化层会面临提前击穿的风险,降低了碳化硅MOSFET器件的击穿电压,因此,需要对沟槽栅极进行保护防止沟槽型MOSFET提前击穿。
在本实施例中,在碳化硅基底的基础上加深P+区形成半包沟槽栅结构,P+区与漂移层构成PN结,形成空间电荷区,降低了栅极沟槽底部氧化层内的电场强度。需要说明的是,P+区的本体为位于沟槽栅极一侧,与沟槽栅极邻接的部分,P+区的第一延伸部为本体上方与N+区邻接的凸出部,第二延伸部为本体下方与沟槽栅极底部邻接的凸出部,P+区的本体和第二延伸部与沟槽栅极构成半包沟槽栅结构。
在一些实施例中,参见图1所示,还包括:浮空P基区;
浮空P基区位于发射极的两个第一延伸部之间,并与发射极的第一延伸部、发射极的第二延伸部和漂移层邻接。
在本实施例中,在碳化硅IGBT的制造基础上将发射极嵌入漂移层形成沟槽发射极,沟槽发射极将浮空P基区与栅极和P基区分隔开来,沟槽发射极屏蔽了浮空P基区对栅极的影响,减小了浮空P基区与栅极之间的电容,进而优化了IGBT器件的开关性能。
在一些实施例中,发射极的第一延伸部的长度为3um。
在一些实施例中,发射极的第一延伸部的宽度为1.5um。
发射极的第一延伸部将浮空P基区与栅极和P基区分隔开来,从而屏蔽浮空P基区对栅极的影响,因此,发射极的第一延伸部需要根据浮空P基区和栅极的大小进行设置。过小的发射极的第一延伸部会影响屏蔽的效果,对IGBT器件的开关性能没有大的帮助,过大的发射极的第一延伸部能够有优秀的屏蔽效果,但是会导致IGBT器件其他电学性能的问题。在本实施例中,发射极的第一延伸部的长度设置为3um,发射极的第一延伸部的宽度设置为1.5um。需要说明的是,发射极的第一延伸部的长度是指发射极的第一延伸部在垂直方向的长度。
在一些实施例中,P+区的掺杂浓度为5×1018cm-3
PN结有一个重要的特性——耗尽层。耗尽层位于PN结的结区,耗尽层使得PN结的结区成为不导电的区域。耗尽层主要由PN结的N型区和P型区的掺杂浓度差异决定的,掺杂浓度的过高或过低都会影响耗尽层的大小。通过合理的掺杂浓度设计,可以实现对耗尽层的控制。在本实施例中,P+区的掺杂浓度设置为5×1018cm-3
在一些实施例中,P+区的第二延伸部的厚度为0.5um。
在一些实施例中,P+区的第二延伸部的宽度为0.5um。
PN结的P型区的掺杂浓度也可以通过调整P+区的第二延伸部的大小进行调整。过大或者过小的P+区的第二延伸部都会使得耗尽层的位置处于不正确的位置,耗尽层的大小也会受到影响。调整P+区的第二延伸部的大小可以实现对耗尽层的控制。在本实施例中,P+区的第二延伸部的厚度设置为0.5um,P+区的第二延伸部的宽度设置为0.5um。
在一些实施例中,参见图1所示,还包括:集电极、衬底、栅极、漂移层、缓冲层、P基区和N+区;
集电极位于衬底下方;
衬底位于缓冲层下方;
缓冲层位于漂移层下方;
P基区位于漂移层上方;
N+区位于P基区上方;
栅极位于发射极下方。
实施例2
提供了一种具备沟槽发射极的碳化硅IGBT制备方法,参见图2和图3所示,包括:
S100,在衬底上方外延形成缓冲层和漂移层;
漂移层是在晶圆的基础上,经过外延工艺生长出特定单晶薄膜,衬底晶圆和外延薄膜合称外延片,其中在导电型碳化硅衬底上生长碳化硅漂移层制得碳化硅同质外延片。由于碳化硅功率器件与传统硅功率器件制作工艺不同,不能直接制作在碳化硅单晶材料上,必须在导通型单晶衬底上额外生长高质量的外延材料,并在漂移层上制造各类器件,所以外延的质量对器件的性能是影响非常大。不同的功率器,它的性能的提高也对漂移层的厚度、掺杂浓度以及缺陷提出了更高要求。碳化硅漂移层的制备方法主要有:蒸发生长法、液相外延生长法、分子束外延生长法和化学气相沉积法,其中,化学气相沉积法是目前生产的主要方法。化学气相沉积法是一种将气相中的反应物质质子转移到固体表面并形成薄膜的方法。碳化硅外延工艺可以分为两种类型,分别是热解化学气相沉积和低压化学气相沉积。热解化学气相沉积是在高温条件下进行的,通常需要将反应室加热至1500-1800摄氏度,并使用碳源气体如甲烷和硅源气体如二甲基硅烷进行反应,这种方法可以得到高质量的碳化硅薄膜,但设备成本高且生长速度较慢。低压化学气相沉积是在较低的压力下进行的,通常使用气相前驱体如六甲基二硅烷和反应气体如氢气进行反应。相比于热解化学气相沉积,低压化学气相沉积具有生长速度快和设备成本低等优点,然而,由于反应气体浓度较低,低压化学气相沉积得到的薄膜质量不如热解化学气相沉积。
S200,在漂移层上层离子注入形成P基区、N+区和P+区;
掺杂,是将一定数量的杂质掺入到半导体材料的工艺,是为了改变半导体材料的电学特性,从而得到所需的电学参数。掺杂的方法主要有扩散和离子注入,两种方法在分立器件或集成电路中都有用得到,并且两者可以说是互补的,比如说,扩散可应用于形成深结,离子注入可以形成浅结。在传统的硅功率器件工艺中,高温扩散和离子注入是最主要的掺杂控制方法,两者各有优缺点。一般来讲,高温扩散工艺简单,设备相对便宜,掺杂分布轮廓是等向性的,并且高温扩散工艺引入的晶格损伤低。而离子注入工艺复杂设备昂贵,但是离子注入的主要好处是能够使得杂质掺入量得到较为精准的控制,保持好的重复性,同时离子注入的加工工艺温度比扩散低。在碳化硅功率器件掺杂工艺中,常用的掺杂元素有:N型掺杂,氮元素和磷元素;P型掺杂,铝元素和硼元素。这些掺杂元素在硅中的扩散系数比较高,在1200摄氏度左右的温度就可以实现高温扩散掺杂。与硅中扩散系数相比,这些掺杂元素在碳化硅中的扩散系数都很低,在碳化硅中需要在2000摄氏度以上的极高温度才能得到合理的扩散系数。而在极高温度进行高温扩散会带来很多问题,高温会引入多种扩散缺陷恶化器件性能,无法使用常见的光刻胶作为掩膜等。所以离子注入工艺成为碳化硅器件的唯一选择。
离子注入是一种将离子束注入到材料中的技术,通过控制离子注入的参数,如注入能量、注入剂量和注入时间,可以改变材料的化学组成和物理性质。碳化硅工艺制造过程中使用的典型高能离子注入设备主要由离子源、等离子体、吸出组件、分析磁体、离子束、加速管、工艺腔和扫描盘组成。碳化硅器件离子注入通常在高温下进行,可以最大限度地减少离子轰击对晶格的破坏,对于碳化硅晶圆,制作N型区域通常选用注入氮离子和磷离子实现,制作P型区域通常选用注入铝离子和硼离子实现。为了实现离子注入区域掺杂浓度均匀的目的,通常采用多步离子注入的方式调整注入区域的整体浓度分布;在实际工艺制造过程中,通过调节离子注入机的注入能量和注入剂量,可以控制离子注入区域的掺杂浓度和掺杂深度,离子注入机在工作中通过在碳化硅晶圆表面多次扫描方式对碳化硅晶圆表面进行均匀离子注入。
在本实施例中,在漂移层的上层通过离子注入的方式形成P基区、N+区和P+区。
S300,蚀刻漂移层上层形成浮空P基区;
蚀刻是用化学或物理方法有选择地从硅片表面去除不需要的材料的过程,它是通过溶液、反应离子或其它机械方式来剥离、去除材料的一种统称。刻蚀技术主要分为干法刻蚀与湿法刻蚀。干法刻蚀主要利用反应气体与等离子体进行刻蚀;湿法刻蚀主要利用化学试剂与被刻蚀材料发生化学反应进行刻蚀。
离子束蚀刻是一种物理干法蚀刻工艺。由此,氩离子以约1至3keV的离子束辐射到表面上。由于离子的能量,它们会撞击表面的材料。晶圆垂直或倾斜入离子束,蚀刻过程是绝对各向异性的。选择性低,因为其对各个层没有差异。气体和被打磨出的材料被真空泵排出,但是,由于反应产物不是气态的,颗粒会沉积在晶片或室壁上。所有的材料都可以采用这种方法蚀刻,由于垂直辐射,垂直壁上的磨损很低。
等离子刻蚀是一种化学刻蚀工艺,优点是晶圆表面不会被加速离子损坏。由于蚀刻气体的可移动颗粒,蚀刻轮廓是各向同性的,因此该方法用于去除整个膜层(如热氧化后的背面清洁)。一种用于等离子体蚀刻的反应器类型是下游反应器,从而通过碰撞电离在2.45GHz的高频下点燃等离子体,碰撞电离的位置与晶片分离。
蚀刻速率取决于压力、高频发生器的功率、工艺气体、实际气体流量和晶片温度。各向异性随着高频功率的增加、压力的降低和温度的降低而增加。蚀刻工艺的均匀性取决于气体、两个电极的距离以及电极的材料。如果距离太小,等离子体不能不均匀地分散,从而导致不均匀性。如果增加电极的距离,则蚀刻速率降低,因为等离子体分布在扩大的体积中。对于电极,碳已证明是首选材料。由于氟气和氯气也会攻击碳,因此电极会产生均匀的应变等离子体,因此晶圆边缘会受到与晶圆中心相同的影响。选择性和蚀刻速率在很大程度上取决于工艺气体。对于硅和硅化合物,主要使用氟气和氯气。
在本实施例中,通过干法刻蚀得到栅极沟槽和发射极沟槽,同时形成浮空P基区。
S400,在蚀刻出的沟槽中沉积栅极和发射极的第一延伸部;
沉积栅极分为两步,一步是栅极氧化层的形成,另一步是多晶硅沉积,栅极氧化层用于隔离栅极电极和衬底,起到保护和控制电流的作用,栅极氧化层一般是采用热氧化来制备的,良好氧化层的漏电流基本上为0,并且具有较高的击穿电场强度(击穿电场强度约为10MV/cm)。采用湿氧氧化的方法生成氧化层,湿式氧化在高温(120~320℃)和高压(0.5~20MPa)的条件下,利用气态的氧气(通常为空气)作氧化剂,将水中有机物氧化成小分子有机物或无机物。高温可以提高氧气在液相中的溶解性能,高压的目的是抑制水的蒸发以维持液相,而液相的水可以作为催化剂,使氧化反应在较低温度下进行。
多晶硅沉积即在硅化物叠在第一层多晶硅(Poly1)上形成栅电极和局部连线,第二层多晶硅(Poly2)形成源极/漏极1和单元连线之间的接触栓塞。硅化物叠在第三层多晶硅(Poly3)上形成单元连线,第四层多晶硅(Poly4)和第五层多晶硅(Poly5)则形成储存电容器的两个电极,中间所夹的是高介电系数的电介质。为了维持所需的电容值,可以通过使用高介电系数的电介质减少电容的尺寸。多晶硅沉积是一种低压化学气相沉积(LPCVD),通过在反应室内(即炉管中)将三氢化砷(AH3)、三氢化磷(PH3)或二硼烷(B2H6)的掺杂气体直接输入硅烷或DCS的硅材料气体中,就可以进行临场低压化学气相沉积的多晶硅掺杂过程。多晶硅沉积是在0.2-1.0Torr的低压条件及600、650℃之间的沉积温度下进行,使用纯硅烷或以氮气稀释后纯度为20%到30%的硅烷。这两种沉积过程的沉积速率都在100-200Å/min之间,主要由沉积时的温度决定。
S500,沉积层间介质、集电极和发射极的第二延伸部。
化学气相沉积法是一种常用的制备多晶硅的方法。化学气相沉积法通过将硅源气体在高温条件下分解成硅原子,并在衬底的表面沉积形成多晶硅薄膜。在化学气相沉积法中,沉积过程是通过控制气体流量、温度和压力等参数来实现的。首先将经过准备的硅源气体通过进气口引入反应室,并于惰性载气如氢气混合。然后通过加热反应使其达到适当的温度,通常在600-700摄氏度之间。在高温的条件下,硅源气体会分解,生成硅原子并沉积在衬底表面。沉积速率和薄膜质量可以通过调节反应温度、气体流量和压力等参数来控制。
金属电极沉积工艺分为化学气相沉积(CVD)和物理气相沉积(PVD)。CVD是指通过化学方法在晶圆表面沉积涂层的方法,一般是通过给混合气体施加能量来进行。假设在晶圆表面沉积物质(A),则先向沉积设备输入可生成物质(A)的两种气体(B和C),然后给气体施加能量,促使气体B和C发生化学反应。PVD(物理气相沉积)镀膜技术主要分为三类:真空蒸发镀膜、真空溅射镀膜和真空离子镀膜。物理气相沉积的主要方法有:真空蒸镀、溅射镀膜、电弧等离子体镀膜、离子镀膜和分子束外延等。相应的真空镀膜设备包括真空蒸发镀膜机、真空溅射镀膜机和真空离子镀膜机。
本实施例在碳化硅IGBT的制造基础上将发射极嵌入漂移层形成沟槽发射极,沟槽发射极将浮空P基区与栅极和P基区分隔开来,沟槽发射极屏蔽了浮空P基区对栅极的影响,减小了浮空P基区与栅极之间的电容,进而优化了IGBT器件的开关性能;本发明在碳化硅基底的基础上加深P+区形成半包沟槽栅结构,P+区与漂移层构成PN结,形成空间电荷区,降低了栅极沟槽底部氧化层内的电场强度。
以上所述仅是本发明的具体实施方式,使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种具备沟槽发射极的碳化硅IGBT,其特征在于,包括:发射极;
所述发射极包括嵌入漂移层上层中的第一延伸部和位于栅极、漂移、N+区和P+区上方的第二延伸部。
2.根据权利要求1所述的一种具备沟槽发射极的碳化硅IGBT,其特征在于,还包括:P+区;
所述P+区包括位于栅极侧壁和发射极的第一延伸部之间的本体、位于N+区和发射极的第一延伸部之间的第一延伸部和位于栅极与漂移层之间的第二延伸部;
所述P+区的本体与栅极侧壁、发射极的第一延伸部和漂移层邻接;
所述P+区的第一延伸部与N+区和发射极的第一延伸部邻接;
所述P+区的第二延伸部与栅极底面和漂移层邻接。
3.根据权利要求1所述的一种具备沟槽发射极的碳化硅IGBT,其特征在于,还包括:浮空P基区;
所述浮空P基区位于发射极的两个第一延伸部之间,并与发射极的第一延伸部、发射极的第二延伸部和漂移层邻接。
4.根据权利要求1所述的一种具备沟槽发射极的碳化硅IGBT,其特征在于,所述发射极的第一延伸部的长度为3um。
5.根据权利要求1所述的一种具备沟槽发射极的碳化硅IGBT,其特征在于,所述发射极的第一延伸部的宽度为1.5um。
6.根据权利要求1所述的一种具备沟槽发射极的碳化硅IGBT,其特征在于,所述P+区的掺杂浓度为5×1018cm-3
7.根据权利要求2所述的一种具备沟槽发射极的碳化硅IGBT,其特征在于,所述P+区的第二延伸部的厚度为0.5um。
8.根据权利要求2所述的一种具备沟槽发射极的碳化硅IGBT,其特征在于,所述P+区的第二延伸部的宽度为0.5um。
9.根据权利要求1所述的一种具备沟槽发射极的碳化硅IGBT,其特征在于,还包括:集电极、衬底、栅极、漂移层、缓冲层、P基区和N+区;
所述集电极位于所述衬底下方;
所述衬底位于所述缓冲层下方;
所述缓冲层位于所述漂移层下方;
所述P基区位于所述漂移层上方;
所述N+区位于所述P基区上方;
所述栅极位于所述发射极下方。
10.一种具备沟槽发射极的碳化硅IGBT制备方法,其特征在于,包括:
在衬底上方外延形成缓冲层和漂移层;
在所述漂移层上层离子注入形成P基区、N+区和P+区;
蚀刻所述漂移层上层形成浮空P基区;
在蚀刻出的沟槽中沉积栅极和发射极的第一延伸部;
沉积层间介质、集电极和发射极的第二延伸部。
CN202311824920.0A 2023-12-28 2023-12-28 一种具备沟槽发射极的碳化硅igbt及制备方法 Pending CN117476756A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311824920.0A CN117476756A (zh) 2023-12-28 2023-12-28 一种具备沟槽发射极的碳化硅igbt及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311824920.0A CN117476756A (zh) 2023-12-28 2023-12-28 一种具备沟槽发射极的碳化硅igbt及制备方法

Publications (1)

Publication Number Publication Date
CN117476756A true CN117476756A (zh) 2024-01-30

Family

ID=89633352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311824920.0A Pending CN117476756A (zh) 2023-12-28 2023-12-28 一种具备沟槽发射极的碳化硅igbt及制备方法

Country Status (1)

Country Link
CN (1) CN117476756A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020179976A1 (en) * 2001-05-29 2002-12-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
CN1418377A (zh) * 2001-01-19 2003-05-14 三菱电机株式会社 半导体装置
US20120267680A1 (en) * 2011-04-19 2012-10-25 Mitsubishi Electric Corporation Semiconductor device
US20150021658A1 (en) * 2013-07-22 2015-01-22 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US20150041946A1 (en) * 2013-08-07 2015-02-12 Infineon Technologies Ag Edge Termination Structure with Trench Isolation Regions
US20150349103A1 (en) * 2013-08-15 2015-12-03 Fuji Electric Co., Ltd. Semiconductor device
CN106469752A (zh) * 2015-08-20 2017-03-01 瑞萨电子株式会社 半导体器件及其制造方法
CN206022371U (zh) * 2015-06-02 2017-03-15 半导体元件工业有限责任公司 绝缘栅双极晶体管(igbt)
US20190181229A1 (en) * 2017-12-11 2019-06-13 Fuji Electric Co., Ltd. Insulated-gate semiconductor device and method of manufacturing the same
US20200013723A1 (en) * 2018-07-03 2020-01-09 Infineon Technologies Ag Silicon Carbide Device and Method for Forming a Silicon Carbide Device
CN110709997A (zh) * 2017-06-06 2020-01-17 三菱电机株式会社 半导体装置以及电力变换装置
US20210343834A1 (en) * 2020-04-30 2021-11-04 Cree, Inc. Trenched power device with segmented trench and shielding
CN116153989A (zh) * 2021-11-23 2023-05-23 无锡华润华晶微电子有限公司 Iegt结构及其制作方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1418377A (zh) * 2001-01-19 2003-05-14 三菱电机株式会社 半导体装置
US20020179976A1 (en) * 2001-05-29 2002-12-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US20120267680A1 (en) * 2011-04-19 2012-10-25 Mitsubishi Electric Corporation Semiconductor device
US20150021658A1 (en) * 2013-07-22 2015-01-22 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US20150041946A1 (en) * 2013-08-07 2015-02-12 Infineon Technologies Ag Edge Termination Structure with Trench Isolation Regions
US20150349103A1 (en) * 2013-08-15 2015-12-03 Fuji Electric Co., Ltd. Semiconductor device
CN206022371U (zh) * 2015-06-02 2017-03-15 半导体元件工业有限责任公司 绝缘栅双极晶体管(igbt)
CN106469752A (zh) * 2015-08-20 2017-03-01 瑞萨电子株式会社 半导体器件及其制造方法
CN110709997A (zh) * 2017-06-06 2020-01-17 三菱电机株式会社 半导体装置以及电力变换装置
US20190181229A1 (en) * 2017-12-11 2019-06-13 Fuji Electric Co., Ltd. Insulated-gate semiconductor device and method of manufacturing the same
US20200013723A1 (en) * 2018-07-03 2020-01-09 Infineon Technologies Ag Silicon Carbide Device and Method for Forming a Silicon Carbide Device
US20210343834A1 (en) * 2020-04-30 2021-11-04 Cree, Inc. Trenched power device with segmented trench and shielding
CN116153989A (zh) * 2021-11-23 2023-05-23 无锡华润华晶微电子有限公司 Iegt结构及其制作方法

Similar Documents

Publication Publication Date Title
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN117253905A (zh) 一种具有浮岛结构的SiC器件及制备方法
CN117334746A (zh) 一种具有氧化层的源极沟槽集成SBD超结SiC MOS及制备方法
CN117253924A (zh) 一种碳化硅ldmos及制备方法
CN117525140A (zh) 一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法
CN117423730A (zh) 一种具有分裂栅的SJ SiC VDMOS及制备方法
CN117238964A (zh) 一种具有同型异质结续流通道的超结SiC MOS及制备方法
CN117438469A (zh) 一种具有同型异质结续流通道的SiC超结MOS及制备方法
CN117476756A (zh) 一种具备沟槽发射极的碳化硅igbt及制备方法
CN117457749B (zh) 一种栅极下方具有P型空间层的SiC LMOS及制备方法
CN117457731A (zh) 一种栅极下方具有P型空间层的SiC垂直IGBT及制备方法
CN117423729A (zh) 一种具有异质结的沟槽栅vdmos及制备方法
CN117457732A (zh) 一种栅极下方具有P型空间层的SiC LIGBT及制备方法
CN117476758A (zh) 一种基于n+区和n-区提高抗闩锁能力的igbt及制备方法
CN117423734A (zh) 一种沟槽型碳化硅mosfet及制备方法
CN117457748A (zh) 一种栅极下方具有P型空间层的SiC超结MOS及制备方法
CN117525138A (zh) 一种集成柱形沟槽源极控制续流通道SiC UMOS及制备方法
CN117525139A (zh) 一种集成条形沟槽源极控制续流通道平面SiC MOS及制备方法
CN110556415B (zh) 一种高可靠性外延栅的SiC MOSFET器件及其制备方法
CN117497592A (zh) 一种集成柱形沟槽源极控制续流通道平面SiC MOS及制备方法
CN117238914A (zh) 一种集成SBD的SiC器件及制备方法
CN117497604A (zh) 一种改进型平面栅mosfet及制备方法
CN117317007A (zh) 一种具有阶梯状CSL层的SiC UMOS及制备方法
CN117525136A (zh) 一种具有N埋层的SiC UMOS及制备方法
CN117525156A (zh) 一种具有阳极肖特基接触的mosfet及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination