CN117457732A - 一种栅极下方具有P型空间层的SiC LIGBT及制备方法 - Google Patents

一种栅极下方具有P型空间层的SiC LIGBT及制备方法 Download PDF

Info

Publication number
CN117457732A
CN117457732A CN202311778304.6A CN202311778304A CN117457732A CN 117457732 A CN117457732 A CN 117457732A CN 202311778304 A CN202311778304 A CN 202311778304A CN 117457732 A CN117457732 A CN 117457732A
Authority
CN
China
Prior art keywords
layer
type space
region
sic
ligbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311778304.6A
Other languages
English (en)
Other versions
CN117457732B (zh
Inventor
乔凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sirius Semiconductor Co ltd
Original Assignee
Shenzhen Sirius Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sirius Semiconductor Co ltd filed Critical Shenzhen Sirius Semiconductor Co ltd
Priority to CN202311778304.6A priority Critical patent/CN117457732B/zh
Publication of CN117457732A publication Critical patent/CN117457732A/zh
Application granted granted Critical
Publication of CN117457732B publication Critical patent/CN117457732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种栅极下方具有P型空间层的SiC LIGBT及制备方法，该SiC LIGBT包括：P型空间层；所述P型空间层位于栅极与漂移层之间，并与栅极氧化层、N+区、P+区和漂移层邻接。本发明在沟槽栅极下方引入了P型空间层，因为P型空间层的厚度很薄，所以当栅极接正电压的时候，在较低的栅极电压下就会在P型空间层形成反型层，从而形成从发射极到N+区，从N+区到P型空间层，从P型空间层到漂移层最后到集电极的导电通路，栅极氧化层与碳化硅界面迁移率低，电阻大，导电通路短路了栅极氧化层的界面沟道，从而降低了SiC LIGBT的导通电阻。

Description

一种栅极下方具有P型空间层的SiC LIGBT及制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种栅极下方具有P型空间层的SiC LIGBT及制备方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor)是绝缘栅双极晶体管的简称，其由双极结型晶体管(BJT)和金属氧化物场效应晶体管(MOSFET)组成，是一种复合全控型电压驱动式开关功率半导体器件，是实现电能转换的核心器件，也是目前MOS-双极型功率器件的主要发展方向之一。IGBT不仅具有MOSFET输入阻抗高、栅极易驱动等特点，而且具有双极型晶体管电流密度大、功率密度高等优势，已广泛应用于轨道交通、新能源汽车、智能电网、风力发电等高电压、大电流的领域，以及微波炉、洗衣机、电磁灶、电子整流器、照相机等低功率家用电器领域。IGBT的驱动方法和MOSFET 基本相同，IGBT也是一个三端器件，正面有两个电极，分别为发射极(Emitter)和栅极(Gate)，背面为集电极(Collector);在正向工作状态下，发射极接地或接负压，集电极接正压，两电极间电压Vce>0，因此IGBT的发射极和集电极又分别称为阴极(Cathode)和阳极(Anode)。IGBT可以通过控制其集-射极电压Vce和栅-射极电压Vge的大小，实现对IGBT导通/开关/阻断状态的控制。IGBT 的开关作用是通过加正向栅极电压形成沟道，给PNP 晶体管提供基极电流，使IGBT导通。反之，加反向栅极电压消除沟道，流过反向基极电流，使IGBT关断。
Si IGBT的最大电压可达8.4 kV，接近Si器件的极限，但是频率和工作温度也极大地限制了Si IGBT在这些领域的进一步发展。作为宽带隙材料，SiC具有更高的击穿场强、更高的固有温度、更高的导热系数和更高的载流子饱和漂移速度。因此，SiC IGBT器件在高压、高温、大功率领域表现出更强的竞争力，SiC IGBT最大阻断电压可达15kV，且具有更少的载流子存储效应，由于SiC单位面积的原子表面密度高于Si，界面处悬挂Si键、C键以及碳簇密度更高，形成栅氧时会引入更多的缺陷，充当电子陷阱，SiC/SiO2界面缺陷问题会导致器件可靠性下降。
发明内容
本发明的目的是提供一种栅极下方具有P型空间层的SiC LIGBT及制备方法，该SiC LIGBT在沟槽栅极下方引入了P型空间层，因为P型空间层的厚度很薄，所以当栅极接正电压的时候，在较低的栅极电压下就会在P型空间层形成反型层，从而形成从发射极到N+区，从N+区到P型空间层，从P型空间层到漂移层最后到集电极的导电通路，栅极氧化层与碳化硅界面迁移率低，电阻大，导电通路短路了栅极氧化层的界面沟道，从而降低了SiCLIGBT的导通电阻。
一种栅极下方具有P型空间层的SiC LIGBT，包括：P型空间层；
所述P型空间层位于栅极与漂移层之间，并与栅极氧化层、N+区、P+区和漂移层邻接。
优选地，所述P型空间层的厚度为80-100nm。
优选地，还包括：BOX层；
所述BOX层位于漂移层和衬底之间并与漂移层和衬底邻接。
优选地，所述P型空间层的掺杂浓度为5×1015至1016cm-3。
优选地，所述BOX层的厚度为1um。
优选地，还包括：P-resurf层；
所述P-resurf层位于ILD层与漂移层之间，并与ILD层与漂移层邻接。
优选地，所述P-resurf层的掺杂浓度为1016至1017cm-3。
优选地，还包括：集电极、发射极、栅极、衬底、漂移层、N+、P+区和ILD层；
所述衬底位于所述漂移层下方；
所述漂移层位于所述P+区、所述P型空间层下方；
所述P+区位于所述发射极和所述集电极下方；
所述N+区位于所述发射极下方；
所述ILD层位于所述发射极和所述集电极之间；
所述栅极位于所述发射极下方；
所述发射极位于所述N+区和所述P+区的上方；
所述集电极位于所述P+区的上方。
一种栅极下方具有P型空间层的SiC LIGBT制备方法，包括：
在衬底上方外延形成漂移层；
在漂移层上层离子注入形成P+区、P型空间层、P-resurf层和N+区；
蚀刻所述N+区形成沟槽；
在所述沟槽中沉积栅极，在所述P+区、P-resurf层和N+区上方沉积ILD层；
沉积发射极和集电极。
优选地，所述在衬底上方外延形成漂移层之前，还包括：
在衬底上方埋入BOX层。
本发明在沟槽栅极下方引入了P型空间层，因为P型空间层的厚度很薄，所以当栅极接正电压的时候，在较低的栅极电压下就会在P型空间层形成反型层，从而形成从发射极到N+区，从N+区到P型空间层，从P型空间层到漂移层最后到集电极的导电通路，栅极氧化层与碳化硅界面迁移率低，电阻大，导电通路短路了栅极氧化层的界面沟道，从而降低了SiCLIGBT的导通电阻，本发明还引入了部分埋入电介质层用于减小漏电流，在发射极和集电极之间加入了P-resurf层用于降低器件的表面电场，提高击穿电压和降低导通电阻。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，标示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的SiC LIGBT结构示意图；
图2为本发明的SiC LIGBT制备流程方法示意图；
图3为本发明的SiC LIGBT制备流程结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一种该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
Si IGBT的最大电压可达8.4 kV，接近Si器件的极限，但是频率和工作温度也极大地限制了Si IGBT在这些领域的进一步发展。作为宽带隙材料，SiC具有更高的击穿场强、更高的固有温度、更高的导热系数和更高的载流子饱和漂移速度。因此，SiC IGBT器件在高压、高温、大功率领域表现出更强的竞争力，SiC IGBT最大阻断电压可达15kV，且具有更少的载流子存储效应，由于SiC单位面积的原子表面密度高于Si，界面处悬挂Si键、C键以及碳簇密度更高，形成栅氧时会引入更多的缺陷，充当电子陷阱，SiC/SiO2界面缺陷问题会导致器件可靠性下降。
本发明在沟槽栅极下方引入了P型空间层，因为P型空间层的厚度很薄，所以当栅极接正电压的时候，在较低的栅极电压下就会在P型空间层形成反型层，从而形成从发射极到N+区，从N+区到P型空间层，从P型空间层到漂移层最后到集电极的导电通路，栅极氧化层与碳化硅界面迁移率低，电阻大，导电通路短路了栅极氧化层的界面沟道，从而降低了SiCLIGBT的导通电阻，本发明还引入了部分埋入电介质层用于减小漏电流，在发射极和集电极之间加入了P-resurf层用于降低器件的表面电场，提高击穿电压和降低导通电阻。
实施例1
一种栅极下方具有P型空间层的SiC LIGBT，包括：P型空间层；
PN结的衬底分为P型和N型，+是重掺杂（掺杂浓度高），-是轻掺杂（掺杂浓度低），P型掺杂IIIA族元素，例如：硼（B）、铝（Al）、镓（Ga）、铟（In）、铊（Tl）。N型掺杂VA族元素，例如氮（N）、磷（P）、砷（As）、锑（Sb）、铋（Bi）和镆（Mc）。
P型空间层位于栅极与漂移层之间，并与栅极氧化层、N+区、P+区和漂移层邻接。
P型空间层为P型掺杂的半导体，将P型空间层设置于N+区和漂移层之间，栅极可以开启位于P型空间层的导电通路，当栅极接正电压时，栅极能够吸引位于P型空间层中的负电荷，从而在栅极下方形成反型层，电流就能从发射极流向N+区后，从N+区流至P型空间层，从P型空间层流向漂移层，最终从漂移层流到集电极。
由于P型空间层的厚度很小，所以P型空间层在较低的栅极电压下就能够形成从N+区到漂移层的导电通路，从而克服了碳化硅与二氧化硅界面迁移率低的问题，大大降低了沟道电阻，显著提升了SiC LIGBT的电气性能。
优选地，P型空间层的厚度为80-100nm。
P型空间层的厚度会影响导电通道的开启电压，因为导电通道的开启需要将P型空间层在竖直方向上完全变为反型层，所以P型空间层的厚度越大，则将P型空间层在竖直方向上完全感应为反型层就越困难，所需要的栅极电压就越高，因此P型空间层的厚度不宜太厚，否则会导致栅极难以感应形成反型层，导电通道所需要的开启电压过高，并且导通电阻也会随之增大的缺陷，P型空间层的厚度也不宜过薄，P型空间层的厚度过小会使得电子较容易穿过P型空间层，因此过薄的P型空间层会使得SiC LIGBT漏电，耐压性能降低的问题，作为一个优选地实施例，本发明将P型空间层的厚度设置为100nm，目的是在降低沟道电阻的同时保证SiC LIGBT有较好的耐压能力和稳定性。
优选地，还包括：BOX层 (埋入氧化物层Buried Oxide，BOX)；
BOX层位于漂移层和衬底之间并与漂移层和衬底邻接。
BOX层是部分埋入电介质层，BOX层的填充材料通常有二氧化硅，氮化硅等具有良好绝缘性能的材料，BOX层不参与导电，因为BOX层内部的电荷无法自由移动，BOX层的填充材料具有良好的绝缘性能，柔韧性和导热性，将BOX层填充到衬底上方可以有助于SiCLIGBT散热，并且能够为SiC LIGBT提供良好的机械支撑，BOX层中的氧化物的良好的绝缘性能够将活跃的晶体管器件相互隔离，还能够有效地隔离电极之间的电荷，从而防止电荷的漏电和电弧的发生，提高了SiC LIGBT的可靠性，并且部分埋入电介质层还能有效地使电子从一个晶体管门电路流到另一个晶体管门电路，不让多余的电子渗漏到下层衬底上，并且BOX层还具有良好的保护性能，能够防止晶体管受到外界环境的干扰，有效隔离外界环境与晶体管的接触，减少外界环境对晶体管的危害，从而延长晶体管的使用寿命，BOX层还能使得SiC LIGBT具有寄生电容小、速度快、集成度高、功耗低、耐高温以及抗辐射等优点。
优选地，P型空间层的掺杂浓度为5×1015至1016cm-3。
P型空间层的掺杂浓度影响了导电通道的开启电压，因为P型半导体中多数载流子为空穴，而栅极开启导电通道的原理是吸引P型空间层中的电子形成导电通道，P型半导体的掺杂浓度越高，空穴的浓度就越高，电子的浓度就越小，栅极吸引电子形成导电通道就更困难，就需要更高的栅极电压才能够在P型空间层形成反型层，所以P型空间层的掺杂浓度越高，导电通道的开启电压就越高，P型空间层的掺杂浓度越低，导电通道的开启电压越低，如果P型空间层的掺杂浓度过小，会导致SiC LIGBT漏电，耐压性能降低的问题，作为一个优选地实施例，本发明将P型空间层的掺杂浓度设置为1016cm-3，目的是在降低沟道电阻的同时保证SiC LIGBT有较好的耐压能力和稳定性。
优选地，BOX层的厚度为1um。
BOX层的厚度不宜过大，过大的BOX层会增加芯片面积，BOX层的厚度如果过小则隔离作用变差，会导致部分电子泄漏，也会导致BOX层对SiC LIGBT的保护作用变差，作为一个优选地实施例，本发明将BOX层的厚度设置为1um，为SiC LIGBT提供良好的绝缘性能和物理保护，确保SiC LIGBT的正常运行时不受外界干扰，提高了SiC LIGBT的使用寿命。
优选地，还包括：P-resurf层；
P-resurf层位于ILD层与漂移层之间，并与ILD层与漂移层邻接。
P-resurf层的作用是降低器件表面电场，原理是通过辅助耗尽N型漂移层，从而达到增大N型漂移层的浓度的效果，P-resurf层能够在提高击穿电压的同时，降低导通电阻，解决了击穿电压和导通电阻的折中问题，当金属电极接上电压时，为了满足纵向PN结最大电场先达到临界电场，降低表面电场分布的要求，P-resurf层要和漂移层完全耗尽，所以P-resurf层的掺杂浓度要大于漂移层的掺杂浓度，漂移层的掺杂浓度大于衬底的掺杂浓度。
优选地，P-resurf层的掺杂浓度为1016至1017cm-3。
P-resurf层的掺杂浓度影响LIGBT的击穿电压，LIGBT的击穿电压随着P-resurf层的掺杂浓度的增加而增大，当P-resurf层的掺杂浓度增大到临界值时，LIGBT的击穿电压随着P-resurf层的掺杂浓度的增加而减小，并且P-resurf层的位置也会影响LIGBT的击穿电压，当P-resurf层完全填充发射极和集电极之间位置，可以获得最优的击穿电压，作为一个优选地实施例，本发明将P-resurf层的掺杂浓度设置为1017cm-3。
优选地，还包括：集电极、发射极、栅极、衬底、漂移层、N+、P+区和ILD层；
衬底位于漂移层下方；
衬底是IGBT中用于支撑晶体生成的材料，衬底在发挥着机械支撑的作用。在本发明中，衬底由碳化硅材料制成，其机械强度和稳定性可以有效地支撑晶体生长过程中的各种应力和扭曲。这对于保证晶体生长的均匀性和完整性至关重要。此外，衬底还能防止晶体生长过程中的杂质和缺陷，从而提高IGBT的质量。其次，衬底在IGBT的电性能上起着重要作用。在制备IGBT时，衬底的电性能决定了器件的性能和稳定性。例如，衬底的电导率直接影响电流传输的效率和速度。此外，衬底的电子亲和能和禁带宽度对于调节IGBT的阈值电压和电子迁移率也至关重要。另外，衬底还对IGBT的绝缘层起着重要的隔离作用。在IGBT制备过程中，衬底的绝缘层通常由二氧化硅构成。绝缘层的质量和特性直接影响着IGBT的绝缘性能，如电气绝缘和电容特性。良好的绝缘层能够有效隔离IGBT结构中的不同电极，并减少漏电流和电容耦合效应。
漂移层位于P+区、P型空间层下方；
漂移层的电场分布对IGBT的导通特性和电流控制起着关键的作用。当栅极电压施加在IGBT上时，漂移层中的电场分布会受到栅极电压的调制，从而控制源极和漏极之间的电流流动。在IGBT工作时，源极和漏极之间的电流主要通过漂移层进行传输。漂移层的掺杂类型和浓度决定了电流的导通类型（N型或P型）和大小。漂移层的结构和特性直接影响IGBT的电流控制能力。通过调整漂移层的形状、尺寸和掺杂浓度，可以实现对电流的精确控制，从而满足不同应用的要求。
本发明采用了更高掺杂浓度的N型半导体制成N-channel层作为SiC LIGBT的漂移层，显著降低了SiC LIGBT的导通电阻。
P+区位于发射极和集电极下方；
N+区位于发射极下方；
ILD层位于发射极和集电极之间；
ILD工艺是指在晶体管与第一层金属之间形成的介质材料， ILD层主要沉积在晶体管的顶部，形成电性隔离。ILD介质层可以有效地降低金属与衬底之间的寄生电容，改善金属横跨不同的区域而形成的寄生场效应晶体管，ILD介质层的填充材料是二氧化硅。
栅极位于发射极下方。
栅极是IGBT中的控制极，它与沟道之间通过一层绝缘层相隔，是IGBT的关键部分。栅极的电压变化可以改变沟道中的电荷密度，从而控制发射极和集电极之间的电流大小。
发射极位于N+区和P+区的上方；
发射极用于供应电子，控制电流。
集电极位于P+区的上方。
集电极用于收集和输出电子，将电子流转化为电流输出。
实施例2
一种栅极下方具有P型空间层的SiC LIGBT制备方法，参考图2，图3 ，包括：
S100，在衬底上方外延形成漂移层；
外延工艺是指在衬底上生长完全排列有序的单晶体层的工艺，外延工艺是在单晶衬底上生长一层与原衬底相同晶格取向的晶体层。外延工艺广泛用于半导体制造，如集成电路工业的外延硅片。根据生长源物相状态的不同，外延生长方式分为固相外延、液相外延、气相外延。在集成电路制造中，常用的外延方式是固相外延和气相外延。
固相外延，是指固体源在衬底上生长一层单晶层，如离子注入后的热退火实际上就是一种固相外延过程。离子注入加工时，硅片的硅原子受到高能注入离子的轰击，脱离原有晶格位置，发生非晶化，形成一层表面非晶硅层；再经过高温热退火，非晶原子重新回到晶格位置，并与衬底内部原子晶向保持一致。
气相外延的生长方法包括化学气相外延生长（CVE）、分子束外延（MBD)、原子层外延（ALE）等。在本发明实施例中，采用的是化学气相外延 (CVE)来形成N-漂移层。化学气相外延与化学气相沉积（CVD）的原理基本相同，都是利用气体混合后在晶片表面发生化学反应，沉积薄膜的工艺；不同的是，因为化学气相外延生长的是单晶层，所以对设备内的杂质含量和硅片表面的洁净度要求都更高。在集成电路制造中，CVE 还能够用于外延硅片工艺。外延硅片工艺是在硅片表面外延一层单晶硅，与原来的硅衬底相比，外延硅层的纯度更高，晶格缺陷更少，从而提高了半导体制造的成品率。另外，硅片上生长的外延硅层的生长厚度和掺杂浓度可以灵活设计，这给器件的设计带来了灵活性，如可以用于减小衬底电阻，增强衬底隔离等。
S200，在漂移层上层离子注入形成P+区、P型空间层、P-resurf层和N+区；
本发明采用离子注入的方式在漂移层上层离子注入形成P+区、P型空间层、P-resurf层和N+区。离子注入就是在真空中发射一束离子束射向固体材料，离子束射到固体材料以后，受到固体材料的抵抗而速度慢慢减低下来，并最终停留在固体材料中。使一种元素的离子被加速进入固体靶标，从而改变靶标的物理，化学或电学性质。离子注入常被用于半导体器件的制造，金属表面处理以及材料科学研究中。如果离子停止并保留在靶中，则离子会改变靶的元素组成（如果离子与靶的组成不同）。离子注入束线设计都包含通用的功能组件组。离子束线的主要部分包括一个称为离子源的设备，用于产生离子种类。该源与偏置电极紧密耦合，以将离子提取到束线中，并且最常见的是与选择特定离子种类以传输到主加速器部分中的某种方式耦合。质量选择伴随着所提取的离子束通过磁场区域，其出口路径受阻塞孔或狭缝的限制，这些狭缝仅允许离子具有质量和速度/电荷以继续沿着光束线。如果目标表面大于离子束直径，并且在目标表面上均匀分布注入剂量，则可以使用束扫描和晶圆运动的某种组合。最后，将注入的表面与用于收集注入的离子的累积电荷的某种方法相结合，以便可以连续方式测量所输送的剂量，并且将注入过程停止在所需的剂量水平。
用硼、磷或砷掺杂半导体是离子注入的常见应用。当注入半导体中时，每个掺杂原子可以在退火后在半导体中产生电荷载流子。可以为P型掺杂剂创建一个空穴，为N型掺杂剂创建一个电子。改变了掺杂区域附近的半导体的电导率。
S300，蚀刻N+区形成沟槽；
蚀刻是用化学或物理方法有选择地从硅片表面去除不需要的材料的过程，它是通过溶液、反应离子或其它机械方式来剥离、去除材料的一种统称。刻蚀技术主要分为干法刻蚀与湿法刻蚀。干法刻蚀主要利用反应气体与等离子体进行刻蚀；湿法刻蚀主要利用化学试剂与被刻蚀材料发生化学反应进行刻蚀。
离子束蚀刻是一种物理干法蚀刻工艺。由此，氩离子以约1至3keV的离子束辐射到表面上。由于离子的能量，它们会撞击表面的材料。晶圆垂直或倾斜入离子束，蚀刻过程是绝对各向异性的。选择性低，因为其对各个层没有差异。气体和被打磨出的材料被真空泵排出，但是，由于反应产物不是气态的，颗粒会沉积在晶片或室壁上。所有的材料都可以采用这种方法蚀刻，由于垂直辐射，垂直壁上的磨损很低。
等离子刻蚀是一种化学刻蚀工艺，优点是晶圆表面不会被加速离子损坏。由于蚀刻气体的可移动颗粒，蚀刻轮廓是各向同性的，因此该方法用于去除整个膜层（如热氧化后的背面清洁）。一种用于等离子体蚀刻的反应器类型是下游反应器，从而通过碰撞电离在2.45GHz的高频下点燃等离子体，碰撞电离的位置与晶片分离。
蚀刻速率取决于压力、高频发生器的功率、工艺气体、实际气体流量和晶片温度。各向异性随着高频功率的增加、压力的降低和温度的降低而增加。蚀刻工艺的均匀性取决于气体、两个电极的距离以及电极的材料。如果距离太小，等离子体不能不均匀地分散，从而导致不均匀性。如果增加电极的距离，则蚀刻速率降低，因为等离子体分布在扩大的体积中。对于电极，碳已证明是首选材料。由于氟气和氯气也会攻击碳，因此电极会产生均匀的应变等离子体，因此晶圆边缘会受到与晶圆中心相同的影响。选择性和蚀刻速率在很大程度上取决于工艺气体。对于硅和硅化合物，主要使用氟气和氯气。
S400，在沟槽中沉积栅极，在P+区、P-resurf层和N+区上方沉积ILD层；
沉积栅极采用多晶硅沉积的方法，多晶硅沉积即在硅化物叠在第一层多晶硅（Poly1）上形成栅电极和局部连线，第二层多晶硅（Poly2）形成源极/漏极和单元连线之间的接触栓塞。硅化物叠在第三层多晶硅（Poly3）上形成单元连线，第四层多晶硅（Poly4）和第五层多晶硅（Poly5）则形成储存电容器的两个电极，中间所夹的是高介电系数的电介质。为了维持所需的电容值，可以通过使用高介电系数的电介质减少电容的尺寸。多晶硅沉积是一种低压化学气相沉积（LPCVD)，通过在反应室内（即炉管中）将三氢化砷（AH3）、三氢化磷（PH3）或二硼烷（B2H6）的掺杂气体直接输入硅烷或DCS的硅材料气体中，就可以进行临场低压化学气相沉积的多晶硅掺杂过程。多晶硅沉积是在0.2-1.0Torr的低压条件及600、650℃之间的沉积温度下进行，使用纯硅烷或以氮气稀释后纯度为20％到30％的硅烷。这两种沉积过程的沉积速率都在100-200Å/min之间，主要由沉积时的温度决定。
S500，沉积发射极和集电极。
金属电极沉积工艺分为化学气相沉积（CVD）和物理气相沉积（PVD）。CVD是指通过化学方法在晶圆表面沉积涂层的方法，一般是通过给混合气体施加能量来进行。假设在晶圆表面沉积物质（A），则先向沉积设备输入可生成物质（A）的两种气体（B和C），然后给气体施加能量，促使气体B和C发生化学反应。
PVD(物理气相沉积)镀膜技术主要分为三类：真空蒸发镀膜、真空溅射镀膜和真空离子镀膜。物理气相沉积的主要方法有：真空蒸镀、溅射镀膜、电弧等离子体镀膜、离子镀膜和分子束外延等。相应的真空镀膜设备包括真空蒸发镀膜机、真空溅射镀膜机和真空离子镀膜机。
化学气相沉积（CVD）和物理气相沉积（PVD）都可以作为沉积金属电极的技术手段。在本发明实施例中，采用化学气相沉积方法沉积金属电极，化学气相沉积过程分为三个阶段：反应气体向基体表面扩散、反应气体吸附于基体表面、在基体表面上发生化学反应形成固态沉积物及产生的气相副产物脱离基体表面。最常见的化学气相沉积反应有:热分解反应、化学合成反应和化学传输反应等。
优选地，S100，在衬底上方外延形成漂移层之前，还包括：
在衬底上方埋入BOX层。
作为一个优选地实施例，本发明选用二氧化硅作为BOX层的填充材料，通常采用化学气相沉积法、热解法等沉积BOX层。
本发明在沟槽栅极下方引入了P型空间层，因为P型空间层的厚度很薄，所以当栅极接正电压的时候，在较低的栅极电压下就会在P型空间层形成反型层，从而形成从发射极到N+区，从N+区到P型空间层，从P型空间层到漂移层最后到集电极的导电通路，栅极氧化层与碳化硅界面迁移率低，电阻大，导电通路短路了栅极氧化层的界面沟道，从而降低了SiCLIGBT的导通电阻，本发明还引入了部分埋入电介质层用于减小漏电流，在发射极和集电极之间加入了P-resurf层用于降低器件的表面电场，提高击穿电压和降低导通电阻。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种栅极下方具有P型空间层的SiC LIGBT，其特征在于，包括：P型空间层；
所述P型空间层位于栅极与漂移层之间，并与栅极氧化层、N+区、P+区和漂移层邻接。
2.根据权利要求1所述的一种栅极下方具有P型空间层的SiC LIGBT，其特征在于，所述P型空间层的厚度为80-100nm。
3.根据权利要求1所述的一种栅极下方具有P型空间层的SiC LIGBT，其特征在于，还包括：BOX层；
所述BOX层位于漂移层和衬底之间并与漂移层和衬底邻接。
4.根据权利要求1所述的一种栅极下方具有P型空间层的SiC LIGBT，其特征在于，所述P型空间层的掺杂浓度为5×1015至1016cm-3。
5.根据权利要求3所述的一种栅极下方具有P型空间层的SiC LIGBT，其特征在于，所述BOX层的厚度为1um。
6.根据权利要求1所述的一种栅极下方具有P型空间层的SiC LIGBT，其特征在于，还包括：P-resurf层；
所述P-resurf层位于ILD层与漂移层之间，并与ILD层与漂移层邻接。
7.根据权利要求6所述的一种栅极下方具有P型空间层的SiC LIGBT，其特征在于，所述P-resurf层的掺杂浓度为1016至1017cm-3。
8.根据权利要求1所述的一种栅极下方具有P型空间层的SiC LIGBT，其特征在于，还包括：集电极、发射极、栅极、衬底、漂移层、N+、P+区和ILD层；
所述衬底位于所述漂移层下方；
所述漂移层位于所述P+区、所述P型空间层下方；
所述P+区位于所述发射极和所述集电极下方；
所述N+区位于所述发射极下方；
所述ILD层位于所述发射极和所述集电极之间；
所述栅极位于所述发射极下方；
所述发射极位于所述N+区和所述P+区的上方；
所述集电极位于所述P+区的上方。
9.一种栅极下方具有P型空间层的SiC LIGBT制备方法，其特征在于，包括：
在衬底上方外延形成漂移层；
在漂移层上层离子注入形成P+区、P型空间层、P-resurf层和N+区；
蚀刻所述N+区形成沟槽；
在所述沟槽中沉积栅极，在所述P+区、P-resurf层和N+区上方沉积ILD层；
沉积发射极和集电极。
10.根据权利要求9所述的一种栅极下方具有P型空间层的SiC LIGBT制备方法，其特征在于，所述在衬底上方外延形成漂移层之前，还包括：
在衬底上方埋入BOX层。
CN202311778304.6A 2023-12-22 2023-12-22 一种栅极下方具有P型空间层的SiC LIGBT及制备方法 Active CN117457732B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311778304.6A CN117457732B (zh) 2023-12-22 2023-12-22 一种栅极下方具有P型空间层的SiC LIGBT及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311778304.6A CN117457732B (zh) 2023-12-22 2023-12-22 一种栅极下方具有P型空间层的SiC LIGBT及制备方法

Publications (2)

Publication Number Publication Date
CN117457732A true CN117457732A (zh) 2024-01-26
CN117457732B CN117457732B (zh) 2024-05-28

Family

ID=89584051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311778304.6A Active CN117457732B (zh) 2023-12-22 2023-12-22 一种栅极下方具有P型空间层的SiC LIGBT及制备方法

Country Status (1)

Country Link
CN (1) CN117457732B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130069712A1 (en) * 2011-09-15 2013-03-21 Tanya Trajkovic Power semiconductor devices and fabrication methods
CN107170816A (zh) * 2017-05-11 2017-09-15 电子科技大学 一种横向绝缘栅双极型晶体管
CN107785415A (zh) * 2017-10-27 2018-03-09 电子科技大学 一种soi‑rc‑ligbt器件及其制备方法
CN107785414A (zh) * 2017-10-27 2018-03-09 电子科技大学 具有混合导电模式的横向功率器件及其制备方法
CN114927569A (zh) * 2022-05-20 2022-08-19 重庆邮电大学 具有双沟槽的4H-SiC横向绝缘栅双极型晶体管器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130069712A1 (en) * 2011-09-15 2013-03-21 Tanya Trajkovic Power semiconductor devices and fabrication methods
CN107170816A (zh) * 2017-05-11 2017-09-15 电子科技大学 一种横向绝缘栅双极型晶体管
CN107785415A (zh) * 2017-10-27 2018-03-09 电子科技大学 一种soi‑rc‑ligbt器件及其制备方法
CN107785414A (zh) * 2017-10-27 2018-03-09 电子科技大学 具有混合导电模式的横向功率器件及其制备方法
CN114927569A (zh) * 2022-05-20 2022-08-19 重庆邮电大学 具有双沟槽的4H-SiC横向绝缘栅双极型晶体管器件

Also Published As

Publication number Publication date
CN117457732B (zh) 2024-05-28

Similar Documents

Publication Publication Date Title
CN117253905A (zh) 一种具有浮岛结构的SiC器件及制备方法
CN117334746A (zh) 一种具有氧化层的源极沟槽集成SBD超结SiC MOS及制备方法
CN117334745A (zh) 一种源极沟槽集成SBD超结SiC MOS及制备方法
CN117476773B (zh) 一种具有低漏电的ldmos及制备方法
CN117525140A (zh) 一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法
CN117253924A (zh) 一种碳化硅ldmos及制备方法
CN117423730A (zh) 一种具有分裂栅的SJ SiC VDMOS及制备方法
CN117334747A (zh) 一种源极沟槽集成SBD的SiC平面MOS及制备方法
CN117238964A (zh) 一种具有同型异质结续流通道的超结SiC MOS及制备方法
CN117438469A (zh) 一种具有同型异质结续流通道的SiC超结MOS及制备方法
CN117457732B (zh) 一种栅极下方具有P型空间层的SiC LIGBT及制备方法
CN117457731B (zh) 一种栅极下方具有P型空间层的SiC垂直IGBT及制备方法
CN117457749B (zh) 一种栅极下方具有P型空间层的SiC LMOS及制备方法
CN117457748B (zh) 一种栅极下方具有P型空间层的SiC超结MOS及制备方法
CN117497578B (zh) 一种具有低漏电的igbt及制备方法
CN117476758A (zh) 一种基于n+区和n-区提高抗闩锁能力的igbt及制备方法
CN117727756B (zh) 一种适用于高频应用的耐高压GaN HEMT及制备方法
CN117410322B (zh) 一种沟槽型超结硅mosfet及制备方法
CN117476757A (zh) 一种具有高抗闩锁能力的igbt及制备方法
CN117476756A (zh) 一种具备沟槽发射极的碳化硅igbt及制备方法
CN117525139A (zh) 一种集成条形沟槽源极控制续流通道平面SiC MOS及制备方法
CN117423729A (zh) 一种具有异质结的沟槽栅vdmos及制备方法
CN117525138A (zh) 一种集成柱形沟槽源极控制续流通道SiC UMOS及制备方法
CN117497592A (zh) 一种集成柱形沟槽源极控制续流通道平面SiC MOS及制备方法
CN117423731A (zh) 一种具有异质结的SJ SiC VDMOS及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant