CN117476758A - 一种基于n+区和n-区提高抗闩锁能力的igbt及制备方法 - Google Patents

一种基于n+区和n-区提高抗闩锁能力的igbt及制备方法 Download PDF

Info

Publication number
CN117476758A
CN117476758A CN202311824925.3A CN202311824925A CN117476758A CN 117476758 A CN117476758 A CN 117476758A CN 202311824925 A CN202311824925 A CN 202311824925A CN 117476758 A CN117476758 A CN 117476758A
Authority
CN
China
Prior art keywords
region
igbt
latch
emitter
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311824925.3A
Other languages
English (en)
Inventor
廉晓克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sirius Semiconductor Co ltd
Original Assignee
Shenzhen Sirius Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sirius Semiconductor Co ltd filed Critical Shenzhen Sirius Semiconductor Co ltd
Priority to CN202311824925.3A priority Critical patent/CN117476758A/zh
Publication of CN117476758A publication Critical patent/CN117476758A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供一种基于N+区和N‑区提高抗闩锁能力的IGBT及制备方法，该IGBT包括：N‑区；所述N‑区位于体区上方并与所述体区和所述栅极氧化层邻接。本发明对传统的N+区的浓度分布进行改善，将N+区分裂出一块N‑区，N+区和N‑区并排的结构能够降低集电极载流子浓度，三极管的放大系数会随之减小，导致集电极电流减小，从而抑制NPN晶体管的导通，避免闩锁效应的发生。

Description

一种基于N+区和N-区提高抗闩锁能力的IGBT及制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种基于N+区和N-区提高抗闩锁能力的IGBT及制备方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor)是绝缘栅双极晶体管的简称，其由双极结型晶体管(BJT)和金属氧化物场效应晶体管(MOSFET)组成，是一种复合全控型电压驱动式开关功率半导体器件，是实现电能转换的核心器件，也是目前MOS-双极型功率器件的主要发展方向之一。IGBT不仅具有MOSFET输入阻抗高、栅极易驱动等特点，而且具有双极型晶体管电流密度大、功率密度高等优势，已广泛应用于轨道交通、新能源汽车、智能电网、风力发电等高电压、大电流的领域，以及微波炉、洗衣机、电磁灶、电子整流器、照相机等低功率家用电器领域。IGBT的驱动方法和MOSFET 基本相同，IGBT也是一个三端器件，正面有两个电极，分别为发射极(Emitter)和栅极(Gate)，背面为集电极(Collector);在正向工作状态下，发射极接地或接负压，集电极接正压，两电极间电压Vce>0，因此IGBT的发射极和集电极又分别称为阴极(Cathode)和阳极(Anode)。IGBT可以通过控制其集-射极电压Vce和栅-射极电压Vge的大小，实现对IGBT导通/开关/阻断状态的控制。IGBT 的开关作用是通过加正向栅极电压形成沟道，给PNP 晶体管提供基极电流，使IGBT导通。反之，加反向栅极电压消除沟道，流过反向基极电流，使IGBT关断。
在IGBT内部的NPN晶体管的基极和发射极之间并有一个体区扩展电阻，P型体内的横向空穴电流会在扩展电阻上产生一定的电压降，对于NPN基极来说，相当于一个正向偏置电压。在规定的集电极电流范围内，这个正偏电压不会很大，对于NPN晶体管起不了什么作用。当集电极电流增大到一定程度时，该正向电压则会大到足以使NPN晶体管开通，进而使得NPN晶体管和PNP晶体管处于饱和状态。此时，寄生晶闸管导通，门极则会失去其原本的控制作用，形成自锁现象，这就是闩锁效应，IGBT发生闩锁效应后，集电极的电流增大，产生过高的功耗，从而导致器件失效。
发明内容
本发明的目的是提供种基于N+区和N-区提高抗闩锁能力的IGBT及制备方法，该IGBT对传统的N+区的浓度分布进行改善，将N+区分裂出一块N-区，N+区和N-区并排的结构能够降低集电极载流子浓度，三极管的放大系数会随之减小，导致集电极电流减小，从而抑制NPN晶体管的导通，避免闩锁效应的发生。
一种基于N+区和N-区提高抗闩锁能力的IGBT，包括：N-区；
所述N-区位于体区上方并与所述体区和所述栅极氧化层邻接。
优选地，还包括：N+区；
优选地，所述N+区位于所述N-区和P+区之间并与所述体区、所述N-区和所述P+区邻接。
优选地，所述N-区的掺杂浓度为1018至2×1018cm-3。
优选地，所述N+区的掺杂浓度为1019至2×1020cm-3。
优选地，所述N-区的宽度为0.8um。
优选地，所述N+区的宽度为0.4um。
优选地，所述N-区的厚度为1um。
优选地，所述N+区的厚度为1um。
优选地，还包括：集电极、发射极、栅极、衬底、缓冲层、漂移层、P+区和体区；
所述集电极位于所述衬底下方；
所述衬底位于所述缓冲层下方；
所述缓冲层位于所述漂移层下方；
所述漂移层位于所述体区下方；
所述体区位于N+区、所述N-区和所述P+区下方；
所述P+区位于所述发射极下方；
所述发射极位于N+区、所述N-区和所述P+区上方；
所述栅极位于所述漂移层上方。
一种基于N+区和N-区提高抗闩锁能力的IGBT制备方法，包括：
在衬底上方外延形成缓冲层和漂移层；
在所述漂移层的上层蚀刻沟槽后沉积栅极；
在所述栅极的两侧离子注入形成体区；
在所述体区的上层离子注入形成N-区、N+区和P+区；
沉积发射极和集电极。
本发明对传统的N+区的浓度分布进行改善，将N+区分裂出一块N-区，N+区和N-区并排的结构能够降低集电极载流子浓度，三极管的放大系数会随之减小，导致集电极电流减小，从而抑制NPN晶体管的导通，避免闩锁效应的发生。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，标示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的IGBT结构示意图；
图2为本发明的IGBT制备流程方法示意图；
图3为本发明的IGBT制备流程结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一种该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
在IGBT内部的NPN晶体管的基极和发射极之间并有一个体区扩展电阻，P型体内的横向空穴电流会在扩展电阻上产生一定的电压降，对于NPN基极来说，相当于一个正向偏置电压。在规定的集电极电流范围内，这个正偏电压不会很大，对于NPN晶体管起不了什么作用。当集电极电流增大到一定程度时，该正向电压则会大到足以使NPN晶体管开通，进而使得NPN晶体管和PNP晶体管处于饱和状态。此时，寄生晶闸管导通，门极则会失去其原本的控制作用，形成自锁现象，这就是闩锁效应，IGBT发生闩锁效应后，集电极的电流增大，产生过高的功耗，从而导致器件失效。
本发明对传统的N+区的浓度分布进行改善，将N+区分裂出一块N-区，N+区和N-区并排的结构能够降低集电极载流子浓度，三极管的放大系数会随之减小，导致集电极电流减小，从而抑制NPN晶体管的导通，避免闩锁效应的发生。
实施例1
一种基于N+区和N-区提高抗闩锁能力的IGBT，参考图1，包括：N-区；
在传统的IGBT中，发射极下方连接着长方形的N+区和P+区，N+区与发射极形成欧姆接触，P+区与发射极形成肖特基接触，金属与半导体的接触面分为肖特基接触和欧姆接触两种类型。欧姆接触是当半导体掺杂浓度很高时，掺杂浓度高的半导体与金属接触时，形成低势垒层，电子可借隧道效应穿过势垒，从而形成低阻值的欧姆接触，欧姆接触的特点是接触面的电流-电压特性是线性的，并且接触电阻相对于半导体的体电阻可以忽略不计，当有电流通过时产生的电压降比器件上的电压降要小。电子能够轻松从发射极移动到与发射极形成欧姆接触的N+区，难以移动到与发射极形成肖特基接触的P+区。
在N+区与P+区下方设置有体区，体区的作用是当IGBT处于关断状态时，阻挡电子在发射极和集电极之间流过，当IGBT处于导通状态时，栅极接正电压，栅极能够吸引体区中带负电的电子，从而形成导电沟道，开启从N+区到漂移层的电子通道，最终电子从漂移层流向缓冲层最后流向集电极。
闩锁(Lanch-up)效应，也称为擎住效应，是由于IGBT超安全工作区域而导致的电流不可控现象，IGBT的实际等效电路是由可控硅和MOS构成的。内部存在一个寄生的可控硅，在NPN晶体管的基极和发射极之间并有一个体区扩展电阻，P型体内的横向空穴电流会在体区扩展电阻上产生一定的电压降，对于NPN基极来说，相当于一个正向偏置电压。在规定的集电极电流范围内，这个正偏电压不会过大，不影响NPN晶体管。当集电极电流增大到一定程度时，该正向电压则会大到足以使NPN晶体管开通，进而使得NPN和PNP晶体管处于饱和状态。此时，寄生晶闸管导通，栅极则会失去其原本的控制作用，形成自锁现象，这就是闩锁效应，当IGBT发生闩锁效应后，集电极的电流增大，产生过高的功耗，从而导致器件失效，所以IGBT在正常工作时的电压和电流水平要符合最大额定值要求，一旦工作电压超过最大额定值，就容易出现闩锁效应导致IGBT失效，电路被破坏的缺陷。
在现有技术中，为了避免IGBT发生闩锁效应，对IGBT的内部结构进行改进，通常采取减小体区扩展电阻和优化N缓冲层的厚度和掺杂浓度的办法来控制PNP晶体管，从而使得NPN晶体管不容易开启，避免闩锁效应的发生。
本发明对现有技术中的N+区进行改进，将原本的N+区拆分出一个N-区，N+区和N-区并排的结构能够降低集电极载流子浓度，三极管的放大系数会随之减小，导致集电极电流减小，从而抑制NPN晶体管的导通，避免闩锁效应的发生。
N-区位于体区上方并与体区和栅极氧化层邻接。
作为一个优选地实施例，将N-区设置于栅极氧化层与N+区之间，如图1所示，原本的N+区所在的范围中，由N-区和N+区填充，并且N-区置于栅极氧化层旁，并且发射极与N+区的接触面积大于发射极与N-区的接触面积，这样能够保证IGBT在具有高抗闩锁能力的同时有较大的导通电流。
优选地，还包括：N+区；
优选地，N+区位于N-区和P+区之间并与体区、N-区和P+区邻接。
N+区和N-区、P+区在同一层，位于N-区和P+区之间，并在体区上方，N+区处于由发射极、N-区、P+区和体区围成的长方形中，发射极与N+区形成欧姆接触，当集电极接正电位，发射极接负电位时，电子能够从发射极直接来到N+区，因为欧姆接触的界面势垒低，电子容易穿越，然后由栅极开启体区内的电子通道，电子从N+区流向体区，然后从体区流向漂移层，从漂移层流向缓冲层，最后从缓冲层流向集电极。N+区的掺杂浓度和大小影响了IGBT的导通电流的大小。
优选地，N-区的掺杂浓度为1018至2×1018cm-3。
半导体器件的制作都是在纯净、完整的晶圆进行外延、蚀刻、掺杂等工艺形成最终晶体管器件，未掺杂的半导体称为本征半导体，在本征半导体中，载流子浓度很低，电导率很小，并且受温度影响较大，所以通过对本征半导体进行掺杂形成了具有稳定的功能的半导体，并且掺杂后的半导体的载流子浓度不宜受到外界环境影响，本征半导体经过杂质掺杂后分为P型和N型，+是重掺杂（掺杂浓度高），-是轻掺杂（掺杂浓度低），P型掺杂IIIA族元素，例如：硼（B）、铝（Al）、镓（Ga）、铟（In）、铊（Tl）。N型掺杂VA族元素，例如氮（N）、磷（P）、砷（As）、锑（Sb）、铋（Bi）和镆（Mc）。
N-区的掺杂浓度会影响三极管的放大系数，N-区的掺杂浓度越小，三极管的放大系数就越小，三极管的放大系数越小，IGBT的抗闩锁能力就越强，但如果N-区的掺杂浓度过小，就会被体区耗尽，无法达到减小三极管的放大系数的作用，作为一个优选地实施例，本发明将N-区的掺杂浓度设置为2×1018cm-3。
优选地，N+区的掺杂浓度为1019至2×1020cm-3。
N+区的掺杂浓度会影响三极管的放大系数，N+区的掺杂浓度越小，三极管的放大系数就越大，三极管的放大系数越大，IGBT的抗闩锁能力就越弱，所以N+区的掺杂浓度不能过高，但如果N+区的掺杂浓度过小，就会导致与发射极形成的异质结势垒变高，异质结电阻大，导致电子难以从发射极移动到N+区，会导致异质结界面电子堆积造成的发热现象，降低了IGBT的可靠性和稳定性，作为一个优选地实施例，本发明将N+区的掺杂浓度设置为2×1020cm-3。
优选地，N-区的宽度为0.8um。
N-区的宽度会影响N+区的宽度，也会影响三极管的放大系数，N-区的宽度越小，三极管的放大系数就越大，三极管的放大系数越大，IGBT的抗闩锁能力就越弱，但如果N-区的宽度过大，就会使得N+区的宽度过小，减少了N+区与发射极的接触面积，IGBT的导通电流就会降低，作为一个优选地实施例，本发明将N-区的宽度设置为0.8um。
优选地，N+区的宽度为0.4um。
N+区的宽度小于N-区的宽度，N-区是在传统N+区的区域中设置的，将N-区的宽度设置大于N+区的宽度的目的是更好地降低三极管的放大系数，提高IGBT的抗闩锁能力，N+区的宽度越小，N-区的宽度就越大，IGBT中的三极管的放大系数就越小，IGBT抗闩锁能力就越强，作为一个优选地实施例，本发明将N+区的宽度设置为0.4um。
优选地，N-区的厚度为1um。
优选地，N+区的厚度为1um。
为了降低工艺制造难度，本发明将N-区、N+区和P+区设置在同一层，当在漂移层完成离子注入形成体区之后，在体区上方的同一层中再进行离子注入形成N-区、N+区和P+区，制备完成后，N-区、N+区和P+区的厚度是相等的，在形成N-区、N+区和P+区时，只需要控制离子注入的离子种类，离子浓度即可，无需考虑N-区、N+区和P+区的注入深度的问题，能够降低生产成本，提高生产效率。作为一个优选地实施例，本发明将N-区的厚度设置为1um，N+区的厚度设置为1um，P+区的厚度设置为1um。N-区、N+区和P+区的厚度也可以按照IGBT应用需要进行调整，N-区的厚度越大，三极管的放大系数越小，IGBT的抗闩锁能力越强。
优选地，还包括：集电极、发射极、栅极、衬底、缓冲层、漂移层、P+区和体区；
集电极位于衬底下方；
集电极用于收集和输出电子，将电子流转化为电流输出。
衬底位于缓冲层下方；
衬底是IGBT中用于支撑晶体生成的材料，衬底在发挥着机械支撑的作用。在本发明中，衬底由碳化硅材料制成，其机械强度和稳定性可以有效地支撑晶体生长过程中的各种应力和扭曲。这对于保证晶体生长的均匀性和完整性至关重要。此外，衬底还能防止晶体生长过程中的杂质和缺陷，从而提高IGBT的质量。其次，衬底在IGBT的电性能上起着重要作用。在制备IGBT时，衬底的电性能决定了器件的性能和稳定性。例如，衬底的电导率直接影响电流传输的效率和速度。此外，衬底的电子亲和能和禁带宽度对于调节IGBT的阈值电压和电子迁移率也至关重要。另外，衬底还对IGBT的绝缘层起着重要的隔离作用。在IGBT制备过程中，衬底的绝缘层通常由二氧化硅构成。绝缘层的质量和特性直接影响着IGBT的绝缘性能，如电气绝缘和电容特性。良好的绝缘层能够有效隔离IGBT结构中的不同电极，并减少漏电流和电容耦合效应。
缓冲层位于漂移层下方；
P 型衬底作为SiC垂直IGBT的集电区浓度高且难以减薄，为了减小集电极侧空穴载流子的注入效率，通常会在漂移层和衬底之间外延生长一层 N+缓冲层，用来阻挡部分空穴注入。在阻断状态下，缓冲层又起到截止漂移区电场的作用。
漂移层位于体区下方；
漂移层的电场分布对IGBT的导通特性和电流控制起着关键的作用。当栅极电压施加在IGBT上时，漂移层中的电场分布会受到栅极电压的调制，从而控制源极和漏极之间的电流流动。在IGBT工作时，源极和漏极之间的电流主要通过漂移层进行传输。漂移层的掺杂类型和浓度决定了电流的导通类型（N型或P型）和大小。漂移层的结构和特性直接影响IGBT的电流控制能力。通过调整漂移层的形状、尺寸和掺杂浓度，可以实现对电流的精确控制，从而满足不同应用的要求。
体区位于N+区、N-区和P+区下方；
P+区位于发射极下方；
发射极位于N+区、N-区和P+区上方；
发射极用于供应电子，控制电流，发射极是IGBT中的电荷源，当IGBT处于导通状态时，发射极和集电极之间形成一条导电通路，电子从发射极流入集电极，完成电流的传输。
栅极位于漂移层上方。
栅极是IGBT中的控制极，它与沟道之间通过一层绝缘层相隔，是IGBT的关键部分。栅极的电压变化可以改变沟道中的电荷密度，从而控制发射极和集电极之间的电流大小。
实施例2
一种基于N+区和N-区提高抗闩锁能力的IGBT制备方法，参考图2，图3，包括：
S100，在衬底上方外延形成缓冲层和漂移层；
外延工艺是指在衬底上生长完全排列有序的单晶体层的工艺，外延工艺是在单晶衬底上生长一层与原衬底相同晶格取向的晶体层。外延工艺广泛用于半导体制造，如集成电路工业的外延硅片。根据生长源物相状态的不同，外延生长方式分为固相外延、液相外延、气相外延。在集成电路制造中，常用的外延方式是固相外延和气相外延。
固相外延，是指固体源在衬底上生长一层单晶层，如离子注入后的热退火实际上就是一种固相外延过程。离子注入加工时，硅片的硅原子受到高能注入离子的轰击，脱离原有晶格位置，发生非晶化，形成一层表面非晶硅层；再经过高温热退火，非晶原子重新回到晶格位置，并与衬底内部原子晶向保持一致。
气相外延的生长方法包括化学气相外延生长（CVE）、分子束外延（MBD)、原子层外延（ALE）等。在本发明实施例中，采用的是化学气相外延 (CVE)来形成N-漂移层。化学气相外延与化学气相沉积（CVD）的原理基本相同，都是利用气体混合后在晶片表面发生化学反应，沉积薄膜的工艺；不同的是，因为化学气相外延生长的是单晶层，所以对设备内的杂质含量和硅片表面的洁净度要求都更高。在集成电路制造中，CVE 还能够用于外延硅片工艺和 MOS 晶体管嵌入式源漏外延工艺。外延硅片工艺是在硅片表面外延一层单晶硅，与原来的硅衬底相比，外延硅层的纯度更高，晶格缺陷更少，从而提高了半导体制造的成品率。另外，硅片上生长的外延硅层的生长厚度和掺杂浓度可以灵活设计，这给器件的设计带来了灵活性，如可以用于减小衬底电阻，增强衬底隔离等。 嵌入式源漏外延工艺是指在晶体管的源漏区域外延生长掺杂的锗硅或硅的工艺。引入嵌入式源漏外延工艺的主要优点包括：可以生长因晶格适配而包含应力的赝晶层，提升沟道载流子迁移率；可以原位掺杂源漏，降低源漏结寄生电阻，减少高能离子注入的缺陷。
S200，在漂移层的上层蚀刻沟槽后沉积栅极；
蚀刻是用化学或物理方法有选择地从硅片表面去除不需要的材料的过程，它是通过溶液、反应离子或其它机械方式来剥离、去除材料的一种统称。刻蚀技术主要分为干法刻蚀与湿法刻蚀。干法刻蚀主要利用反应气体与等离子体进行刻蚀；湿法刻蚀主要利用化学试剂与被刻蚀材料发生化学反应进行刻蚀。
离子束蚀刻是一种物理干法蚀刻工艺。由此，氩离子以约1至3keV的离子束辐射到表面上。由于离子的能量，它们会撞击表面的材料。晶圆垂直或倾斜入离子束，蚀刻过程是绝对各向异性的。选择性低，因为其对各个层没有差异。气体和被打磨出的材料被真空泵排出，但是，由于反应产物不是气态的，颗粒会沉积在晶片或室壁上。所有的材料都可以采用这种方法蚀刻，由于垂直辐射，垂直壁上的磨损很低。
等离子刻蚀是一种化学刻蚀工艺，优点是晶圆表面不会被加速离子损坏。由于蚀刻气体的可移动颗粒，蚀刻轮廓是各向同性的，因此该方法用于去除整个膜层（如热氧化后的背面清洁）。一种用于等离子体蚀刻的反应器类型是下游反应器，从而通过碰撞电离在2.45GHz的高频下点燃等离子体，碰撞电离的位置与晶片分离。
蚀刻速率取决于压力、高频发生器的功率、工艺气体、实际气体流量和晶片温度。各向异性随着高频功率的增加、压力的降低和温度的降低而增加。蚀刻工艺的均匀性取决于气体、两个电极的距离以及电极的材料。如果距离太小，等离子体不能不均匀地分散，从而导致不均匀性。如果增加电极的距离，则蚀刻速率降低，因为等离子体分布在扩大的体积中。对于电极，碳已证明是首选材料。由于氟气和氯气也会攻击碳，因此电极会产生均匀的应变等离子体，因此晶圆边缘会受到与晶圆中心相同的影响。选择性和蚀刻速率在很大程度上取决于工艺气体。对于硅和硅化合物，主要使用氟气和氯气。
S300，在栅极的两侧离子注入形成体区；
本发明采用离子注入的方式在栅极的两侧离子注入形成体区。离子注入就是在真空中发射一束离子束射向固体材料，离子束射到固体材料以后，受到固体材料的抵抗而速度慢慢减低下来，并最终停留在固体材料中。使一种元素的离子被加速进入固体靶标，从而改变靶标的物理，化学或电学性质。离子注入常被用于半导体器件的制造，金属表面处理以及材料科学研究中。如果离子停止并保留在靶中，则离子会改变靶的元素组成（如果离子与靶的组成不同）。离子注入束线设计都包含通用的功能组件组。离子束线的主要部分包括一个称为离子源的设备，用于产生离子种类。该源与偏置电极紧密耦合，以将离子提取到束线中，并且最常见的是与选择特定离子种类以传输到主加速器部分中的某种方式耦合。质量选择伴随着所提取的离子束通过磁场区域，其出口路径受阻塞孔或狭缝的限制，这些狭缝仅允许离子具有质量和速度/电荷以继续沿着光束线。如果目标表面大于离子束直径，并且在目标表面上均匀分布注入剂量，则可以使用束扫描和晶圆运动的某种组合。最后，将注入的表面与用于收集注入的离子的累积电荷的某种方法相结合，以便可以连续方式测量所输送的剂量，并且将注入过程停止在所需的剂量水平。
用硼、磷或砷掺杂半导体是离子注入的常见应用。当注入半导体中时，每个掺杂原子可以在退火后在半导体中产生电荷载流子。可以为P型掺杂剂创建一个空穴，为N型掺杂剂创建一个电子。改变了掺杂区域附近的半导体的电导率。
S400，在体区的上层离子注入形成N-区、N+区和P+区；
在半导体中，杂质的掺杂主要由高温扩散的方式完成，杂质原子通过气相源扩散或沉积到晶片的表面，杂质的浓度从晶片表面到晶片体内逐渐下降，可以通过控制温度以及时间来控制晶片体内的杂质浓度以及杂质分布，在本发明实施例中，通过控制离子注入的次数，注入离子的剂量以及反应的时间和温度，来控制N-区、N+区和P+区的掺杂浓度以及浓度分布。
S500，沉积发射极和集电极。
金属电极沉积工艺分为化学气相沉积（CVD）和物理气相沉积（PVD）。CVD是指通过化学方法在晶圆表面沉积涂层的方法，一般是通过给混合气体施加能量来进行。假设在晶圆表面沉积物质（A），则先向沉积设备输入可生成物质（A）的两种气体（B和C），然后给气体施加能量，促使气体B和C发生化学反应。
PVD(物理气相沉积)镀膜技术主要分为三类：真空蒸发镀膜、真空溅射镀膜和真空离子镀膜。物理气相沉积的主要方法有：真空蒸镀、溅射镀膜、电弧等离子体镀膜、离子镀膜和分子束外延等。相应的真空镀膜设备包括真空蒸发镀膜机、真空溅射镀膜机和真空离子镀膜机。
化学气相沉积（CVD）和物理气相沉积（PVD）都可以作为沉积金属电极的技术手段。在本发明实施例中，采用化学气相沉积方法沉积金属电极，化学气相沉积过程分为三个阶段：反应气体向基体表面扩散、反应气体吸附于基体表面、在基体表面上发生化学反应形成固态沉积物及产生的气相副产物脱离基体表面。最常见的化学气相沉积反应有:热分解反应、化学合成反应和化学传输反应等。
沉积栅极采用多晶硅沉积的方法，多晶硅沉积即在硅化物叠在第一层多晶硅（Poly1）上形成栅电极和局部连线，第二层多晶硅（Poly2）形成源极/漏极和单元连线之间的接触栓塞。硅化物叠在第三层多晶硅（Poly3）上形成单元连线，第四层多晶硅（Poly4）和第五层多晶硅（Poly5）则形成储存电容器的两个电极，中间所夹的是高介电系数的电介质。为了维持所需的电容值，可以通过使用高介电系数的电介质减少电容的尺寸。多晶硅沉积是一种低压化学气相沉积（LPCVD)，通过在反应室内（即炉管中）将三氢化砷（AH3）、三氢化磷（PH3）或二硼烷（B2H6）的掺杂气体直接输入硅烷或DCS的硅材料气体中，就可以进行临场低压化学气相沉积的多晶硅掺杂过程。多晶硅沉积是在0.2-1.0Torr的低压条件及600、650℃之间的沉积温度下进行，使用纯硅烷或以氮气稀释后纯度为20％到30％的硅烷。这两种沉积过程的沉积速率都在100-200Å/min之间，主要由沉积时的温度决定。
本发明对传统的N+区的浓度分布进行改善，将N+区分裂出一块N-区，N+区和N-区并排的结构能够降低集电极载流子浓度，三极管的放大系数会随之减小，导致集电极电流减小，从而抑制NPN晶体管的导通，避免闩锁效应的发生。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种基于N+区和N-区提高抗闩锁能力的IGBT，其特征在于，包括：N-区；
所述N-区位于体区上方并与所述体区和栅极氧化层邻接。
2.根据权利要求1所述的一种基于N+区和N-区提高抗闩锁能力的IGBT，其特征在于，还包括：N+区；
所述N+区位于所述N-区和P+区之间并与所述体区、所述N-区和所述P+区邻接。
3.根据权利要求1所述的一种基于N+区和N-区提高抗闩锁能力的IGBT，其特征在于，所述N-区的掺杂浓度为1018至2×1018cm-3。
4.根据权利要求2所述的一种基于N+区和N-区提高抗闩锁能力的IGBT，其特征在于，所述N+区的掺杂浓度为1019至2×1020cm-3。
5.根据权利要求1所述的一种基于N+区和N-区提高抗闩锁能力的IGBT，其特征在于，所述N-区的宽度为0.8um。
6.根据权利要求2所述的一种基于N+区和N-区提高抗闩锁能力的IGBT，其特征在于，所述N+区的宽度为0.4um。
7.根据权利要求1所述的一种基于N+区和N-区提高抗闩锁能力的IGBT，其特征在于，所述N-区的厚度为1um。
8.根据权利要求1所述的一种基于N+区和N-区提高抗闩锁能力的IGBT，其特征在于，所述N+区的厚度为1um。
9.根据权利要求1所述的一种基于N+区和N-区提高抗闩锁能力的IGBT，其特征在于，还包括：集电极、发射极、栅极、衬底、缓冲层、漂移层、P+区和体区；
所述集电极位于所述衬底下方；
所述衬底位于所述缓冲层下方；
所述缓冲层位于所述漂移层下方；
所述漂移层位于所述体区下方；
所述体区位于N+区、所述N-区和所述P+区下方；
所述P+区位于所述发射极下方；
所述发射极位于N+区、所述N-区和所述P+区上方；
所述栅极位于所述漂移层上方。
10.一种基于N+区和N-区提高抗闩锁能力的IGBT制备方法，其特征在于，包括：
在衬底上方外延形成缓冲层和漂移层；
在所述漂移层的上层蚀刻沟槽后沉积栅极；
在所述栅极的两侧离子注入形成体区；
在所述体区的上层离子注入形成N-区、N+区和P+区；
沉积发射极和集电极。
CN202311824925.3A 2023-12-28 2023-12-28 一种基于n+区和n-区提高抗闩锁能力的igbt及制备方法 Pending CN117476758A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311824925.3A CN117476758A (zh) 2023-12-28 2023-12-28 一种基于n+区和n-区提高抗闩锁能力的igbt及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311824925.3A CN117476758A (zh) 2023-12-28 2023-12-28 一种基于n+区和n-区提高抗闩锁能力的igbt及制备方法

Publications (1)

Publication Number Publication Date
CN117476758A true CN117476758A (zh) 2024-01-30

Family

ID=89640088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311824925.3A Pending CN117476758A (zh) 2023-12-28 2023-12-28 一种基于n+区和n-区提高抗闩锁能力的igbt及制备方法

Country Status (1)

Country Link
CN (1) CN117476758A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191056A (ja) * 2011-03-11 2012-10-04 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
CN106876453A (zh) * 2017-01-04 2017-06-20 上海华虹宏力半导体制造有限公司 沟槽栅igbt及制作方法
WO2017169777A1 (ja) * 2016-03-29 2017-10-05 三菱電機株式会社 電力変換器
CN112510077A (zh) * 2020-09-30 2021-03-16 全球能源互联网研究院有限公司 一种绝缘栅双极晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191056A (ja) * 2011-03-11 2012-10-04 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
WO2017169777A1 (ja) * 2016-03-29 2017-10-05 三菱電機株式会社 電力変換器
CN106876453A (zh) * 2017-01-04 2017-06-20 上海华虹宏力半导体制造有限公司 沟槽栅igbt及制作方法
CN112510077A (zh) * 2020-09-30 2021-03-16 全球能源互联网研究院有限公司 一种绝缘栅双极晶体管及其制备方法

Similar Documents

Publication Publication Date Title
CN117253905A (zh) 一种具有浮岛结构的SiC器件及制备方法
CN117334746A (zh) 一种具有氧化层的源极沟槽集成SBD超结SiC MOS及制备方法
CN117334745A (zh) 一种源极沟槽集成SBD超结SiC MOS及制备方法
CN117476773B (zh) 一种具有低漏电的ldmos及制备方法
CN117253924A (zh) 一种碳化硅ldmos及制备方法
CN117525140A (zh) 一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法
CN117334747A (zh) 一种源极沟槽集成SBD的SiC平面MOS及制备方法
CN117423730A (zh) 一种具有分裂栅的SJ SiC VDMOS及制备方法
CN117438469A (zh) 一种具有同型异质结续流通道的SiC超结MOS及制备方法
CN117238964A (zh) 一种具有同型异质结续流通道的超结SiC MOS及制备方法
CN117457732B (zh) 一种栅极下方具有P型空间层的SiC LIGBT及制备方法
CN117457731B (zh) 一种栅极下方具有P型空间层的SiC垂直IGBT及制备方法
CN117476758A (zh) 一种基于n+区和n-区提高抗闩锁能力的igbt及制备方法
CN117457748B (zh) 一种栅极下方具有P型空间层的SiC超结MOS及制备方法
CN117457749B (zh) 一种栅极下方具有P型空间层的SiC LMOS及制备方法
CN117476757A (zh) 一种具有高抗闩锁能力的igbt及制备方法
CN117727756B (zh) 一种适用于高频应用的耐高压GaN HEMT及制备方法
CN117334748B (zh) 一种源极沟槽集成SBD与HK介质SiC UMOS及制备方法
CN117410322B (zh) 一种沟槽型超结硅mosfet及制备方法
CN117497578B (zh) 一种具有低漏电的igbt及制备方法
CN117525139A (zh) 一种集成条形沟槽源极控制续流通道平面SiC MOS及制备方法
CN117476756A (zh) 一种具备沟槽发射极的碳化硅igbt及制备方法
CN117497591A (zh) 一种集成双续流通道的SiC MOSFET及制备方法
CN117423729A (zh) 一种具有异质结的沟槽栅vdmos及制备方法
CN117238914A (zh) 一种集成SBD的SiC器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination