CN117525140A - 一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法 - Google Patents

一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法 Download PDF

Info

Publication number
CN117525140A
CN117525140A CN202311304415.3A CN202311304415A CN117525140A CN 117525140 A CN117525140 A CN 117525140A CN 202311304415 A CN202311304415 A CN 202311304415A CN 117525140 A CN117525140 A CN 117525140A
Authority
CN
China
Prior art keywords
layer
source
source electrode
groove
umos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311304415.3A
Other languages
English (en)
Inventor
乔凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sirius Semiconductor Chengdu Co ltd
Original Assignee
Sirius Semiconductor Chengdu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sirius Semiconductor Chengdu Co ltd filed Critical Sirius Semiconductor Chengdu Co ltd
Priority to CN202311304415.3A priority Critical patent/CN117525140A/zh
Publication of CN117525140A publication Critical patent/CN117525140A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法，该SiC UMOS包括：至少一个源极沟槽；所述源极沟槽沿第一方向贯穿N+层、P‑well层和N‑drift层；所述源极沟槽由位于N+层和P‑well层的通孔和位于N‑drift层上层的沟槽组成，所述通孔与所述沟槽相连；所述源极沟槽的内壁贴附有源极氧化层；源极多晶硅沉积于所述源极沟槽中并被所述氧化层包覆；所述源极多晶硅与源极相连。在源极下方开设条形的源极沟槽，并在源极沟槽中沉积源极多晶硅，当SiC UMOS工作在反向状态时，利用源极多晶硅在源极沟槽周围的P‑well层中感应出环形的反型层，实现电流从源极流向漏极，本发明设置的反向续流通道能够减少器件面积，降低生产成本，提高SiC UMOS的可靠性。

Description

一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种集成条形沟槽源极控制续流通道SiCUMOS及制备方法。
背景技术
第三代半导体材料碳化硅具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性，可适用于高温，高频，大功率和极端环境。碳化硅具有更大的禁带宽度和更高的临界击穿场强。相比同等条件下的硅功率器件，碳化硅器件的耐压程度约为硅材料的10倍。另外，碳化硅器件的电子饱和速率较高、正向导通电阻小、功率损耗较低，适合大电流大功率运用，降低对散热设备的要求。相对于其它第三代半导体(如GaN)而言，碳化硅能够较方便的通过热氧化形成二氧化硅。SiC具有独特的物理、化学及电学特性，是在高温、高频、大功率及抗辐射等极端应用领域极具发展潜力的半导体材料。而SiC功率器件具有输入阻抗高、开关速度快、工作频率高耐高压等一系列优点，在开关稳压电源、高频以及功率放大器等方面取得了广泛的应用。
使用碳化硅材料制作的MOS场效应晶体管功率器件比Si器件能够承受更高的电压和更快的开关速度。对于常规Si MOS而言，其体二极管开启电压仅为0.7V左右，因此常用作MOSFET反向偏置下的续流通道。但是SiC材料禁带更宽，SiC MOSFET体二极管开启电压过高(2.7-3.0V)，反向偏置下难以起到续流保护MOSFET的作用。在现有技术中，SiC MOSFET通常通过反并联肖特基二极管或JFET短路体二极管来增强器件续流能力，但两种方法均会占用额外的面积，集成肖特基二管器件的反向漏电大，如果在MOSFET设计时肖特基二极管占有的面积过大，会影响MOSFET的反向击穿电压。且肖特基二极管在大电流时的自身压降过大，会使得当续流的电流较大时，在肖特基二极管上的压降损耗非常大。
发明内容
本发明的目的是提供一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法，该SiC UMOS在源极下方开设条形的源极沟槽，并在源极沟槽中沉积源极多晶硅，当SiCUMOS工作在反向状态时，利用源极多晶硅在源极沟槽周围的P-well层中感应出环形的反型层，实现电流从源极流向漏极，本发明设置的反向续流通道能够减少器件面积，降低生产成本，提高SiC UMOS的可靠性。
一种集成条形沟槽源极控制续流通道SiC UMOS，包括：至少源极沟槽；
所述源极沟槽沿第一方向贯穿N+层、P-well层和N-drift层；
所述源极沟槽由位于N+层和P-well层的通孔和位于N-drift层上层的沟槽组成，所述通孔与所述沟槽相连；
所述源极沟槽的内壁贴附有源极氧化层；
源极多晶硅沉积于所述源极沟槽中并被所述源极氧化层包覆；
所述源极多晶硅与源极相连。
优选地，所述源极沟槽沿第一方向依次排列。
优选地，还包括：P+屏蔽层；
所述P+屏蔽层与所述源极沟槽的底面抵接。
优选地，所述源极氧化层的厚度为50-100nm。
优选地，所述P-well层的掺杂浓度为1017cm-3。
优选地，所述P-well层的厚度比N+层的厚度大0.25um。
优选地，所述P+屏蔽层的掺杂浓度大于1019cm-3。
优选地，还包括：栅极、源极、漏极、衬底、N-drift层、N+层和P-well层；
所述漏极位于所述衬底下方；
所述衬底位于所述N-drift层下方；
所述N-drift层位于所述P-well层下方；
所述P-well层位于所述N+层下方；
所述N+层位于所述源极下方；
所述栅极位于所述N+层和所述P-well层两侧。
一种集成条形沟槽源极控制续流通道SiC UMOS制备方法，包括：
在N-drift层上方外延形成P-well层和N+层；
在所述P-well层和所述N+层上蚀刻通孔，在所述N-drift层上层蚀刻沟槽，所述通孔与所述沟槽连接形成源极沟槽和栅极沟槽；
在所述源极沟槽的壁面沉积氧化层，在所述源极沟槽中沉积源极多晶硅，在所述栅极沟槽中沉积栅极多晶硅；
沉积源极和漏极。
优选地，所述在所述源极沟槽壁面沉积氧化层，在所述源极沟槽中沉积源极多晶硅，在所述栅极沟槽中沉积栅极多晶硅之前，还包括：在源极沟槽底部离子注入形成P+屏蔽层。
本发明通过开设条形的源极沟槽，将源极沟槽中的多晶硅与源极连接，当SiCUMOS正向导通时，源极接0电位或者负电位，源极沟槽不影响SiC UMOS正常工作，当SiCUMOS工作在反向状态时，源极沟槽能在周围的P-well层上感应出环形的反型层，使得电流能够从源极流向N+层，从N+层流向P-well层，从P-well层流向N-drift层最后流向漏极，本发明相较于现有技术采用集成SBD或者JFET的续流方法，具有面积更小，成本更低，电流密度更大的优点，同时SiC UMOS的可靠性和稳定性也更高。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，标示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的SiC UMOS结构示意图；
图2为本发明的SiC UMOS沿第一方向剖面结构示意图；
图3为本发明的SiC UMOS制备流程方法示意图；
图4为本发明的SiC UMOS制备流程结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一种该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
当MOSFET关断时，碳化硅场效应晶体管中寄生的体二极管由于开启电压大，反向偏置下难以起到续流保护MOSFET的作用。在现有技术中，已经有反并联肖特基二极管或JFET增强续流能力的方法，但两种方法均会增加器件面积，此外肖特基二管的反向漏电大，如果在MOSFET设计时肖特基二极管占有的面积过大，则会影响MOSFET的反向击穿电压。且肖特基二极管在大电流时的自身压降过大，会使得当续流的电流较大时，在肖特基二极管上的压降损耗非常大。
本发明通过开设源极沟槽，将源极沟槽中的多晶硅与源极连接，当SiC UMOS正向导通时，源极接0电位或者负电位，源极沟槽不影响SiC UMOS正常工作，当SiC UMOS工作在反向状态时，源极沟槽能在周围的P-well层上感应出环形的反型层，使得电流能够从源极流向N+层，从N+层流向P-well层，从P-well层流向N-drift层最后流向漏极，本发明相较于现有技术采用集成SBD或者JFET的续流方法，具有面积更小，成本更低，电流密度更大的优点，同时SiC UMOS的可靠性和稳定性也更高。
实施例1
一种集成条形沟槽源极控制续流通道SiC UMOS，参考图1，2，包括：至少源极沟槽；
源极沟槽沿第一方向贯穿N+层、P-well层和N-drift层；
源极沟槽在SiC UMOS中呈现条形，条形的源极沟槽能够提供的反向电流比柱形的源极沟槽更大，反向性能更好。
源极沟槽由位于N+层和P-well层的通孔和位于N-drift层上层的沟槽组成，通孔与沟槽相连；
源极沟槽的内壁贴附有源极氧化层；
源极多晶硅沉积于源极沟槽中并被源极氧化层包覆；
源极多晶硅与源极相连。
传统的平面MOSFET的栅极和沟道区域位于半导体表面。平面MOSFET易于制造且相当可靠。然而，在减小芯片尺寸并因此提高良率的驱动下中，其横向拓扑限制了芯片最终可以缩小的程度。沟槽MOSFET包括形成在沟槽边缘的栅极，该栅极被蚀刻进了SiC器件。沟槽栅极用于设计较低导通电阻Ron的功率器件。实现更低的导通电阻的同时还能够缩小芯片尺寸，使用更少的SiC材料，从而节约生产成本，提高SiC MOSFET的器件性能。在SiC沟槽侧壁上制造的栅极具有更高的沟道迁移率，与平面功率器件相比，电子通过沟槽栅极的阻碍更少，这降低了通道电阻。其次，沟槽MOSFET会消除平面MOSFET的JFET电阻，在该区域中，来自两个通道的电流被挤压到P体接触之间的狭窄通道中。第三，与平面栅极的数量相比，垂直沟槽栅极的密度更大，因此可以减小单元间距并增加电流密度。
当SiC UMOS工作在高频电路中，时常因为振荡或者电压尖峰而需要一个反向的续流二极管，避免器件的退化。现在对于使用续流二极管主要有下面几种：在电路中并联二极管，不过这会导致电路增加附带的开关电容以及栅极电荷退化，提高整个电路的能量损耗；在器件完成封装的同时，把续流二极管与SiC UMOSFET集成为一套设施，降低了芯片的面积使用率，同时由于多个系统集成而造成的器件的额外电流泄露，降低器件的使用可靠性。二是利用开关元件自带的寄生体二极管作为反向电压时的续流二极管，但对于传统的SiCMOSFET来讲，体二极管的使用会带来一些副作用：首先是碳化硅材料自身带隙较宽，导致SiC MOSFET的自身体二极管的阈值电压较高，约为2.7V，使得电路的额外能量消耗提高，能量的利用率下降；二是体二极管的导通会导致器件的双极退化，这是由于电子空穴对的复合会造成SiC材料内部的缺陷增多，掺杂区域漂移，从而导致永久性的MOSFET各类泄露电流量提高，最终形成永久性的损伤失效。
本发明创造性地提出了一种采用源极沟槽提供反向续流通道的SiC UMOS，源极沟槽的壁面贴附有源极氧化层，源极氧化层的材料通常是氧化硅，起到隔离源极和漏极的作用，防止电流直接从源极流向漏极，一般采用湿法氧化或者干法氧化的方式形成源极氧化层，在形成源极氧化层之后，再在源极沟槽中沉积多晶硅，最后将多晶硅与源极相连，当SiCUMOS处于反向状态，也就是源极接高电位漏极接低电位时，源极沟槽会在附近的P-well层中感应出环形的反型层，电流就能够从源极流向N+层，从N+层通过反型层流向N-drift层，从N-drift层流向衬底最终流向漏极，形成反向续流通道，对比于现有技术中采用集成SBD/JFET的功率器件，本发明的芯片面积更小，生产成本更低，可靠性更高。
优选地，源极沟槽沿第一方向依次排列。
如图1所示，第一反向为图中X轴方向，多个源极沟槽沿X轴方向依次排列，每个源极沟槽都与图中的栅极平行，都处于同一个平面上，源极沟槽的个数越多，所能提供的反向续流能力就越强，SiC UMOS的反向电流就越大，但是芯片面积也会有所增大，减少源极沟槽的个数能够减小芯片面积，但是反向电流也会相应减小，作为一个优选地实施例，本发明将源极沟槽的个数设置为2个，能够满足大部分电路中SiC UMOS对于反向性能的要求。
优选地，还包括：P+屏蔽层；
P+屏蔽层与源极沟槽的底面抵接。
碳化硅槽栅MOSFET在反向工作时，利用N-漂移区耗尽来承受较高的反向偏压，由于碳化硅材料的高临界击穿电场，源极沟槽底部漂移区在临近击穿时会达到很高的电场。而源极氧化层的介电常数小于碳化硅材料，因此电场强度大约是碳化硅的2.8倍，再加上曲率效应使得源极氧化层拐角聚集极高的电场强度，长时间工作在高电场下会导致源极氧化层发生退化，可靠性下降。为了降低器件反向工作时源极氧化层的电场强度，提高源极氧化层的可靠性，通常在沟槽源极氧化层底部引入P+屏蔽层来屏蔽高电场强度的影响。
本发明还能够在栅极沟槽底部增加P+屏蔽层，用于保护栅极氧化层底部拐角处不被高电场击穿。
优选地，源极氧化层的厚度为50-100nm。
源极氧化层的厚度直接影响反向续流通道的开启电压，源极氧化层越薄，就更容易在P-well层感应出反型层，反向续流通道的开启电压就越低，源极氧化层越厚，在P-well层感应出反型层就越困难，反向续流通道的开启电压就越高，但是源极氧化层太薄就会导致源极氧化层可靠性降低，源极氧化层容易被击穿，所以源极氧化层的厚度不能低于50nm，源极氧化层太厚导致反向续流通道的开启电压太高，影响SiC UMOS的反向性能，所以源极氧化层的厚度不能超过100nm，作为一个优选地实施例，本发明将源极氧化层的厚度设置为70nm，在具有较好的反向性能的同时还能够提高SiC UMOS的可靠性。
优选地，P-well层的掺杂浓度为1017cm-3。
P-well层的掺杂浓度也能够直接影响反向续流通道的开启电压，P-well层的掺杂浓度越低，越容易感应出反型层，但是如果过低会影响SiC UMOS的电气性能，作为一个优选地实施例，本发明将P-well层的掺杂浓度设置为1017cm-3。
优选地，P-well层的厚度比N+层的厚度大0.25um。
在P-well层加压后沟道会反型，即沟道中多数载流子(空穴)变成电子，这个沟道叫做N-channel，P-well的厚度和掺杂浓度直接决定了SiC UMOS的电气性能，在SiC UMOS正常工作时，栅极控制P-well形成反型层，在SiC UMOS反向时，由与源极相连的多晶硅控制P-well层形成反型层，所以P-well层的厚度和掺杂浓度也同样决定了反向续流通道的电气性能。
P-well层的厚度也会影响反向续流通道的开启电压，P-well层越薄，反向续流通道的开启电压越小，作为一个优选地实施例，本发明将P-well层的厚度设置为比N+层的厚度大0.25um。
优选地，P+屏蔽层的掺杂浓度大于1019cm-3。
优选地，P+屏蔽层的厚度为0.6um。
P+屏蔽层的掺杂浓度会影响源极氧化层的可靠性，P+屏蔽层的掺杂浓度越高，改变电场强度分布的能力就越强，保护源极氧化层的能力就越强，源极氧化层的可靠性就越好，但是P+屏蔽层的掺杂浓度越高，SiC UMOS的导通电阻也会越高，为了更好地保护源极氧化层的同时降低导通电阻，作为一个优选地实施例，本发明将P+屏蔽层的掺杂浓度设置为1019cm-3。
优选地，还包括：栅极、源极、漏极、衬底、N-drift层、N+层和P-well层；
漏极位于衬底下方；
漏极是MOSFET中的电荷汇，它与沟道相连，是电荷的入口。当MOSFET处于导通状态时，漏极和源极之间形成一条导电通路，电子从源极流入漏极，完成电流的传输。漏极的电压变化对MOSFET的工作状态影响较小，主要起到电流流入的作用。
衬底位于N-drift层下方；
N-drift层的电场分布对MOSFET的导通特性和电流控制起着关键的作用。当栅极电压施加在MOSFET上时，漂移区中的电场分布会受到栅极电压的调制，从而控制源极和漏极之间的电流流动。在MOSFET工作时，源极和漏极之间的电流主要通过N-drift层进行传输。N-drift层的掺杂类型和浓度决定了电流的导通类型(N型或P型)和大小。N-drift层的结构和特性直接影响MOS管的电流控制能力。通过调整N-drift层的形状、尺寸和掺杂浓度，可以实现对电流的精确控制，从而满足不同应用的要求。
N-drift层位于P-well层下方；
P-well层位于N+层下方；
N+层位于源极下方；
源极是MOSFET中的电荷源，是电荷的出口。当MOSFET处于导通状态时，源极和漏极之间形成一条导电通路，电子从源极流入漏极，完成电流的传输。同时，源极还承担着调制栅极电压的作用，通过控制源极电压的变化，实现对MOSFET的控制。
栅极位于N+层和P-well层两侧。
栅极是MOSFET中的控制极，它与沟道之间通过一层绝缘层相隔，是MOSFET的关键部分。栅极的电压变化可以改变沟道中的电荷密度，从而控制漏极和源极之间的电流大小。
实施例2
一种集成条形沟槽源极控制续流通道SiC UMOS制备方法，参考图2，3，包括：
S100，在N-drift层上方外延形成P-well层和N+层；
外延工艺是指在衬底上生长完全排列有序的单晶体层的工艺。一般来讲，外延工艺是在单晶衬底上生长一层与原衬底相同晶格取向的晶体层。外延工艺广泛用于半导体制造，如集成电路工业的外延硅片。MOS晶体管的嵌入式源漏外延生长，LED衬底上的外延生长等。根据生长源物相狀态的不同，外延生长方式分为固相外延、液相外延、气相外延。在集成电路制造中，常用的外延方式是固相外延和气相外延。
固相外延，是指固体源在衬底上生长一层单晶层，如离子注入后的热退火实际上就是一种固相外延过程。离于注入加工时，硅片的硅原子受到高能注入离子的轰击，脱离原有晶格位置，发生非晶化，形成一层表面非晶硅层；再经过高温热退火，非晶原子重新回到晶格位置，并与衬底内部原子晶向保持一致。
气相外延的生长方法包括化学气相外延生长(CVE)、分子束外延(MBD)、原子层外延(ALE)等。在本发明实施例中，采用的是化学气相外延(CVE)来形成N-漂移层。化学气相外延与化学气相沉积(CVD)原理基本相同，都是利用气体混合后在晶片表面发生化学反应，沉积薄膜的工艺；不同的是，因为化学气相外延生长的是单晶层，所以对设备内的杂质含量和硅片表面的洁净度要求都更高。在集成电路制造中，CVE还能够用于外延硅片工艺和MOS晶体管嵌人式源漏外延工艺。外延硅片工艺是在硅片表面外延一层单晶硅，与原来的硅衬底相比，外延硅层的纯度更高，晶格缺陷更少，从而提高了半导体制造的成品率。另外，硅片上生长的外延硅层的生长厚度和掺杂浓度可以灵活设计，这给器件的设计带来了灵活性，如可以用于减小衬底电阻，增强衬底隔离等。嵌入式源漏外延工艺是指在晶体管的源漏区域外延生长掺杂的锗硅或硅的工艺。引入嵌入式源漏外延工艺的主要优点包括：可以生长因晶格适配而包含应力的赝晶层，提升沟道载流子迁移率；可以原位掺杂源漏，降低源漏结寄生电阻，减少高能离子注入的缺陷。
S200，在P-well层和N+层上蚀刻通孔，在N-drift层上层蚀刻沟槽，通孔与沟槽连接形成源极沟槽和栅极沟槽；
本发明通过一次性蚀刻的方法形成与沟槽连接的通孔，即从最上层的N+层开始蚀刻，直至蚀刻到CSL层上层停止。蚀刻是用化学或物理方法有选择地从硅片表面去除不需要的材料的过程，它是通过溶液、反应离子或其它机械方式来剥离、去除材料的一种统称。刻蚀技术主要分为干法刻蚀与湿法刻蚀。干法刻蚀主要利用反应气体与等离子体进行刻蚀；湿法刻蚀主要利用化学试剂与被刻蚀材料发生化学反应进行刻蚀。
离子束蚀刻是一种物理干法蚀刻工艺。由此，氩离子以约1至3keV的离子束辐射到表面上。由于离子的能量，它们会撞击表面的材料。晶圆垂直或倾斜入离子束，蚀刻过程是绝对各向异性的。选择性低，因为其对各个层没有差异。气体和被打磨出的材料被真空泵排出，但是，由于反应产物不是气态的，颗粒会沉积在晶片或室壁上。所有的材料都可以采用这种方法蚀刻，由于垂直辐射，垂直壁上的磨损很低。
等离子刻蚀是一种绝对化学刻蚀工艺，优点是晶圆表面不会被加速离子损坏。由于蚀刻气体的可移动颗粒，蚀刻轮廓是各向同性的，因此该方法用于去除整个膜层(如热氧化后的背面清洁)。一种用于等离子体蚀刻的反应器类型是下游反应器。从而通过碰撞电离在2.45GHz的高频下点燃等离子体，碰撞电离的位置与晶片分离。
蚀刻速率取决于压力、高频发生器的功率、工艺气体、实际气体流量和晶片温度。各向异性随着高频功率的增加、压力的降低和温度的降低而增加。蚀刻工艺的均匀性取决于气体、两个电极的距离以及电极的材料。如果距离太小，等离子体不能不均匀地分散，从而导致不均匀性。如果增加电极的距离，则蚀刻速率降低，因为等离子体分布在扩大的体积中。对于电极，碳已证明是首选材料。由于氟气和氯气也会攻击碳，因此电极会产生均匀的应变等离子体，因此晶圆边缘会受到与晶圆中心相同的影响。选择性和蚀刻速率在很大程度上取决于工艺气体。对于硅和硅化合物，主要使用氟气和氯气。
S300，在源极沟槽的壁面沉积氧化层，在源极沟槽中沉积源极多晶硅，在栅极沟槽中沉积栅极多晶硅；
本发明采用湿法氧化或者干法氧化的方式在源极沟槽壁面沉积氧化层，根据氧化反应中氧化剂的不同，热氧化过程可分为干法氧化和湿法氧化，前者使用纯氧产生二氧化硅层，速度慢但氧化层薄而致密，后者需同时使用氧气和高溶解度的水蒸气，其特点是生长速度快但保护层相对较厚且密度较低。湿式氧化有两个主要步骤：空气中的氧从气相向液相的传质过程；溶解氧与基质之间的化学反应。若传质过程影响整体反应速率，可以通过加强搅拌来消除。在本发明实施例中，可以通过控制湿氧氧化时的温度、压强、反应气体的浓度来控制湿氧氧化形成源极氧化层的速率，从而达到控制源极氧化层厚度的目的。
干法氧化采用高温纯氧与晶圆直接反应的方式。干法氧化只使用纯氧气(O2)，所以氧化膜的生长速度较慢，主要用于形成薄膜，且可形成具有良好导电性的氧化物。干法氧化的优点在于不会产生副产物(H2)，且氧化膜的均匀度和密度均较高。
沉积栅极采用多晶硅沉积的方法，多晶硅沉积即在硅化物叠在第一层多晶硅(Poly1)上形成栅电极和局部连线，第二层多晶硅(Poly2)形成源极/漏极和单元连线之间的接触栓塞。硅化物叠在第三层多晶硅(Poly3)上形成单元连线，第四层多晶硅(Poly4)和第五层多晶硅(Poly5)则形成储存电容器的两个电极，中间所夹的是高介电系数的电介质。为了维持所需的电容值，可以通过使用高介电系数的电介质减少电容的尺寸。多晶硅沉积是一种低压化学气相沉积(LPCVD)，通过在反应室内(即炉管中)将三氢化砷(AH3)、三氢化磷(PH3)或二硼烷(B2H6)的掺杂气体直接输入硅烷或DCS的硅材料气体中，就可以进行临场低压化学气相沉积的多晶硅掺杂过程。多晶硅沉积是在0.2-1.0Torr的低压条件及600、650℃之间的沉积温度下进行，使用纯硅烷或以氮气稀释后纯度为20％到30％的硅烷。这两种沉积过程的沉积速率都在之间，主要由沉积时的温度决定。
S400，沉积源极和漏极。
金属电极沉积工艺分为化学气相沉积(CVD)和物理气相沉积(PVD)。CVD是指通过化学方法在晶圆表面沉积涂层的方法，一般是通过给混合气体施加能量来进行。假设在晶圆表面沉积物质(A)，则先向沉积设备输入可生成物质(A)的两种气体(B和C)，然后给气体施加能量，促使气体B和C发生化学反应。
PVD(物理气相沉积)镀膜技术主要分为三类：真空蒸发镀膜、真空溅射镀膜和真空离子镀膜。物理气相沉积的主要方法有：真空蒸镀、溅射镀膜、电弧等离子体镀膜、离子镀膜和分子束外延等。相应的真空镀膜设备包括真空蒸发镀膜机、真空溅射镀膜机和真空离子镀膜机。
化学气相沉积(CVD)和物理气相沉积(PVD)都可以作为沉积金属电极的技术手段。在本发明实施例中，采用化学气相沉积方法沉积金属电极，化学气相沉积过程分为三个阶段：反应气体向基体表面扩散、反应气体吸附于基体表面、在基体表面上发生化学反应形成固态沉积物及产生的气相副产物脱离基体表面。最常见的化学气相沉积反应有:热分解反应、化学合成反应和化学传输反应等。通常沉积TiC或TiN，是向850-1100℃的反应室通入TiCl4，H2，CH4等气体，经化学反应，在基体表面形成覆层。
优选地，在源极沟槽壁面沉积氧化层，在源极沟槽中沉积源极多晶硅，在栅极沟槽中沉积栅极多晶硅之前，还包括：在源极沟槽底部离子注入形成P+屏蔽层。
本发明采用离子注入的方式在源极沟槽底部离子注入形成P+屏蔽层。离子注入就是在真空中发射一束离子束射向固体材料，离子束射到固体材料以后，受到固体材料的抵抗而速度慢慢减低下来，并最终停留在固体材料中。使一种元素的离子被加速进入固体靶标，从而改变靶标的物理，化学或电学性质。离子注入常被用于半导体器件的制造，金属表面处理以及材料科学研究中。如果离子停止并保留在靶中，则离子会改变靶的元素组成(如果离子与靶的组成不同)。离子注入束线设计都包含通用的功能组件组。离子束线的主要部分包括一个称为离子源的设备，用于产生离子种类。该源与偏置电极紧密耦合，以将离子提取到束线中，并且最常见的是与选择特定离子种类以传输到主加速器部分中的某种方式耦合。“质量”选择伴随着所提取的离子束通过磁场区域，其出口路径受阻塞孔或“狭缝”的限制，这些狭缝仅允许离子具有质量和速度/电荷以继续沿着光束线。如果目标表面大于离子束直径，并且在目标表面上均匀分布注入剂量，则可以使用束扫描和晶圆运动的某种组合。最后，将注入的表面与用于收集注入的离子的累积电荷的某种方法相结合，以便可以连续方式测量所输送的剂量，并且将注入过程停止在所需的剂量水平。
用硼、磷或砷掺杂半导体是离子注入的常见应用。当注入半导体中时，每个掺杂原子可以在退火后在半导体中产生电荷载流子。可以为P型掺杂剂创建一个空穴，为N型掺杂剂创建一个电子。改变了掺杂区域附近的半导体的电导率。
本发明通过开设条形的源极沟槽，将源极沟槽中的多晶硅与源极连接，当SiCUMOS正向导通时，源极接0电位或者负电位，源极沟槽不影响SiC UMOS正常工作，当SiCUMOS工作在反向状态时，源极沟槽能在周围的P-well层上感应出环形的反型层，使得电流能够从源极流向N+层，从N+层流向P-well层，从P-well层流向N-drift层最后流向漏极，本发明相较于现有技术采用集成SBD或者JFET的续流方法，具有面积更小，成本更低，电流密度更大的优点，同时SiC UMOS的可靠性和稳定性也更高。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种集成条形沟槽源极控制续流通道SiC UMOS，其特征在于，包括：至少一个源极沟槽；
所述源极沟槽沿第一方向贯穿N+层、P-well层和N-drift层；
所述源极沟槽由位于N+层和P-well层的通孔和位于N-drift层上层的沟槽组成，所述通孔与所述沟槽相连；
所述源极沟槽的内壁贴附有源极氧化层；
源极多晶硅沉积于所述源极沟槽中并被所述源极氧化层包覆；
所述源极多晶硅与源极相连。
2.根据权利要求1所述的一种集成条形沟槽源极控制续流通道SiC UMOS，其特征在于，所述源极沟槽沿第一方向依次排列。
3.根据权利要求1所述的一种集成条形沟槽源极控制续流通道SiC UMOS，其特征在于，还包括：P+屏蔽层；
所述P+屏蔽层与所述源极沟槽的底面抵接。
4.根据权利要求1所述的一种集成条形沟槽源极控制续流通道SiC UMOS，其特征在于，所述源极氧化层的厚度为50-100nm。
5.根据权利要求1所述的一种集成条形沟槽源极控制续流通道SiC UMOS，其特征在于，所述P-well层的掺杂浓度为1017cm-3。
6.根据权利要求1所述的一种集成条形沟槽源极控制续流通道SiC UMOS，其特征在于，所述P-well层的厚度比N+层的厚度大0.25um。
7.根据权利要求3所述的一种集成条形沟槽源极控制续流通道SiC UMOS，其特征在于，所述P+屏蔽层的掺杂浓度大于1019cm-3。
8.根据权利要求1所述的一种集成条形沟槽源极控制续流通道SiC UMOS，其特征在于，还包括：栅极、源极、漏极、衬底、N-drift层、N+层和P-well层；
所述漏极位于所述衬底下方；
所述衬底位于所述N-drift层下方；
所述N-drift层位于所述P-well层下方；
所述P-well层位于所述N+层下方；
所述N+层位于所述源极下方；
所述栅极位于所述N+层和所述P-well层两侧。
9.一种集成条形沟槽源极控制续流通道SiC UMOS制备方法，其特征在于，包括：
在N-drift层上方外延形成P-well层和N+层；
在所述P-well层和所述N+层上蚀刻通孔，在所述N-drift层上层蚀刻沟槽，所述通孔与所述沟槽连接形成源极沟槽和栅极沟槽；
在所述源极沟槽的壁面沉积氧化层，在所述源极沟槽中沉积源极多晶硅，在所述栅极沟槽中沉积栅极多晶硅；
沉积源极和漏极。
10.根据权利要求9所述的一种集成条形沟槽源极控制续流通道SiC UMOS制备方法，其特征在于，所述在所述源极沟槽壁面沉积氧化层，在所述源极沟槽中沉积源极多晶硅，在所述栅极沟槽中沉积栅极多晶硅之前，还包括：在源极沟槽底部离子注入形成P+屏蔽层。
CN202311304415.3A 2023-10-10 2023-10-10 一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法 Pending CN117525140A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311304415.3A CN117525140A (zh) 2023-10-10 2023-10-10 一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311304415.3A CN117525140A (zh) 2023-10-10 2023-10-10 一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法

Publications (1)

Publication Number Publication Date
CN117525140A true CN117525140A (zh) 2024-02-06

Family

ID=89746456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311304415.3A Pending CN117525140A (zh) 2023-10-10 2023-10-10 一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法

Country Status (1)

Country Link
CN (1) CN117525140A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117712122A (zh) * 2024-02-08 2024-03-15 深圳天狼芯半导体有限公司 碳化硅igbt的结构、制造方法及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117712122A (zh) * 2024-02-08 2024-03-15 深圳天狼芯半导体有限公司 碳化硅igbt的结构、制造方法及电子设备
CN117712122B (zh) * 2024-02-08 2024-04-26 深圳天狼芯半导体有限公司 碳化硅igbt的结构、制造方法及电子设备

Similar Documents

Publication Publication Date Title
CN117334746A (zh) 一种具有氧化层的源极沟槽集成SBD超结SiC MOS及制备方法
CN117253905A (zh) 一种具有浮岛结构的SiC器件及制备方法
CN117334745A (zh) 一种源极沟槽集成SBD超结SiC MOS及制备方法
CN117525140A (zh) 一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法
CN117253924A (zh) 一种碳化硅ldmos及制备方法
CN117334747A (zh) 一种源极沟槽集成SBD的SiC平面MOS及制备方法
CN117438469A (zh) 一种具有同型异质结续流通道的SiC超结MOS及制备方法
CN117423730A (zh) 一种具有分裂栅的SJ SiC VDMOS及制备方法
CN117238964A (zh) 一种具有同型异质结续流通道的超结SiC MOS及制备方法
CN117525138A (zh) 一种集成柱形沟槽源极控制续流通道SiC UMOS及制备方法
CN117457749B (zh) 一种栅极下方具有P型空间层的SiC LMOS及制备方法
CN117525139A (zh) 一种集成条形沟槽源极控制续流通道平面SiC MOS及制备方法
CN117497592A (zh) 一种集成柱形沟槽源极控制续流通道平面SiC MOS及制备方法
CN117457748B (zh) 一种栅极下方具有P型空间层的SiC超结MOS及制备方法
CN117457732B (zh) 一种栅极下方具有P型空间层的SiC LIGBT及制备方法
CN117334748B (zh) 一种源极沟槽集成SBD与HK介质SiC UMOS及制备方法
CN117457731B (zh) 一种栅极下方具有P型空间层的SiC垂直IGBT及制备方法
CN117238914A (zh) 一种集成SBD的SiC器件及制备方法
CN117410322B (zh) 一种沟槽型超结硅mosfet及制备方法
CN117747657B (zh) 一种具有high-k/low-k复合介质结构的AlGaN/GaN HEMT及制备方法
CN117393601A (zh) 一种集成SBD的垂直SiC MOSFET及制备方法
CN117317007A (zh) 一种具有阶梯状CSL层的SiC UMOS及制备方法
CN117438466A (zh) 一种具有双续流通道的SiC MOSFET及制备方法
CN117438467A (zh) 一种基于P柱和埋P层保护沟槽栅氧层的SiC UMOS及制备方法
CN117525136A (zh) 一种具有N埋层的SiC UMOS及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication