CN206022371U - 绝缘栅双极晶体管(igbt) - Google Patents

绝缘栅双极晶体管(igbt) Download PDF

Info

Publication number
CN206022371U
CN206022371U CN201620520332.7U CN201620520332U CN206022371U CN 206022371 U CN206022371 U CN 206022371U CN 201620520332 U CN201620520332 U CN 201620520332U CN 206022371 U CN206022371 U CN 206022371U
Authority
CN
China
Prior art keywords
igbt
trench
layer
layers
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620520332.7U
Other languages
English (en)
Inventor
细谷拓己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN206022371U publication Critical patent/CN206022371U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及绝缘栅双极晶体管(IGBT)。要解决的一个技术问题是提供改进的IGBT。所述IGBT包括：栅极沟槽；发射极沟槽；电绝缘层，所述电绝缘层耦接至所述发射极沟槽以及所述栅极沟槽并且使所述栅极沟槽与导电层电隔离；以及所述电绝缘层中的开口，所述开口延伸到所述发射极沟槽内并且所述导电层通过所述开口与所述发射极沟槽电耦接；其中所述栅极沟槽、所述发射极沟槽、所述电绝缘层和所述导电层形成所述绝缘栅双极晶体管(IGBT)的至少一部分。通过本实用新型，可以实现改进的IGBT。

Description

绝缘栅双极晶体管(IGBT)
技术领域
本文件的各方面整体涉及绝缘栅双极晶体管(IGBT)。本文件的各方面还整体涉及注入增强栅晶体管(IEGT)。
背景技术
绝缘栅双极晶体管(IGBT)常常被用作开关。IGBT一般将隔离栅场效应晶体管(FET)，诸如用于控制输入的金属氧化物半导体FET(MOSFET)，与双极性功率晶体管开关，诸如双极性结型晶体管(BJT)相组合。IGBT一般为具有快速开关特性、高效率、高输入阻抗和较大双极性载流能力的少数载流子器件。IGBT一般用于中等至高功率应用中。
实用新型内容
本实用新型要解决的一个问题是提供改进的绝缘栅双极晶体管。
根据本实用新型的一个方面，提供了一种绝缘栅双极晶体管(IGBT)，所述IGBT包括：栅极沟槽；发射极沟槽；电绝缘层，所述电绝缘层耦接至所述发射极沟槽以及所述栅极沟槽并且使所述栅极沟槽与导电层电隔离；以及所述电绝缘层中的开口，所述开口延伸到所述发射极沟槽内并且所述导电层通过所述开口与所述发射极沟槽电耦接；其中所述栅极沟槽、所述发射极沟槽、所述电绝缘层和所述导电层形成所述绝缘栅双极晶体管(IGBT)的至少一部分。
在一个实施例中，所述IGBT还包括位于所述IGBT的所述导电层与多个半导体层之间的P表面掺杂(PSD)区域和N表面掺杂(NSD)区域。
在一个实施例中，其中所述PSD区域和所述NSD区域不重叠。
在一个实施例中，其中所述PSD区域和所述NSD区域位于所述栅极沟槽与所述发射极沟槽之间，并且其中所述导电层通过所述PSD区域和所述NSD区域中的一者电耦接至所述多个半导体层。
在一个实施例中，其中所述IGBT还包括多个半导体层，所述半导体层包括至少P+层、P-层以及介于所述P+层与所述P-层之间的N-层。
在一个实施例中，所述IGBT还包括介于所述P+层与所述N-层之间的N+层。
在一个实施例中，其中所述栅极沟槽和所述发射极沟槽各自延伸到所述IGBT的至少两个半导体层内。
在一个实施例中，其中使用绝缘体使所述栅极沟槽与所述IGBT的多个半导体层电绝缘。
在一个实施例中，其中所述IGBT还包括多个半导体层，并且其中所述发射极沟槽除了通过所述导电层之外，不与所述多个半导体层电耦接。
根据本实用新型的另一方面，提供了一种绝缘栅双极晶体管(IGBT)，所述IGBT包括：栅极沟槽；第一发射极沟槽；第二发射极沟槽；二极管沟槽；一个或多个无源沟槽；电绝缘层，所述电绝缘层耦接至所述栅极沟槽、所述第一发射极沟槽、所述第二发射极沟槽、所述二极管沟槽以及所述一个或多个无源沟槽，从而使所述栅极沟槽、所述一个或多个无源沟槽以及所述二极管沟槽与导电层电隔离；所述电绝缘层中的第一开口，所述第一开口延伸到所述第一发射极沟槽内，并且所述导电层通过所述第一开口与所述第一发射极沟槽电耦接；以及所述电绝缘层中的第二开口，所述第二开口延伸到所述第二发射极沟槽内，并且所述导电层通过所述第二开口与所述第二发射极沟槽电耦接。
本实用新型的一个有益技术效果是提供改进的绝缘栅双极晶体管。
对于本领域的普通技术人员而言，通过具体实施方式和附图以及通过权利要求，上述以及其他方面、特征和优点将显而易见。
附图说明
将在下文中结合所附附图描述实施，在附图中类似的标号表示类似的元件，并且：
图1为常规绝缘栅双极晶体管(IGBT)的截面图；
图2为常规注入增强栅晶体管(IEGT)的截面图；
图3为常规低栅电容IEGT的截面图；
图4为IEGT的实施的截面图；
图5为具有相关掩模图案的IGBT的实施的截面图；
图6为具有相关掩模图案的IGBT的实施的截面图；
图7为逆导IGBT(RC-IGBT)的实施的截面图；
图8为用于形成IGBT的实施的结构的截面图，该结构包括多个半导体层；
图9为形成了多个沟槽并且添加了电绝缘涂层的图8的结构的截面图；
图10为添加了沟槽材料的图9的结构的截面图；
图11为在移除结构的一部分并且添加N表面掺杂(NSD)区域之后的图10的结构的截面图；
图12为在添加电绝缘层、形成多个接触开口以及添加P表面掺杂(PSD)区域之后的图11的结构的截面图；
图13为通过将导电层添加至图12的结构所形成的图4的IEGT的截面图；以及
图14为添加了注入/集电极层的图13的IEGT的截面图。
具体实施方式
本公开、其各方面以及实施不限于本文所公开的具体部件、组装工序或方法元素。为了与本公开的特定实施一起使用，符合预期绝缘栅双极晶体管(IGBT)和相关方法的本领域已知的许多附加部件、组装工序和/或方法元素将变得显而易见。因此，例如，尽管本实用新型公开了特定实施，但此类实施和实施部件可包括符合预期操作和方法的针对此类IGBT的本领域已知的任何形状、尺寸、样式、类型、型号、版本、量度、浓度、材料、数量、方法元素、步骤等和相关方法，以及实施部件和方法。
现在参见图1，示出了常规绝缘栅双极晶体管(IGBT)2的截面图。IGBT 2为非穿通型IGBT。多个半导体层用于形成常规的IGBT，包括N-半导体层4和P-半导体层6(沟道层)。示出了一对栅极沟槽8，均具有 内壁12，该内壁12用由绝缘体16形成的电绝缘涂层/电绝缘层14涂布/分层，该绝缘体16可为SiO2。电绝缘涂层使栅极沟槽与多个半导体层电绝缘。栅极沟槽用沟槽材料10填充，该沟槽材料10可为电导体、金属、掺杂多晶硅材料等。包括了多个P表面掺杂(PSD)区域22，该区域22可为P+区域。在各种实施中，PSD区域可称为“本体”区域。
还包括多个N表面掺杂(NSD)区域24，该区域24可为N+区域。使用绝缘体20形成电绝缘层18，该绝缘体20可为SiO2。在电绝缘层中形成多个接触开口26，每个接触开口允许导电层28与PSD区域和两个NSD区域电耦接。导电层可由铝或任何其他导电材料形成。电绝缘层使栅极沟槽与导电层电隔离。可以是P+半导体层的注入/集电极半导体层可包括在半导体层4下方(并且与半导体层4耦接)。
现在参见图2，示出了常规注入增强栅晶体管(IEGT)30的截面图。出于本公开的目的，IEGT为IGBT的变型。IEGT 30由于添加了N+缓冲半导体层32而为穿通型IEGT。N-半导体层34和P-半导体层36包括在内并且耦接至半导体层32。形成栅极沟槽38并且用沟槽材料40填充，该沟槽材料40可为上文针对IGBT 2所述的任何类似材料。每个栅极沟槽的内壁42具有由绝缘体45形成的电绝缘涂层/电绝缘层44，该绝缘体45可为SiO2。电绝缘涂层44使栅极沟槽38与多个半导体层32,34,36电绝缘。电绝缘层46包括在内，该电绝缘层46由绝缘体48形成，该绝缘体48也可为SiO2。包括不重叠的P+PSD区域50和N+NSD区域52。在电绝缘层中形成接触开口54，该接触开口54允许导电层56与PSD区域和NSD区域电接触，该导电层56可为铝或任何其他导电材料。电绝缘层46使栅极沟槽38与导电层56电隔离。注入/集电极半导体层可包括在内并且与半导体层32的背侧(图中的底部)耦接，并且可为P+层。
参见图3，示出了常规低栅电容IEGT 58的截面图。IEGT 58由于添加了N+缓冲半导体层60而为穿通型IEGT。还包括N-半导体层62和P-半导体层64。形成栅极沟槽66和发射极沟槽70并且用沟槽材料72填充，该沟槽材料72可为上文针对IGBT 2所述的任何类似材料。在每个沟槽的内壁68上包括电绝缘涂层/电绝缘层74，该电绝缘涂层/电绝缘层74由绝缘体76形成，该绝缘体76可为SiO2。电绝缘涂层使栅极沟槽与多个半导体层电绝缘。包括由绝缘体80(其可为SiO2)形成的电绝缘层78，并且具有 形成于其中的多个接触开口86。可由铝或任何其他导电材料形成的导电层88通过接触开口与不重叠的P+PSD区域82和N+NSD区域84电接触。电绝缘层使栅极沟槽与导电层电隔离。注入/集电极半导体层可包括在半导体层60下方(并且与半导体层60耦接)，并且可为P+层。
现在参见图4，示出了窄间距低栅电容IEGT 90的实施。IEGT 90由于N+缓冲半导体层92的存在而为穿通型IGBT。还包括N-半导体层94和P-半导体层96。然而，在各种其他实施中，可以根本不包括N-层。在半导体层中形成多个沟槽128，包括多个栅极沟槽98之间的多个发射极沟槽100。每个沟槽均用沟槽材料102填充。作为非限制性实施例，沟槽材料可为导体、金属、掺杂多晶硅、本文所公开的任何其他沟槽材料等。每个沟槽在内壁106上具有电绝缘涂层/电绝缘层112。电绝缘涂层由绝缘体形成，该绝缘体在实施中为SiO2，但在各种实施中可使用其他电绝缘材料。电绝缘涂层使栅极沟槽与多个半导体层92,94,96电绝缘。
在每个栅极沟槽与发射极沟槽之间形成不重叠的P+PSD区域108和N+NSD区域110。电绝缘层116由绝缘体118形成，该绝缘体118在实施中为SiO2，但在其他实施中可使用其他电绝缘材料。在电绝缘层中形成接触开口132。在示出的实施中，在形成接触开口132的工艺期间形成每个发射极沟槽100内的沟槽材料的暴露表面104。导电层120被沉积并且与暴露表面104，以及NSD和PSD区域电接触。导电层可由铝形成，但是在实施中可使用其他导电材料。
电绝缘层116使栅极沟槽98与导电层120电隔离。可以看出，接触开口132延伸到发射极沟槽100内。注入/集电极半导体层可包括在N+缓冲半导体层92下方并且与N+缓冲半导体层92耦接，并且注入/集电极半导体层可为P+层。导电层120通过PSD区域108和/或NSD区域110与多个半导体层92,94,96电耦接。除了通过导电层120之外，发射极沟槽100不与多个半导体层92,94,96电耦接。
图5示出了图4所示的IEGT 90的更扩展截面图并且包括与IEGT90相对应的掩模图案122。掩模图案122示出了IEGT 90的各个部分的俯视图，所述部分包括沟槽128、接触开口132以及第一NSD宽度124。如图所示，NSD区域在首次沉积时可更宽，具有第一NSD宽度124，然后尺寸可缩小(诸如通过形成接触开口而移除材料中的一些或形成IEGT 90的 其他元件)至比第一NSD宽度124窄的第二NSD宽度126。在其他实施中，NSD区域110可一开始形成为其预期的最终尺寸。每个沟槽128具有沟槽宽度130，如图所示。
此处所公开的具体材料类型(P+、P-、N+、N-)及其在IEGT 90内的相应位置可变化以形成IEGT/IGBT的各种其他实施，其中每一者均包括接触开口，该接触开口将发射极沟槽的暴露表面暴露于导电层。以使得发射极的沟槽材料通过暴露表面104暴露的方式形成接触开口132，允许发射极的沟槽材料在沉积导电材料时与栅极沟槽和发射极沟槽之间的半导体层的区域电耦接。
将图3与图4进行比较可以看出，通过将IEGT 90设计成使得导电层能够与发射极沟槽的沟槽材料直接接触，接触开口132能够形成为具有与接触开口86相同的宽度，但沟槽128现在能够在一起间隔得更近。IEGT90的接触开口无需比沟槽电极之间的间距间隔更小。换句话讲，沟槽能够以比接触开口的宽度更小的间距(更紧致地)排列在一起。用以形成接触开口的一些现有工艺和设备在其形成较小宽度接触开口的能力方面是有限的。因此，允许接触开口保留相同尺寸，同时将沟槽移动得更靠近在一起，可减小管芯和封装件尺寸，从而允许IEGT 90比IEGT 58占据更小空间，而不必在接触开口132或IEGT 90的剩余部分的形成期间利用任何不同制造工具/设备/工艺。
另外，使沟槽形成为在一起更靠近并且设置与先前所用那些接触开口相同尺寸的接触开口，但使其打开发射极沟槽，可允许总体工艺步骤减少，同时使用现有的工艺工具和技术。新方法的实施可包括在接触开口的形成期间移除发射极沟槽上方的绝缘材料(诸如氧化膜)以暴露沟槽材料，同时移除绝缘材料，该绝缘材料将沟槽材料与介于栅极沟槽和发射极沟槽之间的多个半导体层中的区域隔开。该方法还可包括在沉积导电层时，使导电层与发射极沟槽的沟槽材料电耦接，并且同时使导电层与介于栅极沟槽和发射极沟槽之间的多个半导体层的区域电耦接，并且同时使发射极沟槽的沟槽材料与介于栅极沟槽和发射极沟槽之间的多个半导体层的区域电耦接。
在一些实施中，本文所述的方法和结构可依赖于这样的结构，该结构不需要具有相邻发射极沟槽之间的接触开口，或换句话讲，不需要具有 将导电层与两个相邻发射极沟槽之间的多个半导体层耦接的接触开口。在一些实施中，一般来讲，本文所述的方法和结构可依赖于减小相邻发射极沟槽之间的间距以及/或者减小沟槽之间的间距仅有极小负面影响或不存在负面影响。
现在参照图8至图14，其代表性示出了形成IEGT 90的实施的方法中所用的各个步骤。图8示出了堆叠/分层构造中的半导体层92、94和96，其中氧化物层220位于半导体层96的顶部上(并且与半导体层96耦接)。需注意，半导体层96可以不作为P-半导体层开始，而是可稍后改变为P-半导体层，如将在下文中所述。氧化物层可由SiO2形成，并且作为非限制性实施例，可存在于一些实施中以暂时保护其余的半导体层免于氧化或进行其他下游加工操作。在各种实施中，可通过顶部半导体层96的天然氧化来形成氧化物层。在其他实施中，氧化物层220可为牺牲氧化物层。
可通过植入然后扩散加工来形成半导体层中的各种。例如，可通过在高能量下将掺杂物植入到衬底中并且随后执行扩散步骤，诸如通过在指定量的时间内使用指定的更高温度，来形成N-层、N+层、P+层和P-层。在各种实施中，所有层均可首先植入，并且随后扩散，并且在其他实施中可存在多个扩散步骤，诸如在每个植入步骤之后都有一个扩散步骤。植入步骤中的一些可涉及高能量植入以按照比其他植入步骤更大的深度植入到衬底内。
IGBT/IEGT可包括其他半导体器件(诸如金属氧化物硅场效应晶体管(MOSFET)、结型栅场效应晶体管(JFET)等)的结构/特性。IGBT/IEGT可例如包括MOSFET或JFET的元件中的全部并且添加其他结构以形成IGBT/IEGT。因此，植入和扩散步骤，以及其他制造步骤，可包括与制备这些其他器件所用的那些加工步骤和操作类似的加工步骤和操作。
现在参见图9，已经在先前加工步骤中移除了氧化物层220，并且通过蚀刻工艺形成多个沟槽128。随后将电绝缘涂层/电绝缘层112沉积在结构上方(并且因此沉积在沟槽的内壁106上)。如上所述，电绝缘涂层112包括绝缘体114，该绝缘体114在图示实施中为SiO2(该步骤还可涉及添加和移除牺牲SiO2)，但可使用其他电绝缘材料。SiO2(或其他电绝缘材料)形成器件的栅极氧化物。图10示出了在沟槽材料102沉积之后的结 构，该沟槽材料102在示出的实施中为掺杂多晶硅。图11示出了在回蚀之后的结构。随后对半导体层96进行植入(并且执行扩散工艺)，以使得半导体层96变成为P阱层。随后通过植入生成NSD区域110。
参见图12，随后使用绝缘体118形成电绝缘层116，该绝缘体118在这种情况下包括硼磷硅酸盐玻璃(BPSG)。然后通过蚀刻工艺蚀刻穿过BPSG以及随后穿过SiO2来形成接触开口132，从而形成沟槽材料102的暴露表面104(并且在各种实施中蚀刻穿过沟槽材料中的一些，如图12中所示)。随后通过植入形成PSD区域108。
参见图13，随后沉积/溅镀导电层120。在示出的实施中，导电层120由铝制成，但在其他实施中，可使用任何导电材料。在各种实施中，可蚀刻铝上表面、沉积护层并且蚀刻护层。参见图14，随后可通过沉积或植入，在背侧上沉积或形成注入/集电极半导体层222，并且在这种情况下该注入/集电极半导体层222可为P+层。
根据IEGT/IGBT的具体构造和各种层的功能，本领域的普通技术人员可使用涉及上述步骤的各种变型/工艺流程。在实施中，P+层可为注入/集电极层，N+层可为缓冲层(如上文针对穿通目的所述)，N-层可为集电极漂移区域层等，但可形成其他构造。尽管以具体顺序描述上述步骤，但具体顺序仅仅为代表性实施例，并且在其他实施中可以按不同次序完成相同步骤或其他步骤中的若干个以实现相同IEGT/IGBT结构。当然，各种蚀刻材料(诸如掩模)和工艺、牺牲氧化物、光刻/光致抗蚀剂材料和工艺、植入材料(掺杂物)和工艺、扩散工艺、洗涤/清洁工艺等均可包括在上述工艺中，该工艺一般已经以简化格式进行描述。
现在参见图6，示出了IGBT 134的截面图，连同与IGBT 134相对应的掩模图案164(即，制备IGBT 134所用的掩模图案)。IGBT 134包括N-半导体层138、N+半导体层136(其为缓冲层，从而使得该IGBT为穿通型IGBT)以及P-半导体层140。不重叠的P+PSD区域142和N+NSD区域144位于栅极沟槽与发射极沟槽之间，如图所示。栅极沟槽146和发射极沟槽148被组织为使得存在两个与每个栅极沟槽相邻的发射极沟槽，但是使得在每对栅极之间存在若干个发射极沟槽。每个沟槽168都用沟槽材料150填充，该沟槽材料150可为前述材料中的任一种。每个沟槽的内壁152都包括绝缘体156的电绝缘涂层154，该绝缘体156在实施中为SiO2， 但其可由其他绝缘材料形成。电绝缘涂层使栅极沟槽与多个半导体层电绝缘。
电绝缘层158包括在内并且由绝缘体160形成，该绝缘体160可为SiO2、BPSG或某种其他绝缘材料。在电绝缘层158中形成接触开口172，该接触开口172将PSD区域和NSD区域连同发射极沟槽中的一些的沟槽材料暴露(但，如先前所述，可在制备接触开口之后形成PSD区域和/或NSD区域)。可由铝或一些其他导电材料形成的导电层162与发射极沟槽中的一些的沟槽材料连同NSD区域和PSD区域接触。掩模图案164示出了器件的掩模图案的俯视图，该掩模图案示出了均具有类似沟槽宽度170的各种沟槽168。如上文相对于其他实施所述，NSD区域可一开始为较宽宽度并且随后可通过蚀刻或其他材料移除技术或者等价技术变窄，以形成第二NSD宽度166，但在实施中，NSD区域可一开始形成为具有第二NSD宽度。
电绝缘层158使栅极沟槽与导电层162电隔离。如图所示，接触开口172延伸到发射极沟槽148内。注入/集电极半导体层可形成在半导体层136的底部处，并且在实施中，注入/集电极半导体层可为P+层。导电层162通过PSD区域和/或NSD区域与多个半导体层电耦接，如图所示。除了通过导电层之外，发射极沟槽不与多个半导体层电耦接。
图7示出了逆导IGBT(RC-IGBT)174的代表性实施例。RC-IGBT174为穿通型IGBT，其具有N+缓冲半导体层176。RC-IGBT 174结合了IGBT和续流二极管(FWD)。包括P+注入/集电极半导体层(注入/集电极区域)178、N-半导体层180和P-半导体层182。可使用本文所述的技术或本领域已知或下文中发现的技术形成这些层/区域中的任何一者。在内壁198上形成多个沟槽，并且这些沟槽中的每个均包括绝缘体202(其在实施中为SiO2，但其可由其他电绝缘材料形成)的电绝缘涂层200。电绝缘涂层使栅极沟槽、二极管沟槽192以及无源沟槽194与多个半导体层电绝缘，并且使发射极沟槽与半导体层局部隔离，但发射极沟槽通过导电层与半导体层电耦接，如将在下文中所述。沟槽材料196填充每个沟槽，所述每个沟槽可包含本文所述的沟槽材料中的任一种。
栅极沟槽188示于附图的左侧，在其和与其相邻最近的发射极沟槽190之间具有P+PSD区域184和N+NSD区域186。PSD区域和NSD区域 不重叠。在发射极沟槽之间形成多个无源沟槽194。在无源沟槽下方形成孔存储区域218，这在实施中可提供更快速操作、通过所得电导率调制改变的低电阻、由于可通过无效区域的受限电流引起的较高短路耐受性和/或IGBT的其他期望操作条件。二极管沟槽192示于附图的右侧，在其和与其相邻最近的发射极沟槽之间具有PSD区域184。栅极沟槽188和相邻发射极沟槽190因而形成IGBT区域212，无源沟槽194形成在其下方具有孔存储区域的无效区域214，并且二极管沟槽192及其相邻发射极沟槽190形成二极管区域216。
与本文所述的其他IGBT/IEGT一样，电绝缘层204由绝缘体206形成，该绝缘体206可为SiO2、BPSG或一些其他电绝缘材料。形成接触开口208，该接触开口208使有源发射极沟槽的沟槽材料暴露并且还允许导电层210与发射极沟槽材料电连通并且还在IGBT区域处与NSD区域和PSD区域电连通。在二极管区域处，接触开口允许导电层与PSD区域、发射极沟槽材料和P-半导体层182电接触。在其他实施中，电绝缘体可阻挡导电层与靠近二极管沟槽的P-半导体层182电耦接，以使得导电层仅仅通过附近的PSD区域与靠近二极管沟槽的P-层电耦接。在各种实施中，导电层210由铝形成，但在其他实施中可由其他导电材料形成。
电绝缘层使栅极沟槽、无源沟槽以及二极管沟槽与导电层电隔离。可以看出，接触开口208延伸到发射极沟槽190内，并且导电层在IGBT区域处通过PSD区域和/或NSD区域与多个半导体层耦接。除了通过导电层210之外，发射极沟槽190不与多个半导体层电耦接。
P+注入/集电极区域178可充当IGBT触点并且N+缓冲半导体层176的最底部部分可充当二极管触点。
在各种实施中，与常规的IGBT/IEGT相比较，本文所述的结构和方法可导致针对IEGT/IGBT的下列特性而不需要使用不同的或新的晶片工艺设备：减小30％或约30％(通过模拟计算)的减小饱和电压(VCE(sat))；减小约20％(使用发射极水平沟槽)的输入电容(Cies)；超过30kHZ的功率因数校正(PFC)；较低电容；较低栅极电容；当用作逆变器时的较低损耗(在POFF下为约35瓦特(W)、在PON下为约18W以及在PVCE(sat)下为约5W)；当用作PFC时的较低损耗(在POFF下为约45W、在 PON下为约20W以及在PVCE(sat)下为约10W)；减小的开关速度；以及较长的短路耐受时间(TSC)。
在实施中，IGBT包括导电层，其中该导电层通过P表面掺杂(PSD)区域和N表面掺杂(NSD)区域电耦接至栅极沟槽与第一发射极沟槽之间的多个半导体层。
在实施中，IGBT包括P表面掺杂(PSD)区域和N表面掺杂(NSD)区域，所述PSD区域和NSD区域均位于导电层与多个半导体层之间并且还位于栅极沟槽与第一发射极沟槽之间。
在实施中，IGB包括位于IGBT的导电层与多个半导体层之间并且还位于二极管沟槽与第二发射极沟槽之间的P表面掺杂(PSD)区域。
在实施中，IGBT使用绝缘体使栅极沟槽和二极管沟槽与IGBT的多个半导体层电绝缘。
在实施中，IGBT包括多个半导体层，并且其中除了通过导电层之外，第一发射极沟槽和第二发射极沟槽不与多个半导体层电耦接。
在实施中，IGBT包括多个半导体层，所述半导体层包括至少P+层、P-层以及介于P+层与P-层之间的N-层。
在实施中，IGBT包括介于P+层与N-层之间的N+层。
在实施中，一种形成绝缘栅双极晶体管(IGBT)的方法包括：形成多个半导体层，通过移除多个半导体层的部分在多个半导体层中形成多个沟槽，以及在多个沟槽中的每个的内壁上形成电绝缘涂层。该方法包括用沟槽材料基本填充多个沟槽中的每个以形成至少一个栅极沟槽和至少一个发射极沟槽，形成与多个半导体层耦接的N表面掺杂(NSD)区域，以及在多个半导体层上方形成电绝缘层。该方法还包括移除电绝缘层的一部分以在至少一个发射极沟槽中形成接触开口并且同时暴露NSD区域，形成与多个半导体层耦接的P表面掺杂(PSD)区域，以及在电绝缘层上方形成导电层。导电层通过接触开口与至少一个发射极沟槽电耦接。
在实施中，形成导电层包括通过NSD区域和PSD区域中的一者将至少一个发射极沟槽与多个半导体层电耦接。
在实施中，形成接触开口还包括移除填充至少一个发射极沟槽的沟槽材料的一部分以形成沟槽材料的暴露表面，并且形成导电层还包括使暴露表面与导电层接触。
绝缘栅双极晶体管(IGBT)的实施可包括：栅极沟槽；发射极沟槽；电绝缘层，该电绝缘层耦接至发射极沟槽以及栅极沟槽并且将栅极沟槽与导电层电隔离；以及电绝缘层中的开口，该开口延伸到发射极沟槽内并且导电层穿过该开口与发射极沟槽电耦接；其中栅极沟槽、发射极沟槽、电绝缘层和导电层形成绝缘栅双极晶体管(IGBT)的至少一部分。
IGBT的实施可包括下列各项中的一项、全部或任意项：
P表面掺杂(PSD)区域和N表面掺杂(NSD)区域可各自位于IGBT的导电层与多个半导体层之间。
PSD区域和NSD区域可基本不重叠。
PSD区域和NSD区域可位于栅极沟槽与发射极沟槽之间，并且导电层可通过PSD区域和/或NSD区域电耦接至多个半导体层。
IGBT可包括多个半导体层，所述半导体层包括至少P+层、P-层以及介于P+层与P-层之间的N-层。
可在P+层与N-层之间包括N+层。
栅极沟槽和发射极沟槽可各自延伸到IGBT的至少两个半导体层内。
可使用绝缘体使栅极沟槽与IGBT的多个半导体层电绝缘。
IGBT还可包括多个半导体层，并且除了通过导电层之外，发射极沟槽可不与多个半导体层电耦接。
IGBT的实施可包括：栅极沟槽；第一发射极沟槽；第二发射极沟槽；二极管沟槽；一个或多个无源沟槽；电绝缘层，该电绝缘层耦接至栅极沟槽、第一发射极沟槽、第二发射极沟槽、二极管沟槽以及一个或多个无源沟槽，将栅极沟槽、一个或多个无源沟槽以及二极管沟槽与导电层电隔离；电绝缘层中的第一开口，该第一开口延伸到第一发射极沟槽内并且导电层穿过该第一开口与第一发射极沟槽电耦接；以及电绝缘层中的第二开口，该第二开口延伸到第二发射极沟槽内并且导电层穿过该第二开口与第二发射极沟槽电耦接。
IGBT的实施可包括下列各项中的一项、全部或任意项：
导电层可通过P表面掺杂(PSD)区域和/或N表面掺杂(NSD)区域电耦接至栅极沟槽与第一发射极沟槽之间的多个半导体层。
IGBT可包括P表面掺杂(PSD)区域和N表面掺杂(NSD)区域，所述PSD区域和NSD区域各自位于导电层与多个半导体层之间并且还位于栅极沟槽与第一发射极沟槽之间。
P表面掺杂(PSD)区域可位于IGBT的导电层与多个半导体层之间，并且还可位于二极管沟槽与第二发射极沟槽之间。
可使用绝缘体使栅极沟槽和二极管沟槽与IGBT的多个半导体层电绝缘。
IGBT可包括多个半导体层，并且除了通过导电层之外，第一发射极沟槽和第二发射极沟槽可不与多个半导体层电耦接。
IGBT可包括多个半导体层，所述半导体层包括至少P+层、P-层以及介于P+层与P-层之间的N-层。
可在P+层与N-层之间包括N+层。
形成IGBT的方法的实施可包括：形成多个半导体层；通过移除多个半导体层的部分在多个半导体层中形成多个沟槽；在多个沟槽中的每个的内壁上形成电绝缘涂层/电绝缘层；用沟槽材料基本上填充多个沟槽中的每个以形成至少一个栅极沟槽和至少一个发射极沟槽；形成与多个半导体层耦接的N表面掺杂(NSD)区域；在多个半导体层上方形成电绝缘层；移除电绝缘层的一部分以在至少一个发射极沟槽中形成接触开口并且同时暴露NSD区域；形成与多个半导体层耦接的P表面掺杂(PSD)区域；以及在电绝缘层上方形成导电层，其中导电层通过接触开口与至少一个发射极沟槽电耦接。
IGBT的实施可包括下列各项中的一项、全部或任意项：
形成导电层可包括通过NSD区域和/或PSD区域将至少一个发射极沟槽与多个半导体层电耦接。
形成接触开口可包括移除填充至少一个发射极沟槽的沟槽材料的一部分以形成沟槽材料的暴露表面，并且形成导电层可包括使暴露表面与导电层接触。
在以上描述中提到IGBT的特定实施和相关方法以及实施部件、子部件、方法和子方法的地方，应当易于显而易见的是，在不脱离其精神的前提下可进行多种修改，并且这些实施、实施部件、子部件、方法和子方法可应用于其他IGBT和相关方法。

Claims (10)

1.一种绝缘栅双极晶体管IGBT，其特征在于：所述IGBT包括：
栅极沟槽；
发射极沟槽；
电绝缘层，所述电绝缘层耦接至所述发射极沟槽以及所述栅极沟槽并且使所述栅极沟槽与导电层电隔离；以及
所述电绝缘层中的开口，所述开口延伸到所述发射极沟槽内并且所述导电层通过所述开口与所述发射极沟槽电耦接；
其中所述栅极沟槽、所述发射极沟槽、所述电绝缘层和所述导电层形成所述绝缘栅双极晶体管IGBT的至少一部分。
2.根据权利要求1所述的IGBT，其特征在于：所述IGBT还包括位于所述IGBT的所述导电层与多个半导体层之间的P表面掺杂PSD区域和N表面掺杂NSD区域。
3.根据权利要求2所述的IGBT，其特征在于：所述PSD区域和所述NSD区域不重叠。
4.根据权利要求2所述的IGBT，其特征在于：所述PSD区域和所述NSD区域位于所述栅极沟槽与所述发射极沟槽之间，并且其中所述导电层通过所述PSD区域和所述NSD区域中的一者电耦接至所述多个半导体层。
5.根据权利要求1所述的IGBT，其特征在于：所述IGBT还包括多个半导体层，所述半导体层包括至少P+层、P-层以及介于所述P+层与所述P-层之间的N-层。
6.根据权利要求5所述的IGBT，其特征在于：所述IGBT还包括介于所述P+层与所述N-层之间的N+层。
7.根据权利要求1所述的IGBT，其特征在于：所述栅极沟槽和所述发射极沟槽各自延伸到所述IGBT的至少两个半导体层内。
8.根据权利要求1所述的IGBT，其特征在于：使用绝缘体使所述栅极沟槽与所述IGBT的多个半导体层电绝缘。
9.根据权利要求1所述的IGBT，其特征在于：所述IGBT还包括多个半导体层，并且其中所述发射极沟槽除了通过所述导电层之外，不与所述多个半导体层电耦接。
10.一种绝缘栅双极晶体管IGBT，其特征在于：所述IGBT包括：
栅极沟槽；
第一发射极沟槽；
第二发射极沟槽；
二极管沟槽；
一个或多个无源沟槽；
电绝缘层，所述电绝缘层耦接至所述栅极沟槽、所述第一发射极沟槽、所述第二发射极沟槽、所述二极管沟槽以及所述一个或多个无源沟槽，从而使所述栅极沟槽、所述一个或多个无源沟槽以及所述二极管沟槽与导电层电隔离；
所述电绝缘层中的第一开口，所述第一开口延伸到所述第一发射极沟槽内，并且所述导电层通过所述第一开口与所述第一发射极沟槽电耦接；以及
所述电绝缘层中的第二开口，所述第二开口延伸到所述第二发射极沟槽内，并且所述导电层通过所述第二开口与所述第二发射极沟槽电耦接。
CN201620520332.7U 2015-06-02 2016-06-01 绝缘栅双极晶体管(igbt) Active CN206022371U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/728,099 2015-06-02
US14/728,099 US9634129B2 (en) 2015-06-02 2015-06-02 Insulated gate bipolar transistor (IGBT) and related methods

Publications (1)

Publication Number Publication Date
CN206022371U true CN206022371U (zh) 2017-03-15

Family

ID=57451342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620520332.7U Active CN206022371U (zh) 2015-06-02 2016-06-01 绝缘栅双极晶体管(igbt)

Country Status (2)

Country Link
US (2) US9634129B2 (zh)
CN (1) CN206022371U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623027A (zh) * 2017-10-20 2018-01-23 电子科技大学 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN109698129A (zh) * 2017-10-24 2019-04-30 半导体组件工业公司 半导体器件结构及用于制造半导体器件结构的方法
CN117476756A (zh) * 2023-12-28 2024-01-30 深圳天狼芯半导体有限公司 一种具备沟槽发射极的碳化硅igbt及制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11056581B2 (en) * 2017-08-21 2021-07-06 Semiconductor Components Industries, Llc Trench-gate insulated-gate bipolar transistors
CN107679353B (zh) * 2017-11-20 2021-02-02 重庆大学 模拟压接式igbt器件失效短路机理的有限元建模方法
DE102017128633A1 (de) * 2017-12-01 2019-06-06 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1469524A3 (en) 1991-08-08 2005-07-06 Kabushiki Kaisha Toshiba Insulated trench gate bipolar transistor
US6768131B2 (en) 1999-12-13 2004-07-27 The Regents Of The University Of California Semiconductor device with gigantic photon-photon interactions
JP4823435B2 (ja) * 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
DE112008003787B4 (de) * 2008-03-31 2015-01-22 Mitsubishi Electric Corp. Halbleitervorrichtung
JP6037499B2 (ja) * 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
JP6566512B2 (ja) * 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
US10529839B2 (en) * 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623027A (zh) * 2017-10-20 2018-01-23 电子科技大学 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN107623027B (zh) * 2017-10-20 2020-03-31 电子科技大学 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN109698129A (zh) * 2017-10-24 2019-04-30 半导体组件工业公司 半导体器件结构及用于制造半导体器件结构的方法
CN109698129B (zh) * 2017-10-24 2022-06-17 半导体组件工业公司 半导体器件结构及用于制造半导体器件结构的方法
CN117476756A (zh) * 2023-12-28 2024-01-30 深圳天狼芯半导体有限公司 一种具备沟槽发射极的碳化硅igbt及制备方法

Also Published As

Publication number Publication date
US9953971B2 (en) 2018-04-24
US9634129B2 (en) 2017-04-25
US20160359025A1 (en) 2016-12-08
US20170221881A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
CN206022371U (zh) 绝缘栅双极晶体管(igbt)
CN103986447B (zh) 双极半导体开关及其制造方法
CN106653836B (zh) 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法
CN102237279B (zh) 用三个或四个掩膜制备的氧化物终止沟槽mosfet
CN111403486B (zh) 一种沟槽型mosfet结构及其制作方法
CN109037312A (zh) 一种带有屏蔽栅的超结igbt及其制造方法
CN108682624A (zh) 一种具有复合栅的igbt芯片制作方法
CN108336152A (zh) 具有浮动结的沟槽型碳化硅sbd器件及其制造方法
CN103137710A (zh) 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法
CN114141621A (zh) 具有分裂栅的载流子存储槽栅双极型晶体管及其制备方法
CN106158927A (zh) 一种优化开关特性的超结半导体器件及制造方法
CN109801911A (zh) 一种混合元胞型集成igbt器件
CN110943124A (zh) Igbt芯片及其制造方法
CN208674122U (zh) 一种带有屏蔽栅的超结igbt
CN109461769B (zh) 一种沟槽栅igbt器件结构及其制作方法
CN207966999U (zh) 一种igbt器件
KR101550798B1 (ko) 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법
CN207398150U (zh) 功率半导体器件
CN113066866B (zh) 碳化硅mosfet器件及其工艺方法
CN104576730B (zh) 超级结器件及其制造方法
CN103022155A (zh) 一种沟槽mos结构肖特基二极管及其制备方法
CN111261702A (zh) 沟槽型功率器件及其形成方法
CN114530504A (zh) 一种高阈值SiC MOSFET器件及其制造方法
CN207781610U (zh) 功率半导体器件
CN206194743U (zh) 具有低导通压降的绝缘栅双极型晶体管器件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant