CN106158927A - 一种优化开关特性的超结半导体器件及制造方法 - Google Patents
一种优化开关特性的超结半导体器件及制造方法 Download PDFInfo
- Publication number
- CN106158927A CN106158927A CN201610729581.1A CN201610729581A CN106158927A CN 106158927 A CN106158927 A CN 106158927A CN 201610729581 A CN201610729581 A CN 201610729581A CN 106158927 A CN106158927 A CN 106158927A
- Authority
- CN
- China
- Prior art keywords
- conductivity type
- conduction
- gate
- super
- interarea
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 210000000746 body region Anatomy 0.000 claims abstract description 45
- 238000004891 communication Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 14
- 230000001413 cellular effect Effects 0.000 claims description 13
- 230000000903 blocking effect Effects 0.000 claims description 12
- 230000005611 electricity Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 7
- 229910052906 cristobalite Inorganic materials 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052682 stishovite Inorganic materials 0.000 claims description 7
- 229910052905 tridymite Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- 239000000945 filler Substances 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000002360 preparation method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种优化开关特性的超结半导体器件及制造方法，其特征在于：在沟槽栅型超结半导体器件的表面引入集成电容区，集成电容区包括栅电容板、第一绝缘介质层和第二导电类型体区，在半导体截面方向上，第一绝缘介质层与半导体基板相邻区域为第二导电类型体区，第一绝缘介质层上设有栅电容板且邻接，栅电容板与栅电极电性连通；本发明引入集成电容区，可以有效的增加器件输入电容Ciss，而器件反馈电容Crss、输出电容Coss不变，从而降低反馈、输入电容比Crss/Ciss，进而改善器件的开关特性，降低开关过程的dV/dt，且该器件制造方法与现有半导体工艺兼容，在不增加工艺步骤的前提下，即可完成集成电容区的制备，因此不增加任何成本。
Description
技术领域
本发明涉及一种超结半导体器件及制造方法，尤其是一种优化开关特性的超结半导体器件及制造方法。
背景技术
在中高压功率半导体器件领域，超结结构（Super Junction）已经被广泛采用，对比传统功率MOSFET器件，超结结构MOSFET器件能获得更加优异的器件耐压与导通电阻的折中关系。超结结构形成于半导体器件的漂移区内，形成于述漂移区内的超结结构包括N导电类型柱（N柱）和P导电类型柱（P柱），N柱与P柱交替邻接设置而成的多个P-N柱对形成超结结构。N柱具有N导电类型杂质，P柱具有P导电类型杂质，且N柱的杂质量与P柱的杂质量保持一致。当具有超结结构的MOSFET器件截止时，超结结构中的N柱和P柱分别被耗尽，耗尽层从每个N柱与P柱间的P-N结界面延伸，由于N柱内的杂质量和P柱内的杂质量相等，因此耗尽层延伸并且完全耗尽N柱与P柱，从而支持器件耐压；当器件导通时，由于超结器件漂移区的电阻率更低，所以超结器件的导通电阻可以较普通器件大幅度降低，超结MOSFET器件的导通电阻较普通VDMOS器件可以降低70%左右。
在器件开关过程中，由于超结结构中的P柱和N柱仅需要较低的漏极耐压（Vds）就会分别耗尽，导致器件开关过程中dV/dt较普通VDMOS明显偏大。此外，由于超结MOSFET芯片面积较同规格的普通VDMOS小50%左右，相应的寄生电容（如Ciss）也要相应变小，进一步加剧了开关过程中dV/dt的增加。在实际应用中，dV/dt的增加会导致较高的方向电压尖峰，增加系统电磁干扰EMI，严重的情况下甚至导致器件烧毁。
在超结MOSFET的实际应用中，为降低器件开关过程中dV/dt的大小，改善器件开关特性，一般会采用在超结MOSFET周边增加分立的电阻、电容等方式，但这些周边器件的增加，会导致系统成本的上升，同时也会降低系统可靠性。
由此可见，一种优化开关特性的器件结构，且与现有制造工艺相兼容的超结半导体器件结构和制造方法是非常必要的。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种优化开关特性的超结半导体器件及其制造方法，该器件制造方法与现有半导体工艺兼容，且集成电容区的引入可以有效的增加器件Ciss，降低反馈、输入电容比Crss/Ciss，进而改善器件的开关特性，降低开关过程的dV/dt。
为实现以上技术目的，本发明的技术方案是：一种优化开关特性的超结半导体器件，包括元胞区和终端保护区，所述元胞区位于器件的中心区，所述终端保护区环绕在所述元胞区的周围，所述元胞区包括半导体基板，所述半导体基板包括第一导电类型衬底及位于第一导电类型衬底上且邻接的第一导电类型漂移区，所述第一导电类型漂移区的上表面为半导体基板的第一主面，所述第一导电类型衬底的下表面为半导体基板的第二主面；所述第一导电类型漂移区内设置有若干超结结构，所述超结结构由第一导电类型柱和第二导电类型柱交替排布而成，所述第一导电类型柱和第二导电类型柱沿着第一主面指向第二主面的方向延伸；在第一导电漂移区内的第二导电类型柱上设有第二导电类型体区，且第二导电类型体区设于第一导电漂移区内，所述第二导电类型体区内设有第一导电类型源区，所述第一导电类型源区设置在第二导电类型体区的两侧，所述第二导电类型体区之间设有栅沟槽，且第二导电类型体区内的第一导电类型源区与栅沟槽邻接，所述栅沟槽内设有栅氧化层和栅电极，栅沟槽上覆盖有第二绝缘介质层，所述栅电极被栅氧化层和第二绝缘介质层包裹；半导体基板的第一主面上设置源极金属，所述源极金属与第二导电类型体区、第一导电类型源区欧姆接触，半导体基板的第二主面下设置漏极金属，所述漏极金属与第一导电类型衬底欧姆接触，其特征在于：在半导体基板的第一主面上设有若干个集成电容区，所述集成电容区包括栅电容板、第一绝缘介质层、和第二导电类型体区；在集成电容区截面方向上，第一绝缘介质层与半导体基板相邻区域均为第二导电类型体区；所述第一绝缘介质层上设有栅电容板且邻接，所述栅电容板与栅电极电性连通。
进一步地，对于N型超结半导体器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型超结半导体器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。
进一步地，所述源极金属与栅电容板、栅电极之间通过第二绝缘介质层隔离。
进一步地，所述栅电容板与栅电极电性连通是指栅电容板与栅电极可以直接相连，或通过金属与栅电极相连。
进一步地，所述超结半导体器件为MOS器件或IGBT器件。
为实现以上技术目的，本发明还提出一种优化开关特性的超结半导体器件的制作方法，其特征是，包括如下步骤：
步骤一. 提供一半导体基板，所述半导体基板包括第一导电类型衬底及生长在第一导电类型衬底上的第一导电类型漂移区，所述第一导电类型漂移区的上表面为第一主面，第一导电类型衬底的下表面为第二主面；
步骤二. 在第一主面上淀积硬掩膜层，选择性地刻蚀硬掩膜层，形成多个用于沟槽刻蚀的硬掩膜窗口，通过硬掩膜层的掩蔽，在第一主面的表面利用各向异性刻蚀方法进行刻蚀，在第一导电类型漂移区内形成多个深沟槽，所述深沟槽从第一主面向第一导电类型漂移区延伸；
步骤三. 在深沟槽内填充第二导电类型材料，然后去除硬掩膜层，在第一导电类型漂移区中形成第一导电类型柱和第二导电类型柱交替的超结结构；
步骤四. 通过光刻版的遮挡，在半导体基板的第一主面上选择性注入第二导电类型离子，然后推阱，形成第二导电类型体区；
步骤五. 在第二导电类型体区之间的半导体基板的第一主面上进行刻蚀，形成栅沟槽，然后生长一层氧化层，在栅沟槽内形成栅氧化层，在第二导电类型体区上形成第一绝缘介质层；
步骤六. 在第一主面上淀积一层导电半导体层，通过光刻版的遮挡，对导电半导体层进行选择性刻蚀，保留栅沟槽内的导电半导体层形成栅电极；保留第一绝缘介质层上的导电半导体层形成集成电容区的栅电容板；
步骤七. 通过光刻版的遮挡，在第二导电类型体区内注入第一导电类型离子，形成第一导电类型源区；
步骤八. 在表面淀积绝缘介质层，形成第二绝缘介质层，通过光刻版的遮挡，对第二绝缘介质层进行刻蚀，第一导电类型源区和第二导电类型体区上形成接触孔，在接触孔内填充金属，形成源极金属，在半导体基板的第二主面上淀积金属，形成漏极金属。
进一步地，所述硬掩膜层的材料为LPTEOS或SiO2或Si3N4。
进一步地，所述第二绝缘介质层的材料为SiO2或BPSG。
进一步地，所述步骤五中的栅氧化层和第一绝缘介质层可以同时形成，所述步骤六中的栅电极和栅电容板可以同时形成。
从以上描述可以看出，本发明的有益效果在于：
1）在超结半导体器件结构中增加集成电容区结构，这样增加了器件的输入电容，进而降低了器件开关过程中的dV/dt的值，同时器件的输出电容和反馈电容值并不受影响；
2）本发明器件开关速度降低的同时并不增加器件的弥勒电容，因此可以有效的改善器件的开关特性，降低开关过程的dV/dt，降低器件对系统EMI的影响；
3）本发明集成电容区的形成工艺与现有半导体器件的制造工艺完全兼容；
4）本发明不增加任何工艺步骤的情况下完成了集成电容区的制造，因此不增加任何成本。
5）在高压器件中，集成电容区03的引入对器件导通电阻的影响基本可以忽略。
附图说明
附图1为本发明实施例俯视平面图；
附图2为本发明实施例附图1沿A-A’的剖面结构示意图；
附图3为本发明实施例附图1沿B-B’的剖面结构示意图；
附图4为本发明实施例附图1沿C-C’的剖面结构示意图；
附图5～10为本发明以N型沟槽栅型超结半导体器件为例的具体实施步骤沿C-C’的剖视结构示意图，其中：
附图5为形成半导体基板的剖视结构示意图；
附图6为形成深沟槽的剖视结构示意图；
附图7为形成超结结构的剖视结构示意图；
附图8为形成第二导电类型体区的剖视结构示意图；
附图9 为形成栅沟槽、第一绝缘介质层和栅氧化层的剖视结构示意图；
附图10为形成栅电极和集成电容区的栅电容板的剖视结构示意图；
附图标记说明：001—第一主面；002—第二主面；01—第一导电类型漂移区；02—第一导电类型衬底；03—集成电容区；04—栅沟槽；11—第一导电类型柱；12—第二导电类型型柱；13—第二代导电类型体区；14—第一绝缘介质层；15—栅电极；16—栅电容板；17——第一导电类型源区；18—第二绝缘介质层；19—栅氧化层；20—源极金属；21—漏极金属；1—硬掩模层；2—深沟槽。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如附图1~ 4所示，以N型沟槽栅型超结半导体器件为例的一种优化开关特性的超结半导体器件，包括元胞区和终端保护区，所述元胞区位于器件的中心区，所述终端保护区环绕在所述元胞区的周围，所述元胞区包括半导体基板，所述半导体基板包括第一导电类型衬底02及位于第一导电类型衬底02上且邻接的第一导电类型漂移区01，所述第一导电类型漂移区01的上表面为半导体基板的第一主面001，所述第一导电类型衬底02的下表面为半导体基板的第二主面002；所述第一导电类型漂移区01内设置有若干超结结构，所述超结结构由第一导电类型柱11和第二导电类型柱12交替排布而成，所述第一导电类型柱11和第二导电类型柱12沿着第一主面001指向第二主面002的方向延伸；在第一导电漂移区01内的第二导电类型柱12上设有第二导电类型体区13，且第二导电类型体区13设于第一导电漂移区01内，所述第二导电类型体区13内设有第一导电类型源区17，所述第一导电类型源区17设置在第二导电类型体区13的两侧，所述第二导电类型体区13之间设有栅沟槽04，且第二导电类型体区13内的第一导电类型源区17与栅沟槽04邻接，所述栅沟槽04内设有栅氧化层19和栅电极15，栅沟槽04上覆盖有第二绝缘介质层18，所述栅电极15被栅氧化层19和第二绝缘介质层18包裹；半导体基板的第一主面001上设置源极金属20，所述源极金属20与第二导电类型体区13、第一导电类型源区17欧姆接触，所述源极金属20与栅电容板16、栅电极15之间通过第二绝缘介质层18隔离，半导体基板的第二主面002下设置漏极金属21，所述漏极金属21与第一导电类型衬底02欧姆接触，其特征在于：在半导体基板的第一主面001上设有若干个集成电容区03，所述集成电容区03包括栅电容板16、第一绝缘介质层14、和第二导电类型体区13；在集成电容区03截面方向上，第一绝缘介质层14与半导体基板相邻区域均为第二导电类型体区13；所述第一绝缘介质层14上设有栅电容板16且邻接，所述栅电容板16与栅电极15电性连通，所述电性连通是指栅电容板16可以直接与栅电极15相连，或通过金属与栅电极16相连。
对于N型超结半导体器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型超结半导体器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。所述超结半导体器件为MOS器件或IGBT器件。
在器件俯视平面方向上，该超结半导体器件中至少设置有一个以上的集成电容区03，根据器件实际所需输入电容的大小设置集成电容区03的数量，集成电容区03可以均匀的分布在器件元胞区中，也可以是组合在一起分布在器件的特定区域；在器件截面方向上，任意一处集成电容区03内的第一绝缘介质层14与半导体基板的相邻区域均为第二导电类型体区13，任意一处集成电容区03内的第一绝缘介质层14不与第一导电类型漂移区01直接相邻。
本实施例对应于沟槽栅型超结半导体器件结构，值得注意的是，本发明还适用于平面栅器件功率MOSFET结构，或MOSFET器件以外的IGBT半导体器件。
如附图5～10所示，上述实施例附图4所示的优化开关特性的N型沟槽栅型超结半导体器件可以通过下述工艺步骤制备得到，具体地，制造方法包括如下步骤：
如附图5所示，步骤一. 提供一半导体基板，所述半导体基板包括第一导电类型衬底02及生长在第一导电类型衬底02上的第一导电类型漂移区01，所述第一导电类型漂移区01的上表面为第一主面001，第一导电类型衬底02的下表面为第二主面002；
如附图6所示，步骤二. 在第一主面001上淀积硬掩膜层1，所述硬掩膜层1的材料为LPTEOS或SiO2或Si3N4，选择性地刻蚀硬掩膜层1，形成多个用于沟槽刻蚀的硬掩膜窗口，通过硬掩膜层1的掩蔽，在第一主面001的表面利用各向异性刻蚀方法进行刻蚀，在第一导电类型漂移区01内形成多个深沟槽2，所述深沟槽2从第一主面001向第一导电类型漂移区01延伸，所述硬掩膜层1的材料为LPTEOS或SiO2或Si3N4；
如附图7所示，步骤三. 在深沟槽2内填充第二导电类型材料，然后去除硬掩膜层1，在第一导电类型漂移区01中形成第一导电类型柱11和第二导电类型柱12交替的超结结构；
如附图8所示，步骤四. 通过光刻版的遮挡，在半导体基板的第一主面001上选择性注入第二导电类型离子，然后推阱，形成第二导电类型体区13；
如附图9所示，步骤五. 在第二导电类型体区13之间的半导体基板的第一主面001上进行刻蚀，形成栅沟槽04，然后生长一层氧化层，在栅沟槽04内形成栅氧化层19，在第二导电类型体区13上形成第一绝缘介质层14，所述栅氧化层19和第一绝缘介质层14可以同时形成；
如附图10所示，步骤六. 在第一主面001上淀积一层导电半导体层，所述导电半导体层为掺杂多晶硅，通过光刻版的遮挡，对导电半导体层进行选择性刻蚀，保留栅沟槽04内的导电半导体层形成栅电极15；保留第一绝缘介质层14上的导电半导体层形成集成电容区03的栅电容板16，所述栅电极15和栅电容板16可以同时形成；步骤七. 通过光刻版的遮挡，在第二导电类型体区13内注入第一导电类型离子，形成第一导电类型源区17；
如附图4所示，步骤八. 在表面淀积绝缘介质层，形成第二绝缘介质层18，所述第二绝缘介质层18的材料为SiO2或BPSG，通过光刻版的遮挡，对第二绝缘介质层18进行刻蚀开孔，第一导电类型源区17和第二导电类型体区13上形成源极接触孔，在源极接触孔内填充金属，形成源极金属20，在半导体基板的第二主面002上淀积金属，形成漏极金属21。
本发明的特点在于，由于引入了集成电容区03，可以有效的增加器件的输入电容Ciss，并且输入电容Ciss的增加与集成电容区03的面积成正比，可以通过增大或减小集成电容区03的面积来精确控制输入电容Ciss的值，虽然器件的输入电容Ciss增加了，但输出电容Coss和反馈电容Crss值并不发生变化，因此可以有效降低反馈、输入电容比值Crss/Ciss，进而改善器件的开关特性，降低开关过程的dV/dt，减小器件开关过程中的谐振，在不需要调整外围电路的情况下降低器件对系统EMI的影响；本发明所采用的工艺与现有半导体工艺相兼容，且不需增加额外工艺步骤，即可完成器件集成电容区03的制备；同时在高压器件中，由于沟道电阻仅占总导通电阻的5%以内，因此集成电容区03的存在对器件导通电阻的影响基本可以忽略。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际的结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。
Claims (9)
1.一种优化开关特性的超结半导体器件，包括元胞区和终端保护区，所述元胞区位于器件的中心区，所述终端保护区环绕在所述元胞区的周围，所述元胞区包括半导体基板，所述半导体基板包括第一导电类型衬底（02）及位于第一导电类型衬底（02）上且邻接的第一导电类型漂移区（01），所述第一导电类型漂移区（01）的上表面为半导体基板的第一主面（001），所述第一导电类型衬底（02）的下表面为半导体基板的第二主面（002）；所述第一导电类型漂移区（01）内设置有若干超结结构，所述超结结构由第一导电类型柱（11）和第二导电类型柱（12）交替排布而成，所述第一导电类型柱（11）和第二导电类型柱（12）沿着第一主面（001）指向第二主面（002）的方向延伸；在第一导电漂移区（01）内的第二导电类型柱（12）上设有第二导电类型体区（13），且第二导电类型体区（13）设于第一导电漂移区（01）内，所述第二导电类型体区（13）内设有第一导电类型源区（17），所述第一导电类型源区（17）设置在第二导电类型体区（13）的两侧，所述第二导电类型体区（13）之间设有栅沟槽（04），且第二导电类型体区（13）内的第一导电类型源区（17）与栅沟槽（04）邻接，所述栅沟槽（04）内设有栅氧化层（19）和栅电极（15），栅沟槽（04）上覆盖有第二绝缘介质层（18），所述栅电极（15）被栅氧化层（19）和第二绝缘介质层（18）包裹；半导体基板的第一主面（001）上设置源极金属（20），所述源极金属（20）与第二导电类型体区（13）、第一导电类型源区（17）欧姆接触，半导体基板的第二主面（002）下设置漏极金属（21），所述漏极金属（21）与第一导电类型衬底（02）欧姆接触，其特征在于：在半导体基板的第一主面（001）上设有若干个集成电容区（03），所述集成电容区（03）包括栅电容板（16）、第一绝缘介质层（14）、和第二导电类型体区（13）；在集成电容区（03）截面方向上，第一绝缘介质层（14）与半导体基板相邻区域均为第二导电类型体区（13）；所述第一绝缘介质层（14）上设有栅电容板（16）且邻接；所述栅电容板（16）与栅电极（15）电性连通。
2.根据权利要求1所述的一种优化开关特性的超结半导体器件，其特征在于：对于N型超结半导体器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型超结半导体器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。
3.根据权利要求1所述的一种优化开关特性的超结半导体器件，其特征在于：所述源极金属（20）与栅电容板（16）、栅电极（15）之间通过第二绝缘介质层（18）隔离。
4.根据权利要求1所述的一种优化开关特性的超结半导体器件，其特征在于：所述栅电容板（16）与栅电极（15）电性连通是指栅电容板（16）与栅电极（15）可以直接相连，或通过金属与栅电极（16）相连。
5.根据权利要求1所述的一种优化开关特性的超结半导体器件，其特征在于：所述超结半导体器件为MOS器件或IGBT器件。
6.一种优化开关特性的超结半导体器件的制作方法，其特征是，包括如下步骤：
步骤一. 提供一半导体基板，所述半导体基板包括第一导电类型衬底（02）及生长在第一导电类型衬底（02）上的第一导电类型漂移区（01），所述第一导电类型漂移区（01）的上表面为第一主面（001），第一导电类型衬底（02）的下表面为第二主面（002）；
步骤二. 在第一主面（001）上淀积硬掩膜层（1），选择性地刻蚀硬掩膜层（1），形成多个用于沟槽刻蚀的硬掩膜窗口，通过硬掩膜层（1）的掩蔽，在第一主面（001）的表面利用各向异性刻蚀方法进行刻蚀，在第一导电类型漂移区（01）内形成多个深沟槽（2），所述深沟槽（2）从第一主面（001）向第一导电类型漂移区（01）延伸；
步骤三. 在深沟槽（2）内填充第二导电类型材料，然后去除硬掩膜层（1），在第一导电类型漂移区（01）中形成第一导电类型柱（11）和第二导电类型柱（12）交替的超结结构；
步骤四. 通过光刻版的遮挡，在半导体基板的第一主面（001）上选择性注入第二导电类型离子，然后推阱，形成第二导电类型体区（13）；
步骤五. 在第二导电类型体区（13）之间的半导体基板的第一主面（001）上进行刻蚀，形成栅沟槽（04），然后生长一层氧化层，在栅沟槽（04）内形成栅氧化层（19），在第二导电类型体区（13）上形成第一绝缘介质层（14）；
步骤六. 在第一主面（001）上淀积一层导电半导体层，通过光刻版的遮挡，对导电半导体层进行选择性刻蚀，保留栅沟槽（04）内的导电半导体层形成栅电极（15）；保留第一绝缘介质层（14）上的导电半导体层形成集成电容区（03）的栅电容板（16）；
步骤七. 通过光刻版的遮挡，在第二导电类型体区（13）内注入第一导电类型离子，形成第一导电类型源区（17）；
步骤八. 在表面淀积绝缘介质层，形成第二绝缘介质层（18），通过光刻版的遮挡，对第二绝缘介质层（18）进行刻蚀开孔，在第一导电类型源区（17）和第二导电类型体区（13）上形成源极接触孔，在源极接触孔内填充金属，形成源极金属（20），在半导体基板的第二主面（002）上淀积金属，形成漏极金属（21）。
7.根据权利要求6所述的一种优化开关特性的超结半导体器件的制作方法，其特征是，所述硬掩膜层（1）的材料为LPTEOS或SiO2或Si3N4。
8.根据权利要求6所述的一种优化开关特性的超结半导体器件的制作方法，其特征是，所述第二绝缘介质层（18）的材料为SiO2或BPSG。
9.根据权利要求6所述的一种优化开关特性的超结半导体器件的制作方法，其特征是，所述步骤五中的栅氧化层（19）和第一绝缘介质层（14）可以同时形成，所述步骤六中的栅电极（15）和栅电容板（16）可以同时形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610729581.1A CN106158927B (zh) | 2016-08-25 | 2016-08-25 | 一种优化开关特性的超结半导体器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610729581.1A CN106158927B (zh) | 2016-08-25 | 2016-08-25 | 一种优化开关特性的超结半导体器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106158927A true CN106158927A (zh) | 2016-11-23 |
| CN106158927B CN106158927B (zh) | 2019-12-06 |
Family
ID=57343285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610729581.1A Active CN106158927B (zh) | 2016-08-25 | 2016-08-25 | 一种优化开关特性的超结半导体器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106158927B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107039243A (zh) * | 2017-03-16 | 2017-08-11 | 上海华虹宏力半导体制造有限公司 | 超结器件及其制造方法 |
| CN107342326A (zh) * | 2017-07-04 | 2017-11-10 | 无锡新洁能股份有限公司 | 一种降低导通电阻的功率半导体器件及制造方法 |
| CN108767000A (zh) * | 2018-08-16 | 2018-11-06 | 无锡新洁能股份有限公司 | 一种绝缘栅双极型半导体器件及其制造方法 |
| WO2022174640A1 (zh) * | 2021-02-19 | 2022-08-25 | 苏州东微半导体股份有限公司 | 半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007019551A1 (de) * | 2007-04-25 | 2008-10-30 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
| US20120098070A1 (en) * | 2010-10-21 | 2012-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having a contact etch stop layer and method of forming the same |
| CN104241376A (zh) * | 2014-09-01 | 2014-12-24 | 矽力杰半导体技术(杭州)有限公司 | 超结结构及其制备方法和半导体器件 |
| CN206116403U (zh) * | 2016-08-25 | 2017-04-19 | 无锡新洁能股份有限公司 | 一种优化开关特性的超结半导体器件 |
-
2016
- 2016-08-25 CN CN201610729581.1A patent/CN106158927B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007019551A1 (de) * | 2007-04-25 | 2008-10-30 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
| US20120098070A1 (en) * | 2010-10-21 | 2012-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having a contact etch stop layer and method of forming the same |
| CN104241376A (zh) * | 2014-09-01 | 2014-12-24 | 矽力杰半导体技术(杭州)有限公司 | 超结结构及其制备方法和半导体器件 |
| CN206116403U (zh) * | 2016-08-25 | 2017-04-19 | 无锡新洁能股份有限公司 | 一种优化开关特性的超结半导体器件 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107039243A (zh) * | 2017-03-16 | 2017-08-11 | 上海华虹宏力半导体制造有限公司 | 超结器件及其制造方法 |
| CN107039243B (zh) * | 2017-03-16 | 2020-06-05 | 上海华虹宏力半导体制造有限公司 | 超结器件及其制造方法 |
| CN107342326A (zh) * | 2017-07-04 | 2017-11-10 | 无锡新洁能股份有限公司 | 一种降低导通电阻的功率半导体器件及制造方法 |
| CN107342326B (zh) * | 2017-07-04 | 2023-08-29 | 无锡新洁能股份有限公司 | 一种降低导通电阻的功率半导体器件及制造方法 |
| CN108767000A (zh) * | 2018-08-16 | 2018-11-06 | 无锡新洁能股份有限公司 | 一种绝缘栅双极型半导体器件及其制造方法 |
| CN108767000B (zh) * | 2018-08-16 | 2024-04-09 | 无锡新洁能股份有限公司 | 一种绝缘栅双极型半导体器件及其制造方法 |
| WO2022174640A1 (zh) * | 2021-02-19 | 2022-08-25 | 苏州东微半导体股份有限公司 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106158927B (zh) | 2019-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104992976B (zh) | 一种vdmos器件及其制造方法 | |
| CN104332494B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN107342326B (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| CN109065542A (zh) | 一种屏蔽栅功率mosfet器件及其制造方法 | |
| CN109686781B (zh) | 一种多次外延的超结器件制作方法 | |
| CN105932055B (zh) | 一种平面栅igbt及其制作方法 | |
| CN206022371U (zh) | 绝缘栅双极晶体管(igbt) | |
| CN107464837A (zh) | 一种超结功率器件 | |
| CN110459602A (zh) | 具有纵向浮空场板的器件及其制造方法 | |
| CN104332495B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
| CN207183281U (zh) | 一种可调节开关速度的沟槽栅超结半导体器件 | |
| CN105895671A (zh) | 超低功耗半导体功率器件及制备方法 | |
| CN103872097B (zh) | 功率半导体设备及其制造方法 | |
| CN106098764A (zh) | 一种双通道rc‑ligbt器件及其制备方法 | |
| CN206116403U (zh) | 一种优化开关特性的超结半导体器件 | |
| CN110416309B (zh) | 一种超结功率半导体器件及其制作方法 | |
| CN111916502B (zh) | 一种具有高掺杂层的分裂栅功率mosfet器件及其制备方法 | |
| CN208489191U (zh) | 一种屏蔽栅功率mosfet器件 | |
| CN104332488B (zh) | 半导体器件终端、半导体器件及其制造方法 | |
| CN208422922U (zh) | 一种优化开关速度的沟槽栅超结半导体器件 | |
| CN110212026A (zh) | 超结mos器件结构及其制备方法 | |
| CN207474468U (zh) | 一种具有渐变氧化层的屏蔽栅mos结构 | |
| CN106847923B (zh) | 超结器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |