CN110459602A - 具有纵向浮空场板的器件及其制造方法 - Google Patents
具有纵向浮空场板的器件及其制造方法 Download PDFInfo
- Publication number
- CN110459602A CN110459602A CN201910819933.6A CN201910819933A CN110459602A CN 110459602 A CN110459602 A CN 110459602A CN 201910819933 A CN201910819933 A CN 201910819933A CN 110459602 A CN110459602 A CN 110459602A
- Authority
- CN
- China
- Prior art keywords
- field plate
- floating field
- longitudinal
- conduction type
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000007667 floating Methods 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 229920005591 polysilicon Polymers 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 5
- 230000007246 mechanism Effects 0.000 abstract description 3
- 238000009825 accumulation Methods 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种具有纵向浮空场板的器件及制造方法，第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，且第一介质氧化层包围浮空场板多晶硅电极，所述纵向浮空场板分布在整个第二导电类型漂移区中，形成纵向浮空场板阵列；本发明在器件关态引入全域MIS耗尽机制，浮空纵向场板在N型半导体材料中积累电子，在P型半导体材料中积累空穴；当纵向浮空场板插入衬底时，场板能同时对第一导电类型半导体衬底和第二导电类型漂移区进行耗尽，使得器件漂移区与衬底的电荷平衡部分独立，并通过金属条形成体内等势环以调制电场，提高器件耐压，同时，在器件开态时，浮空场板表面能够形成积累层，降低比导通电阻，并提高饱和电流。
Description
技术领域
本发明属于功率半导体领域，主要提出了一种具有纵向浮空场板的器件及其制造方法。
背景技术
功率半导体器件由于具有输入阻抗高、损耗低、开关速度快、安全工作区宽等特性，已被广泛应用于消费电子、计算机及外设、网络通信，电子专用设备与仪器仪表、汽车电子、LED显示屏以及电子照明等多个方面。器件由于源极、栅极、漏极都在芯片表面，易于通过内部连接与其他器件及电路集成，被广泛运用于功率集成电路中。本发明根据MIS结构与垂直场板结构的工作机理，提出了一种具有纵向浮空场板的器件及其制造方法。所述器件较没有纵向浮空场板的器件具有更高的击穿电压和更大的导通电流，其制造方法也较为简单。
发明内容
本发明在漂移区中引入等势环和全域MIS耗尽新模式，提出一种具有纵向浮空场板的器件新结构，该结构能提高耐压，降低比导，提高饱和电流。
为实现上述发明目的，本发明技术方案如下：
一种具有纵向浮空场板的器件，包括：
第一导电类型半导体衬底11、第一导电类型阱区12、第一导电类型半导体接触区13，第二导电类型漂移区21、第二导电类型阱区22、第二导电类型半导体接触区23，第一介质氧化层31、第二介质氧化层32、第三介质氧化层33，浮空场板多晶硅电极41、控制栅多晶硅电极42，金属条51；
其中，第二导电类型漂移区21位于第一导电类型半导体衬底11上方，第一导电类型阱区12位于第二导电类型漂移区21的左侧，第二导电类型阱区22位于第二导电类型漂移区21的右侧，第一导电类型半导体接触区13和第二导电类型半导体接触区23位于第一导电类型阱区12中，且均采用重掺杂以降低电阻；第二介质氧化层32和第三介质氧化层33位于器件表面，控制栅多晶硅电极42左边界位于第二导电类型半导体接触区23的右边界左侧，控制栅多晶硅电极42右边界位于第二导电类型漂移区21的左边界右侧；
第一介质氧化层31和浮空场板多晶硅电极41构成纵向浮空场板，且第一介质氧化层31包围浮空场板多晶硅电极41，所述纵向浮空场板分布在整个第二导电类型漂移区21中，形成纵向浮空场板阵列。
作为优选方式，纵向浮空场板插入第一导电类型半导体衬底11。
作为优选方式，距离源极和漏极等距离的纵向浮空场板通过通孔与金属条51连接，形成体内等势环。
作为优选方式，相邻纵向浮空场板的纵向间距和横向间距相等。
作为优选方式，纵向浮空场板的截面形状是矩形、或圆形、或椭圆形、或六边形。
本发明还提供上述的具有纵向浮空场板的器件的制造方法，包括如下步骤：
步骤1：选择第一类导电类型半导体衬底11；
步骤2：进行高能离子注入第二导电类型杂质，并高温推进形成第二导电类型漂移区21；
步骤3：通过光刻以及刻蚀形成深槽；
步骤4：在深槽内形成第一介质氧化层31；
步骤5：淀积多晶并刻蚀至硅平面，形成浮空场板多晶硅电极41；
步骤6：高能离子注入第一导电类型杂质并推结，形成第一导电类型阱区12，再通高能离子注入第二导电类型杂质并推结，形成第二导电类型阱区22；
步骤7：形成第二介质氧化层32，再形成第三介质氧化层33；
步骤8：淀积多晶硅并刻蚀，形成控制栅多晶硅电极42；
步骤9：高能注入形成第一导电类型半导体接触区13与第二导电类型半导体接触区23；
步骤10：刻蚀第三介质氧化层33形成接触孔,接着淀积并刻蚀金属条51，形成表面金属条。
作为优选方式，步骤2中通过高能注入并推结形成的第二导电类型漂移区21通过外延的方法得到。
作为优选方式，步骤6中通过高能注入并推结而得到的第一导电类型阱区12与第二导电类型阱区22，通过多次不同能量的高能注入并激活来形成。
作为优选方式，所述的所有介质氧化层通过热生长形成，或通过淀积并刻蚀形成。
本发明的有益效果为：在器件关态引入全域MIS耗尽机制，浮空纵向场板在N型半导体材料中积累电子，在P型半导体材料中积累空穴。当纵向浮空场板插入衬底11时，场板能同时对第一导电类型半导体衬底11和第二导电类型漂移区21进行耗尽，使得器件漂移区与衬底的电荷平衡部分独立，并通过金属条51形成体内等势环以调制电场，提高器件耐压。同时，在器件开态时，浮空场板表面能够形成积累层，降低比导通电阻，并提高饱和电流。
附图说明
图1为实施例1的浮空纵向场板器件结构示意图；
图2为实施例1的浮空纵向场板器件结构俯视图；
图3为实施例2的浮空纵向场板器件结构俯视图；
图4为实施例3的浮空纵向场板器件结构俯视图；
图5为实施例4的浮空纵向场板器件结构俯视图；
图6为实施例5的浮空纵向场板器件结构示意图；
图7为实施例6的浮空纵向场板器件结构示意图；
图8(a)-8(j)为实施例1所述器件的工艺流程示意图；
11为第一导电类型半导体衬底、12为第一导电类型阱区、13为第一导电类型半导体接触区，21为第二导电类型漂移区、22为第二导电类型阱区、23为第二导电类型半导体接触区，31为第一介质氧化层、32为第二介质氧化层、33为第三介质氧化层，41为浮空场板多晶硅电极、42为控制栅多晶硅电极，51为金属条。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
实施例1所述的一种具有纵向浮空场板器件，如图1和图2所示，具体包括：
第一导电类型半导体衬底11、第一导电类型阱区12、第一导电类型半导体接触区13，第二导电类型漂移区21、第二导电类型阱区22、第二导电类型半导体接触区23，第一介质氧化层31、第二介质氧化层32、第三介质氧化层33，浮空场板多晶硅电极41、控制栅多晶硅电极42，金属条51；
其中，第二导电类型漂移区21位于第一导电类型半导体衬底11上方，第一导电类型阱区12位于第二导电类型漂移区21的左侧，第二导电类型阱区22位于第二导电类型漂移区21的右侧，第一导电类型半导体接触区13和第二导电类型半导体接触区23位于第一导电类型阱区12中，且均采用重掺杂以降低电阻；第二介质氧化层32和第三介质氧化层33位于器件表面，控制栅多晶硅电极42左边界位于第二导电类型半导体接触区23的右边界左侧，控制栅多晶硅电极42右边界位于第二导电类型漂移区21的左边界右侧；
第一介质氧化层31和浮空场板多晶硅电极41构成纵向浮空场板，且第一介质氧化层31包围浮空场板多晶硅电极41，所述纵向浮空场板分布在整个第二导电类型漂移区21中，形成纵向浮空场板阵列。
纵向浮空场板插入第一导电类型半导体衬底11。
距离源极和漏极等距离的纵向浮空场板通过通孔与金属条51连接，形成体内等势环。
相邻纵向浮空场板的纵向间距和横向间距相等。
纵向浮空场板的截面形状是矩形、或圆形、或椭圆形、或六边形。
本实施例中，所述纵向浮空场板的截面形状为正方形。相邻两列纵向浮空场板交错排布。
其基本工作原理如下：以第一导电类型半导体材料为P型为例，当栅极偏置电压Vg大于阈值电压时，P型阱区12靠近介质氧化层32的表面出现反型层电子，在漏端偏置电压Vd的作用下，电子沿所述纵向浮空场板的间隙从源端向漏端移动。由于浮空场板多晶硅电极41的电位高于左侧N型漂移区21，所以浮空场板左侧表面的N型漂移区将出现反型层，增加电子浓度，降低导通电阻。在栅极偏置电压Vg为0时，N型漂移区21与P型阱区12以及P型衬底11构成的PN结在反向电压Vd作用下开始耗尽。浮空场板多晶硅电极41的电位低于其右侧N型漂移区21，高于P型衬底11，同时在N型漂移区和P型衬底上引入耗尽区，提高器件的击穿电压。综上所述，本发明所提出的浮空纵向场板较常规具有更高的开态电流和更高的击穿电压。
如图8所示，为本发明实施例1的工艺流程示意图，具体包括以下步骤：
步骤1：选择第一类导电类型半导体衬底11，如图8(a)所示；
步骤2：进行高能离子注入第二导电类型杂质，并高温推进形成第二导电类型漂移区21，如图8(b)所示；
步骤3：通过光刻以及刻蚀形成深槽，如图8(c)所示；
步骤4：在深槽内形成第一介质氧化层31，如图8(d)所示；
步骤5：淀积多晶并刻蚀至硅平面，形成浮空场板多晶硅电极41，如图8(e)所示；
步骤6：高能离子注入第一导电类型杂质并推结，形成第一导电类型阱区12，再通高能离子注入第二导电类型杂质并推结，形成第二导电类型阱区22，图8(f)所示；
步骤7：形成第二介质氧化层32，再形成第三介质氧化层33，如图8(g)；
步骤8：淀积多晶硅并刻蚀，形成控制栅多晶硅电极42，如图8(h)；
步骤9：高能注入形成第一导电类型半导体接触区13与第二导电类型半导体接触区23，如图8(i)所示。
步骤10：刻蚀第三介质氧化层33形成接触孔,接着淀积并刻蚀金属条51，形成表面金属条，如图8(j)所示。
需要注意的是：
所述的一种制造方法，步骤2中通过高能注入并推结形成的第二导电类型漂移区21也可以通过外延的方法得到；
所述的一种制造方法，步骤6中通过高能注入并推结而得到的第一导电类型阱12与第二导电类型阱区22，也可以通过多次不同能量的高能注入并激活来形成；
所述的一种制造方法，所述的所有介质氧化层可以通过热生长形成，也可以通过淀积并刻蚀形成；
实施例2
如图3所示，为实施例2的纵向浮空场板器件结构俯视图，本例与实施例1的结构不同之处在于，所述纵向浮空场板的分布方式不同，本例中相邻两列纵向浮空场板为对齐排列，缩短了电流路径的长度，增大电流路径的宽度，进一步降低器件电阻，提高器件电流，其工作原理与实施例1基本相同。
实施例3
如图4所示，为实施例3的纵向浮空场板器件结构俯视图，本例与实施例1的结构不同之处在于，增加了所述纵向浮空场板的纵向尺寸，纵向浮空场板的形貌为矩形，提供了更多的反型层以进一步增大器件的电流，并增强器件的耗尽能力以提高其击穿电压，其工作原理与实施例1基本相同。
实施例4
如图5所示，为实施例4的纵向浮空场板器件结构俯视图，本例与实施例1的结构不同之处在于，所述纵向浮空场板的形貌为六边形，优化了电荷平衡与电流分布，增加器件的击穿电压并降低电阻，其工作原理与实施例1基本相同。
实施例5
如图6所示，为实施例5的纵向浮空场板器件结构示意图，本例与实施例1的结构不同之处在于，所述纵向浮空场板多晶硅电极41未与金属条51相连，其工作原理与实施例1基本相同。
实施例6
如图7所示，为实施例6的纵向浮空场板器件结构示意图，本例与实施例1的结构不同之处在于，所述器件为SOI器件而不是体硅器件，浮空场板均匀分布在第二导电类型漂移区21中，其工作原理与实施例1基本相同。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种具有纵向浮空场板的器件，其特征在于包括：
第一导电类型半导体衬底(11)、第一导电类型阱区(12)、第一导电类型半导体接触区(13)，第二导电类型漂移区(21)、第二导电类型阱区(22)、第二导电类型半导体接触区(23)，第一介质氧化层(31)、第二介质氧化层(32)、第三介质氧化层(33)，浮空场板多晶硅电极(41)、控制栅多晶硅电极(42)，金属条(51)；
其中，第二导电类型漂移区(21)位于第一导电类型半导体衬底(11)上方，第一导电类型阱区(12)位于第二导电类型漂移区(21)的左侧，第二导电类型阱区(22)位于第二导电类型漂移区(21)的右侧，第一导电类型半导体接触区(13)和第二导电类型半导体接触区(23)位于第一导电类型阱区(12)中，且均采用重掺杂以降低电阻；第二介质氧化层(32)和第三介质氧化层(33)位于器件表面，控制栅多晶硅电极(42)左边界位于第二导电类型半导体接触区(23)的右边界左侧，控制栅多晶硅电极(42)右边界位于第二导电类型漂移区(21)的左边界右侧；
第一介质氧化层(31)和浮空场板多晶硅电极(41)构成纵向浮空场板，且第一介质氧化层(31)包围浮空场板多晶硅电极(41)，所述纵向浮空场板分布在整个第二导电类型漂移区(21)中，形成纵向浮空场板阵列。
2.根据权利要求1所述的具有纵向浮空场板的器件，其特征在于：纵向浮空场板插入第一导电类型半导体衬底(11)。
3.根据权利要求1所述的具有纵向浮空场板的器件，其特征在于：距离源极和漏极等距离的纵向浮空场板通过通孔与金属条(51)连接，形成体内等势环。
4.根据权利要求1所述的具有纵向浮空场板的器件，其特征在于：相邻纵向浮空场板的纵向间距和横向间距相等。
5.根据权利要求1所述的具有纵向浮空场板的器件，其特征在于：纵向浮空场板的截面形状是矩形、或圆形、或椭圆形、或六边形。
6.权利要求1至5任意一项所述的具有纵向浮空场板的器件的制造方法，其特征在于包括如下步骤：
步骤1：选择第一类导电类型半导体衬底(11)；
步骤2：进行高能离子注入第二导电类型杂质，并高温推进形成第二导电类型漂移区(21)；
步骤3：通过光刻以及刻蚀形成深槽；
步骤4：在深槽内形成第一介质氧化层(31)；
步骤5：淀积多晶并刻蚀至硅平面，形成浮空场板多晶硅电极(41)；
步骤6：高能离子注入第一导电类型杂质并推结，形成第一导电类型阱区(12)，再通高能离子注入第二导电类型杂质并推结，形成第二导电类型阱区(22)；
步骤7：形成第二介质氧化层(32)，再形成第三介质氧化层(33)；
步骤8：淀积多晶硅并刻蚀，形成控制栅多晶硅电极(42)；
步骤9：高能注入形成第一导电类型半导体接触区(13)与第二导电类型半导体接触区(23)；
步骤10：刻蚀第三介质氧化层(33)形成接触孔,接着淀积并刻蚀金属条(51)，形成表面金属条。
7.根据权利要求6所述的一种制造方法，其特征在于：步骤2中通过高能注入并推结形成的第二导电类型漂移区(21)通过外延的方法得到。
8.根据权利要求6所述的一种制造方法，其特征在于：步骤6中通过高能注入并推结而得到的第一导电类型阱区(12)与第二导电类型阱区(22)，通过多次不同能量的高能注入并激活来形成。
9.根据权利要求6所述的一种制造方法，其特征在于：所述的所有介质氧化层通过热生长形成，或通过淀积并刻蚀形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910819933.6A CN110459602A (zh) | 2019-08-31 | 2019-08-31 | 具有纵向浮空场板的器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910819933.6A CN110459602A (zh) | 2019-08-31 | 2019-08-31 | 具有纵向浮空场板的器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110459602A true CN110459602A (zh) | 2019-11-15 |
Family
ID=68490324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910819933.6A Withdrawn CN110459602A (zh) | 2019-08-31 | 2019-08-31 | 具有纵向浮空场板的器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110459602A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111816707A (zh) * | 2020-08-28 | 2020-10-23 | 电子科技大学 | 消除体内曲率效应的等势降场器件及其制造方法 |
| CN112164719A (zh) * | 2020-08-28 | 2021-01-01 | 电子科技大学 | 具有等势浮空槽的低阻器件及其制造方法 |
| CN112750911A (zh) * | 2021-02-03 | 2021-05-04 | 南京邮电大学 | 一种三向电场可控的ldmos及其制备方法 |
| CN113611750A (zh) * | 2021-08-19 | 2021-11-05 | 电子科技大学 | Soi横向匀场高压功率半导体器件及制造方法和应用 |
| CN113658999A (zh) * | 2021-08-19 | 2021-11-16 | 电子科技大学 | 具有无结终端技术功率半导体器件及制造方法和应用 |
| CN114823872A (zh) * | 2022-04-26 | 2022-07-29 | 电子科技大学 | 一种全隔离衬底耐压功率半导体器件及其制造方法 |
| WO2022205803A1 (zh) * | 2021-03-29 | 2022-10-06 | 无锡华润上华科技有限公司 | 半导体器件及半导体器件的控制方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050082610A1 (en) * | 2003-10-17 | 2005-04-21 | Shibib Muhammed A. | Metal-oxide-semiconductor device having improved performance and reliability |
| US20090085101A1 (en) * | 2006-10-13 | 2009-04-02 | Tsung-Yi Huang | Lateral Power MOSFET with High Breakdown Voltage and Low On-Resistance |
| US20130126969A1 (en) * | 2011-11-22 | 2013-05-23 | Hyundai Motor Company | Lateral double diffusion metal-oxide semiconductor device and method for manufacturing the same |
| CN109192778A (zh) * | 2018-08-01 | 2019-01-11 | 长沙理工大学 | 一种具有双纵向场板的分离栅槽型功率器件 |
| CN110518056A (zh) * | 2019-08-02 | 2019-11-29 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
-
2019
- 2019-08-31 CN CN201910819933.6A patent/CN110459602A/zh not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050082610A1 (en) * | 2003-10-17 | 2005-04-21 | Shibib Muhammed A. | Metal-oxide-semiconductor device having improved performance and reliability |
| US20090085101A1 (en) * | 2006-10-13 | 2009-04-02 | Tsung-Yi Huang | Lateral Power MOSFET with High Breakdown Voltage and Low On-Resistance |
| US20130126969A1 (en) * | 2011-11-22 | 2013-05-23 | Hyundai Motor Company | Lateral double diffusion metal-oxide semiconductor device and method for manufacturing the same |
| CN109192778A (zh) * | 2018-08-01 | 2019-01-11 | 长沙理工大学 | 一种具有双纵向场板的分离栅槽型功率器件 |
| CN110518056A (zh) * | 2019-08-02 | 2019-11-29 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111816707A (zh) * | 2020-08-28 | 2020-10-23 | 电子科技大学 | 消除体内曲率效应的等势降场器件及其制造方法 |
| CN112164719A (zh) * | 2020-08-28 | 2021-01-01 | 电子科技大学 | 具有等势浮空槽的低阻器件及其制造方法 |
| CN112164719B (zh) * | 2020-08-28 | 2022-03-08 | 电子科技大学 | 具有等势浮空槽的低阻器件及其制造方法 |
| CN111816707B (zh) * | 2020-08-28 | 2022-03-08 | 电子科技大学 | 消除体内曲率效应的等势降场器件及其制造方法 |
| CN112750911A (zh) * | 2021-02-03 | 2021-05-04 | 南京邮电大学 | 一种三向电场可控的ldmos及其制备方法 |
| WO2022205803A1 (zh) * | 2021-03-29 | 2022-10-06 | 无锡华润上华科技有限公司 | 半导体器件及半导体器件的控制方法 |
| CN113611750A (zh) * | 2021-08-19 | 2021-11-05 | 电子科技大学 | Soi横向匀场高压功率半导体器件及制造方法和应用 |
| CN113658999A (zh) * | 2021-08-19 | 2021-11-16 | 电子科技大学 | 具有无结终端技术功率半导体器件及制造方法和应用 |
| CN113658999B (zh) * | 2021-08-19 | 2023-03-28 | 电子科技大学 | 具有无结终端技术功率半导体器件及制造方法和应用 |
| CN113611750B (zh) * | 2021-08-19 | 2023-05-26 | 电子科技大学 | Soi横向匀场高压功率半导体器件及制造方法和应用 |
| CN114823872A (zh) * | 2022-04-26 | 2022-07-29 | 电子科技大学 | 一种全隔离衬底耐压功率半导体器件及其制造方法 |
| CN114823872B (zh) * | 2022-04-26 | 2023-10-03 | 电子科技大学 | 一种全隔离衬底耐压功率半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110459602A (zh) | 具有纵向浮空场板的器件及其制造方法 | |
| CN110459599A (zh) | 具有深埋层的纵向浮空场板器件及制造方法 | |
| CN104332494B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| CN111816707B (zh) | 消除体内曲率效应的等势降场器件及其制造方法 | |
| CN112382658B (zh) | 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法 | |
| CN112164719B (zh) | 具有等势浮空槽的低阻器件及其制造方法 | |
| CN110518059A (zh) | 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法 | |
| CN108807541A (zh) | 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件 | |
| CN104299991A (zh) | 半导体装置 | |
| CN104319287A (zh) | 一种沟槽栅型半导体器件结构及其制作方法 | |
| CN107464837A (zh) | 一种超结功率器件 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN206976354U (zh) | 适用于深沟槽的功率半导体器件结构 | |
| CN103872097B (zh) | 功率半导体设备及其制造方法 | |
| CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN103681817A (zh) | Igbt器件及其制作方法 | |
| CN108447904B (zh) | 一种横向igbt的制造方法 | |
| CN103094319A (zh) | 双通道高压结型场效应管降低夹断电压的结构及制造方法 | |
| CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN105702720B (zh) | 一种绝缘栅双极型晶体管的关断性能提升方法 | |
| CN106409895B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN104465737A (zh) | 体硅双栅绝缘隧穿基极双极晶体管及其制造方法 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN107785436A (zh) | 源漏阻变式矩形栅控u形沟道双向晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20191115 |